JP2001302388A - 単結晶薄膜材料 - Google Patents
単結晶薄膜材料Info
- Publication number
- JP2001302388A JP2001302388A JP2000119094A JP2000119094A JP2001302388A JP 2001302388 A JP2001302388 A JP 2001302388A JP 2000119094 A JP2000119094 A JP 2000119094A JP 2000119094 A JP2000119094 A JP 2000119094A JP 2001302388 A JP2001302388 A JP 2001302388A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- steel sheet
- substrate
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 安価で高品位な薄膜単結晶材料を提供する。
【解決手段】 方向性Ｓｉ鋼板基板上に単結晶をヘテロ
エピタキシャル成長してなる単結晶薄膜材料である。
エピタキシャル成長してなる単結晶薄膜材料である。
Description
【０００１】
【発明の属する技術分野】本発明は、主に半導体薄膜材
料、薄膜光電変換素子材料等の分野、特にIII-Ｖ族半導
体単結晶材料の分野で、従来、基板材料として使用され
てきた単結晶Ｓｉ、ＧａＡｓに替って、方向性Ｓｉ鋼板
を基板材料と使用することで、より安価で、且つ他の材
料との一体性の増大した単結晶薄膜材料に関するもので
ある。
料、薄膜光電変換素子材料等の分野、特にIII-Ｖ族半導
体単結晶材料の分野で、従来、基板材料として使用され
てきた単結晶Ｓｉ、ＧａＡｓに替って、方向性Ｓｉ鋼板
を基板材料と使用することで、より安価で、且つ他の材
料との一体性の増大した単結晶薄膜材料に関するもので
ある。
【０００２】
【従来の技術】従来、ヘテロエピタキシャル成長した単
結晶薄膜材料用の基板材料としては、Ｓｉ、ＧａＡｓ、
ＳｉＣ等の単結晶基板が使用されてきた。しかしなが
ら、このような単結晶基板は、（１）その高品位な結晶
の育成には、多大な経費を必要とするので高価である、
（２）従来知られていた単結晶基板用材料は、その殆ど
が絶縁体や半導体などのセラミック製の材料が多かった
ために、特に厚みが薄くなるに従って、その剛性が著し
く低下し、脆くなる、（３）従来の単結晶基板は、原理
的に引き上げ法によって作製されたものであるので、大
面積化には限界がある、等の欠点があった。
結晶薄膜材料用の基板材料としては、Ｓｉ、ＧａＡｓ、
ＳｉＣ等の単結晶基板が使用されてきた。しかしなが
ら、このような単結晶基板は、（１）その高品位な結晶
の育成には、多大な経費を必要とするので高価である、
（２）従来知られていた単結晶基板用材料は、その殆ど
が絶縁体や半導体などのセラミック製の材料が多かった
ために、特に厚みが薄くなるに従って、その剛性が著し
く低下し、脆くなる、（３）従来の単結晶基板は、原理
的に引き上げ法によって作製されたものであるので、大
面積化には限界がある、等の欠点があった。
【０００３】
【発明が解決しようとする課題】このような従来の技術
の問題点を克服し、安価で高品位なヘテロエピタキシャ
ル成長用基板材料を提供するためには、圧延及び熱処理
によって作製することの可能な金属、合金、金属間化合
物等の金属系の基板材料を開発することが望ましいと考
えられる。しかしながら、例えば、このような金属系基
板材料の内でも、体心立方鉄は、本発明の薄膜単結晶材
料中のうちでも、実用上、特に重要と考えられるIII-Ｖ
族薄膜単結晶材料に、その格子定数の値が近い為に、そ
のヘテロエピタキシャル成長用基板として有力と考えら
れる。しかしながら、高純度で結晶性が良く、大面積の
純鉄の単結晶基板を、上記のような圧延や熱処理等の大
量生産の可能な、従って安価な方法で作製することは、
原理的に極めて困難である。そこで、Ｓｉ単結晶の場合
と同様に、単結晶引き上げ育成法等によって作製せざる
を得ない。このような引き上げ法等によって作製された
純鉄の単結晶は、通常は、純度が９９．９９９％で、面
積が１０mm×１０mm程度の大きさのものしか作製されて
おらず、それ以上のものは作製可能としても、非常に高
価なものとなり、実用に適さない場合が多かった。従っ
て、このような純鉄単結晶基板上に、ヘテロエピタキシ
ャル成長させた単結晶薄膜材料を作製することは、実用
材料を作製する上では現実的でなかった。本発明は、こ
のような点に鑑みなされたもので、安価で高品位な薄膜
単結晶材料を提供することを課題とする。
の問題点を克服し、安価で高品位なヘテロエピタキシャ
ル成長用基板材料を提供するためには、圧延及び熱処理
によって作製することの可能な金属、合金、金属間化合
物等の金属系の基板材料を開発することが望ましいと考
えられる。しかしながら、例えば、このような金属系基
板材料の内でも、体心立方鉄は、本発明の薄膜単結晶材
料中のうちでも、実用上、特に重要と考えられるIII-Ｖ
族薄膜単結晶材料に、その格子定数の値が近い為に、そ
のヘテロエピタキシャル成長用基板として有力と考えら
れる。しかしながら、高純度で結晶性が良く、大面積の
純鉄の単結晶基板を、上記のような圧延や熱処理等の大
量生産の可能な、従って安価な方法で作製することは、
原理的に極めて困難である。そこで、Ｓｉ単結晶の場合
と同様に、単結晶引き上げ育成法等によって作製せざる
を得ない。このような引き上げ法等によって作製された
純鉄の単結晶は、通常は、純度が９９．９９９％で、面
積が１０mm×１０mm程度の大きさのものしか作製されて
おらず、それ以上のものは作製可能としても、非常に高
価なものとなり、実用に適さない場合が多かった。従っ
て、このような純鉄単結晶基板上に、ヘテロエピタキシ
ャル成長させた単結晶薄膜材料を作製することは、実用
材料を作製する上では現実的でなかった。本発明は、こ
のような点に鑑みなされたもので、安価で高品位な薄膜
単結晶材料を提供することを課題とする。
【０００４】
【課題を解決するための手段】本発明の要旨とするとこ
ろは、（１）方向性Ｓｉ鋼板上に単結晶をヘテロエピタ
キシャル成長してなる単結晶薄膜材料、（２）前記方向
性Ｓｉ鋼板が｛１００｝＜００１＞方向性Ｓｉ鋼板であ
る（１）に記載した単結晶薄膜材料、（３）前記方向性
Ｓｉ鋼板が｛１１０｝＜００１＞方向性Ｓｉ鋼板である
（１）に記載した単結晶薄膜材料、（４）前記方向性Ｓ
ｉ鋼板の１つの単結晶領域の面積が、１mm2 以上の面積
を有してなる（１）〜（３）のいずれかに記載した方向
性Ｓｉ鋼板である単結晶薄膜材料、（５）前記方向性Ｓ
ｉ鋼板の１つの単結晶領域の面積が、１cm2 以上の面積
を有してなる（１）〜（３）のいずれかに記載した方向
性Ｓｉ鋼板である単結晶薄膜材料、（６）前記方向性Ｓ
ｉ鋼板の結晶方位の平均分散角が５°以下である（１）
に記載した単結晶薄膜材料、（７）前記単結晶がIII-Ｖ
族化合物である（１）に記載した単結晶薄膜材料、
（８）前記III-Ｖ族化合物がＧａＡｓ化合物である
（７）に記載した単結晶薄膜材料、（９）（１）〜
（８）のいずれかに記載した単結晶薄膜材料から形成し
てなる半導体ディヴァイス、（１0)前記半導体ディヴァ
イスが発光素子である（９）に記載した半導体ディヴァ
イス、（１１）前記半導体ディヴァイスが受光素子であ
る（９）に記載した半導体ディヴァイス、（１２）前記
半導体ディヴァイスが光電変換素子である（９）に記載
した半導体ディヴァイス、（１３）（１２）に記載した
半導体ディヴァイスを用いてなる太陽電池、である。
ろは、（１）方向性Ｓｉ鋼板上に単結晶をヘテロエピタ
キシャル成長してなる単結晶薄膜材料、（２）前記方向
性Ｓｉ鋼板が｛１００｝＜００１＞方向性Ｓｉ鋼板であ
る（１）に記載した単結晶薄膜材料、（３）前記方向性
Ｓｉ鋼板が｛１１０｝＜００１＞方向性Ｓｉ鋼板である
（１）に記載した単結晶薄膜材料、（４）前記方向性Ｓ
ｉ鋼板の１つの単結晶領域の面積が、１mm2 以上の面積
を有してなる（１）〜（３）のいずれかに記載した方向
性Ｓｉ鋼板である単結晶薄膜材料、（５）前記方向性Ｓ
ｉ鋼板の１つの単結晶領域の面積が、１cm2 以上の面積
を有してなる（１）〜（３）のいずれかに記載した方向
性Ｓｉ鋼板である単結晶薄膜材料、（６）前記方向性Ｓ
ｉ鋼板の結晶方位の平均分散角が５°以下である（１）
に記載した単結晶薄膜材料、（７）前記単結晶がIII-Ｖ
族化合物である（１）に記載した単結晶薄膜材料、
（８）前記III-Ｖ族化合物がＧａＡｓ化合物である
（７）に記載した単結晶薄膜材料、（９）（１）〜
（８）のいずれかに記載した単結晶薄膜材料から形成し
てなる半導体ディヴァイス、（１0)前記半導体ディヴァ
イスが発光素子である（９）に記載した半導体ディヴァ
イス、（１１）前記半導体ディヴァイスが受光素子であ
る（９）に記載した半導体ディヴァイス、（１２）前記
半導体ディヴァイスが光電変換素子である（９）に記載
した半導体ディヴァイス、（１３）（１２）に記載した
半導体ディヴァイスを用いてなる太陽電池、である。
【０００５】
【発明の実施の形態】Ｓｉを０．１〜７．０wt％含有す
るＳｉ鋼板は、圧延及び熱処理を基本として、熱処理工
程における１次、２次、及び３次再結晶処理を行うこと
によって、｛１００｝＜００１＞（Ｃｕｂｅ）、｛１１
０｝＜００１＞（Ｇｏｓｓ）等に配向した厚さ０．１〜
０．５mm程度の薄板を作製することが可能である。近
年、これらの再結晶を利用した結晶方位制御技術等の進
歩により、作製可能な単結晶粒の面積が大きくなり、ま
たその結晶性も向上し、ロッキングカーヴの半値幅が、
０．０２°（λ＝０．１５４nm）程度で、２００mm×１
０００mm角程度の大面積を有する単結晶板を作製するこ
とが可能となった。本発明に使用するこのような結晶性
が良好で大面積なＳｉ鋼基板の製造方法は、特に限定す
るものではないが、例えば、（Ａ）一次再結晶現象を利
用した方法（Ｕ．Ｓ．Ｐ．２４７３１５６、特公平７−
４２５５６号公報（特許第２１３６５４０号）に開示さ
れる製造方法）でも、１mm2 程度の単結晶領域を有する
方向性Ｓｉ鋼板を作製することは可能であるし、また、
（Ｂ）２次及び３次再結晶現象を利用した方法（例えば
Ｕ．Ｓ．Ｐ．２５９９３４０、特公昭４０−１５６４
４、特公平６−９９７５２号公報（特許第１９７１０８
９号）に開示される方法）では、１cm2 程度の単結晶領
域を有する方向性Ｓｉ鋼板を作製することも可能であ
る。通常は、これらの方法の内で、様々な応用上、十分
な単結晶粒面積（１cm2 程度）を有する方向性Ｓｉ鋼板
を作製でき、また、製造コストの観点からも優れている
２次再結晶現象を利用する（Ｂ）の製造方法が望まし
い。
るＳｉ鋼板は、圧延及び熱処理を基本として、熱処理工
程における１次、２次、及び３次再結晶処理を行うこと
によって、｛１００｝＜００１＞（Ｃｕｂｅ）、｛１１
０｝＜００１＞（Ｇｏｓｓ）等に配向した厚さ０．１〜
０．５mm程度の薄板を作製することが可能である。近
年、これらの再結晶を利用した結晶方位制御技術等の進
歩により、作製可能な単結晶粒の面積が大きくなり、ま
たその結晶性も向上し、ロッキングカーヴの半値幅が、
０．０２°（λ＝０．１５４nm）程度で、２００mm×１
０００mm角程度の大面積を有する単結晶板を作製するこ
とが可能となった。本発明に使用するこのような結晶性
が良好で大面積なＳｉ鋼基板の製造方法は、特に限定す
るものではないが、例えば、（Ａ）一次再結晶現象を利
用した方法（Ｕ．Ｓ．Ｐ．２４７３１５６、特公平７−
４２５５６号公報（特許第２１３６５４０号）に開示さ
れる製造方法）でも、１mm2 程度の単結晶領域を有する
方向性Ｓｉ鋼板を作製することは可能であるし、また、
（Ｂ）２次及び３次再結晶現象を利用した方法（例えば
Ｕ．Ｓ．Ｐ．２５９９３４０、特公昭４０−１５６４
４、特公平６−９９７５２号公報（特許第１９７１０８
９号）に開示される方法）では、１cm2 程度の単結晶領
域を有する方向性Ｓｉ鋼板を作製することも可能であ
る。通常は、これらの方法の内で、様々な応用上、十分
な単結晶粒面積（１cm2 程度）を有する方向性Ｓｉ鋼板
を作製でき、また、製造コストの観点からも優れている
２次再結晶現象を利用する（Ｂ）の製造方法が望まし
い。
【０００６】また、ヘテロエピタキシャル成長させる結
晶の質を高めるためには、方向性Ｓｉ鋼板の上記＜００
１＞結晶方位への集積度を高めることも重要である。結
晶方位の集積度としては、これらの方位からの平均分散
角が５°以下に制御することが好ましい。二次再結晶現
象を利用した製造方法において、結晶方位の集積度を高
め、１００cm2 を超える大きな結晶粒を得るためには、
例えば、特公昭４０−１５６４４、特公平６−９９７５
２号公報（特許第１９７１０８９号）に開示されたＡｌ
Ｎ等の熱的に安定なインヒビタ−を活用する方法、ま
た、T. Nozawa etal., J. Magnetism and Magnetic Mat
erials 58(1986)に示された温度勾配焼鈍を活用する方
法等が有効である。
晶の質を高めるためには、方向性Ｓｉ鋼板の上記＜００
１＞結晶方位への集積度を高めることも重要である。結
晶方位の集積度としては、これらの方位からの平均分散
角が５°以下に制御することが好ましい。二次再結晶現
象を利用した製造方法において、結晶方位の集積度を高
め、１００cm2 を超える大きな結晶粒を得るためには、
例えば、特公昭４０−１５６４４、特公平６−９９７５
２号公報（特許第１９７１０８９号）に開示されたＡｌ
Ｎ等の熱的に安定なインヒビタ−を活用する方法、ま
た、T. Nozawa etal., J. Magnetism and Magnetic Mat
erials 58(1986)に示された温度勾配焼鈍を活用する方
法等が有効である。
【０００７】方向性Ｓｉ鋼板の結晶系は、純鉄と同様な
立方晶（体心立方格子）であり、その格子定数は、Ｓｉ
含有量によってａ＝０．２８６０nm（Ｓｉ：０．１wt
％）からａ＝０．２８４７nm（Ｓｉ：７．０wt％）まで
変化する（図１参照）。この値は図２に示すように、ヘ
テロエピタキシャル成長単結晶薄膜材料として有用な多
くのIII-Ｖ族半導体単結晶等の格子定数のほぼ半分程度
である。このような｛１００｝＜００１＞（Ｃｕｂｅ）
または｛１１０｝＜００１＞（Ｇｏｓｓ）方位の方向性
Ｓｉ鋼板基板上に、安定的に、且つ、高品位の薄膜結晶
をヘテロエピタキシャル成長させるためには、両者の格
子不整合が、２０％以下である事が望ましい。即ち、図
１に示されるように、方向性Ｓｉ鋼板基板の格子定数
は、Ｓｉ含有量に応じて変化するので、図２に例示され
るように、ヘテロエピタキシャル成長させる半導体単結
晶の格子定数に応じて、Ｓｉ鋼基板の格子定数との格子
不整合が２０％以下となるようなＳｉ含有量の方向性Ｓ
ｉ鋼板を基板として選択すれば良い。
立方晶（体心立方格子）であり、その格子定数は、Ｓｉ
含有量によってａ＝０．２８６０nm（Ｓｉ：０．１wt
％）からａ＝０．２８４７nm（Ｓｉ：７．０wt％）まで
変化する（図１参照）。この値は図２に示すように、ヘ
テロエピタキシャル成長単結晶薄膜材料として有用な多
くのIII-Ｖ族半導体単結晶等の格子定数のほぼ半分程度
である。このような｛１００｝＜００１＞（Ｃｕｂｅ）
または｛１１０｝＜００１＞（Ｇｏｓｓ）方位の方向性
Ｓｉ鋼板基板上に、安定的に、且つ、高品位の薄膜結晶
をヘテロエピタキシャル成長させるためには、両者の格
子不整合が、２０％以下である事が望ましい。即ち、図
１に示されるように、方向性Ｓｉ鋼板基板の格子定数
は、Ｓｉ含有量に応じて変化するので、図２に例示され
るように、ヘテロエピタキシャル成長させる半導体単結
晶の格子定数に応じて、Ｓｉ鋼基板の格子定数との格子
不整合が２０％以下となるようなＳｉ含有量の方向性Ｓ
ｉ鋼板を基板として選択すれば良い。
【０００８】このような観点から、Ｓｉ鋼基板上にヘテ
ロエピタキシャル成長させることが可能な結晶として
は、立方晶系では、ＧａＡｓ（ａ／２＝０．２８２６５
nm）、ＩｎＳｂ（ａ／２＝０．３２３９nm）、ＩｎＰ
（ａ／２＝０．２９３４７nm）、ＩｎＡｓ（ａ／２＝
０．３０２９nm）、ＡｌＡｓ（ａ／２＝０．２８３０５
５nm）、ＩｎＧａＡｓ（ａ／２＝０．２８２６５〜０．
３０２９nm）、ＩｎＡｌＡｓ（ａ／２＝０．２８３０５
５〜０．３０２９nm）、等が、また、六方晶系では、Ａ
ｌＮ（ａ＝０．３１１２nm、ｃ／２＝０．２４９１n
m）、ＧａＮ（ａ＝０．３１８０nm、ｃ／２＝０．２５
９２５nm）、ＡｌＧａＮ（ａ＝０．３１１２〜０．３１
８０nm、ｃ／２＝０．２４９１〜０．２５９２５nm）、
等のIII-Ｖ族半導体単結晶があるが、それ以外でも上記
のように格子定数（または、その１／２）が、ヘテロエ
ピタキシャル成長が可能な許容範囲である２０％以内の
ものであれば何でも良く、例えば、III-Ｖ族単結晶の他
にもＣａＦ2 （ａ／２＝０．２７３１nm）やＳｉ（ａ／
２＝０．２７１５４５nm）、Ｇｅ（ａ／２＝０．２８２
８７７nm）、等も成長可能である。
ロエピタキシャル成長させることが可能な結晶として
は、立方晶系では、ＧａＡｓ（ａ／２＝０．２８２６５
nm）、ＩｎＳｂ（ａ／２＝０．３２３９nm）、ＩｎＰ
（ａ／２＝０．２９３４７nm）、ＩｎＡｓ（ａ／２＝
０．３０２９nm）、ＡｌＡｓ（ａ／２＝０．２８３０５
５nm）、ＩｎＧａＡｓ（ａ／２＝０．２８２６５〜０．
３０２９nm）、ＩｎＡｌＡｓ（ａ／２＝０．２８３０５
５〜０．３０２９nm）、等が、また、六方晶系では、Ａ
ｌＮ（ａ＝０．３１１２nm、ｃ／２＝０．２４９１n
m）、ＧａＮ（ａ＝０．３１８０nm、ｃ／２＝０．２５
９２５nm）、ＡｌＧａＮ（ａ＝０．３１１２〜０．３１
８０nm、ｃ／２＝０．２４９１〜０．２５９２５nm）、
等のIII-Ｖ族半導体単結晶があるが、それ以外でも上記
のように格子定数（または、その１／２）が、ヘテロエ
ピタキシャル成長が可能な許容範囲である２０％以内の
ものであれば何でも良く、例えば、III-Ｖ族単結晶の他
にもＣａＦ2 （ａ／２＝０．２７３１nm）やＳｉ（ａ／
２＝０．２７１５４５nm）、Ｇｅ（ａ／２＝０．２８２
８７７nm）、等も成長可能である。
【０００９】また、ここで云う薄膜とは、必ずしも均一
で単一な組成のものには限らず、例えば、上記の成分を
組み合わせた組成変調膜、多層薄膜、超格子、等でも良
く、また、量子ドットや量子細線のように零次元的また
は一次元的な薄膜構造物でも良い。従って、このように
してＰ（Ｉ）Ｎ接合、ショットキー障壁、等の各種の積
層接合を作製することも可能である。
で単一な組成のものには限らず、例えば、上記の成分を
組み合わせた組成変調膜、多層薄膜、超格子、等でも良
く、また、量子ドットや量子細線のように零次元的また
は一次元的な薄膜構造物でも良い。従って、このように
してＰ（Ｉ）Ｎ接合、ショットキー障壁、等の各種の積
層接合を作製することも可能である。
【００１０】薄膜を作製する前の基板の処理としては、
方向性Ｓｉ鋼板基板表面に付着している異物や、Ｓｉ鋼
板の作製過程やその後に形成された酸化物を、有機溶剤
中での超音波洗浄による除去や、機械研摩、化学研摩に
よって酸化物を除去するだけでも良いが、より高品位な
結晶を育成するためには、アルミナ、ダイヤモンド、シ
リカ等の研磨材によって研磨し、基板表面を平坦化した
後に、薄膜を育成した方が良い。また、このような薄膜
の作製法に関しても、気相または液相からヘテロエピタ
キシャル成長させることのできる手法ならば何でも良
く、気相法としては、ＭＢＥ、ＣＶＤ、ＰＶＤ等の様々
な方法があり、また、液相法としては、ＬＰＥ等の方法
がある。
方向性Ｓｉ鋼板基板表面に付着している異物や、Ｓｉ鋼
板の作製過程やその後に形成された酸化物を、有機溶剤
中での超音波洗浄による除去や、機械研摩、化学研摩に
よって酸化物を除去するだけでも良いが、より高品位な
結晶を育成するためには、アルミナ、ダイヤモンド、シ
リカ等の研磨材によって研磨し、基板表面を平坦化した
後に、薄膜を育成した方が良い。また、このような薄膜
の作製法に関しても、気相または液相からヘテロエピタ
キシャル成長させることのできる手法ならば何でも良
く、気相法としては、ＭＢＥ、ＣＶＤ、ＰＶＤ等の様々
な方法があり、また、液相法としては、ＬＰＥ等の方法
がある。
【００１１】このようにして作製した薄膜（及びその接
合）の用途としては、様々なものが考えられるが、方向
性Ｓｉ鋼基板の面積と結晶集積度によって、以下のよう
に分類できる。即ち、（Ｉ）特段の制限の無いものとし
ては、高電子移動トランジスター(HEMT: HighElectron
Mobility Transistor）や電界効果トランジスター等の
電子素子、（II）単結晶部分の面積が１mm2 以上必要な
ものとしては、レーザー等の発光素子、センサー等の受
光素子、（III)単結晶部分の面積が１cm2 以上で、結晶
方位の集積度が５゜以下であることを必要とするものと
しては、太陽電池等の光電変換素子、等がある。
合）の用途としては、様々なものが考えられるが、方向
性Ｓｉ鋼基板の面積と結晶集積度によって、以下のよう
に分類できる。即ち、（Ｉ）特段の制限の無いものとし
ては、高電子移動トランジスター(HEMT: HighElectron
Mobility Transistor）や電界効果トランジスター等の
電子素子、（II）単結晶部分の面積が１mm2 以上必要な
ものとしては、レーザー等の発光素子、センサー等の受
光素子、（III)単結晶部分の面積が１cm2 以上で、結晶
方位の集積度が５゜以下であることを必要とするものと
しては、太陽電池等の光電変換素子、等がある。
【００１２】また、特に方向性Ｓｉ鋼板基板上に光電変
換素子（太陽電池）を作製する場合は、最初にｐのドー
パントを含有するｐ型のＧａＡｓを厚さ２μｍの薄膜を
作製し、その後、今度はｎ型のドーパントを含有するｎ
型のＧａＡｓを厚さ約４０nm成長させる。ドーパントと
しては、ｐ型の場合はＢｅが良く、また、ｎ型の場合は
Ｓｉが良い。また、ドープ量は０．５〜５０ppm 程度が
最適である。また、特にｎ型の場合には、ｎ型層自体が
ＧａＡｓである必要はなく、同じくＳｉ鋼基板上にヘテ
ロエピタキシャル成長が期待できるアルミニウム（Ａ
ｌ）を添加したＡｌＧａＡｓや、燐（Ｐ）やインジウム
（Ｉｎ）を添加したＩｎＧａＰ等のｎ型層を使うと、更
に変換効率が向上することが知られている。
換素子（太陽電池）を作製する場合は、最初にｐのドー
パントを含有するｐ型のＧａＡｓを厚さ２μｍの薄膜を
作製し、その後、今度はｎ型のドーパントを含有するｎ
型のＧａＡｓを厚さ約４０nm成長させる。ドーパントと
しては、ｐ型の場合はＢｅが良く、また、ｎ型の場合は
Ｓｉが良い。また、ドープ量は０．５〜５０ppm 程度が
最適である。また、特にｎ型の場合には、ｎ型層自体が
ＧａＡｓである必要はなく、同じくＳｉ鋼基板上にヘテ
ロエピタキシャル成長が期待できるアルミニウム（Ａ
ｌ）を添加したＡｌＧａＡｓや、燐（Ｐ）やインジウム
（Ｉｎ）を添加したＩｎＧａＰ等のｎ型層を使うと、更
に変換効率が向上することが知られている。
【００１３】以上のようにして、ｐｎ接合を作製した後
は、通常のＧａＡｓ単結晶基板上に作製する薄膜光電変
換素子と同様に、さらに性能を向上させるために、最上
層には反射防止膜を堆積することが望ましい。反射防止
膜としては、例えば、硫化亜鉛（ＺｎＳ）６０nm弗化マ
グネシウム（ＭｇＦ2 ）１２０nmの積層構造をスパッタ
法等で作製すれば良い。最後に、反射防止膜を一部除去
し、電極構造を作製することによって、太陽電池が完成
する。
は、通常のＧａＡｓ単結晶基板上に作製する薄膜光電変
換素子と同様に、さらに性能を向上させるために、最上
層には反射防止膜を堆積することが望ましい。反射防止
膜としては、例えば、硫化亜鉛（ＺｎＳ）６０nm弗化マ
グネシウム（ＭｇＦ2 ）１２０nmの積層構造をスパッタ
法等で作製すれば良い。最後に、反射防止膜を一部除去
し、電極構造を作製することによって、太陽電池が完成
する。
【００１４】
【実施例】（実施例１）｛１００｝＜００１＞方向性Ｓ
ｉ鋼基板上に、砒素化ガリウム（ＧａＡｓ）薄膜を、ヘ
テロエピタキシャル成長させた例を、以下に示す。基板
は、事前にダイヤモンドを研磨材として機械研磨し、基
板表面を平坦化した。基板の表面粗度は、算術平均粗さ
（Ｒａ）で約０．１mmであった。研磨後、アセトン中で
１０分間、超音波洗浄した後に、ＭＢＥ（Molecular Be
am Epitaxy）結晶成長装置（分子線エピタキシー装置）
に搬入し、結晶成長を行った。蒸着源は、金属Gaや金属
As等の固体ソースを用い、ＧａとＡｓの坩堝は、それぞ
れ２００℃、９００℃に加熱した。ＧａＡｓ結晶成長の
様子は、反射型高速電子線回折装置(RHEED (Reflective
High Energy Electron Diffraction)）を用いて観察し
た。始めに、砒素蒸気圧１．３×１０-3Ｐａ、Ｇａ蒸気
圧６．７×１０-5Ｐａの条件下において、基板との界面
（バッファー）層として、基板温度３５０℃で、膜厚が
３０nmに成るまで成長を行った。その後、基板温度を５
５０℃に上昇させ、同様なＧａとＡｓの蒸気圧下で、膜
厚が２μｍに成るまで成長を続けた後、基板温度を室温
まで冷却し、ＭＢＥ装置より取り出した。
ｉ鋼基板上に、砒素化ガリウム（ＧａＡｓ）薄膜を、ヘ
テロエピタキシャル成長させた例を、以下に示す。基板
は、事前にダイヤモンドを研磨材として機械研磨し、基
板表面を平坦化した。基板の表面粗度は、算術平均粗さ
（Ｒａ）で約０．１mmであった。研磨後、アセトン中で
１０分間、超音波洗浄した後に、ＭＢＥ（Molecular Be
am Epitaxy）結晶成長装置（分子線エピタキシー装置）
に搬入し、結晶成長を行った。蒸着源は、金属Gaや金属
As等の固体ソースを用い、ＧａとＡｓの坩堝は、それぞ
れ２００℃、９００℃に加熱した。ＧａＡｓ結晶成長の
様子は、反射型高速電子線回折装置(RHEED (Reflective
High Energy Electron Diffraction)）を用いて観察し
た。始めに、砒素蒸気圧１．３×１０-3Ｐａ、Ｇａ蒸気
圧６．７×１０-5Ｐａの条件下において、基板との界面
（バッファー）層として、基板温度３５０℃で、膜厚が
３０nmに成るまで成長を行った。その後、基板温度を５
５０℃に上昇させ、同様なＧａとＡｓの蒸気圧下で、膜
厚が２μｍに成るまで成長を続けた後、基板温度を室温
まで冷却し、ＭＢＥ装置より取り出した。
【００１５】図３（ａ）に、ＧａＡｓ薄膜成長直前の基
板表面のＲＨＥＥＤ像を示す。上下に伸びた線（ストリ
ーク）状の回折パターンが観察されることから、方向性
Ｓｉ鋼基板表面が原子レベルで平坦になっていることが
分かる。次に、図３（ｂ）は、上述の条件で、ＧａＡｓ
薄膜をＳｉ鋼基板表面に成長させた直後のＲＨＥＥＤ像
を示す。明瞭なスポット状の回折点が観察されることか
ら、ＧａＡｓが方向性Ｓｉ鋼板基板上にヘテロエピタキ
シャル成長していることが確認され、回折像の解析か
ら、基板との方位関係は、方向性Ｓｉ鋼板［０１０］／
ＧａＡｓ［０１０］であることが解った。
板表面のＲＨＥＥＤ像を示す。上下に伸びた線（ストリ
ーク）状の回折パターンが観察されることから、方向性
Ｓｉ鋼基板表面が原子レベルで平坦になっていることが
分かる。次に、図３（ｂ）は、上述の条件で、ＧａＡｓ
薄膜をＳｉ鋼基板表面に成長させた直後のＲＨＥＥＤ像
を示す。明瞭なスポット状の回折点が観察されることか
ら、ＧａＡｓが方向性Ｓｉ鋼板基板上にヘテロエピタキ
シャル成長していることが確認され、回折像の解析か
ら、基板との方位関係は、方向性Ｓｉ鋼板［０１０］／
ＧａＡｓ［０１０］であることが解った。
【００１６】（実施例２）以下に、本発明の技術を利用
して、単結晶領域の面積が１mm2 以上の｛１００｝＜０
０１＞方向性Ｓｉ鋼基板上に、発光素子（ＬＥＤ）を作
製した例を示す。先ず、基板上に実施例１と同様の条件
で、Ｇａ及びＡｓを、坩堝温度９００℃の条件下におい
て、微量のベリリウム（Ｂｅ）を蒸発させ、Ｂｅを５pp
m 含有するｐ型のＧａＡｓを厚さ１μｍ成長させた。こ
の上に、同様の方法でＢｅを５ppm含有するｐ型のＡｌ
０．２Ｇａ０．８Ａｓ９９．０を厚さ０．５μｍ成長さ
せた。この上に、不純物を添加しないＧａＡｓを厚さ0.
２μｍ成長させ、さらにこの上に、シリコン（Ｓｉ）を
坩堝温度９５０℃の条件下において蒸発させ、Ｓｉを５
０ppm 含有するｎ型のＡｌ０．２Ｇａ０．８Ａｓ９９．
０を厚さ０．５μｍ成長させた。冷却後、ＭＢＥ装置よ
り作製した薄膜を取り出し、マスクを介して真空蒸着を
行い、表面の一部を覆う電極膜としてＡｕ−Ｇｅ−Ｎｉ
合金を０．１μｍ成膜した。下部電極膜としては、基板
の方向性Ｓｉ鋼板を利用した。以上のようにして作製し
た発光素子に関して、外部量子効率と発光効率を測定し
たところ、外部量子効率が１０％、発光効率が５１m/W
であった。
して、単結晶領域の面積が１mm2 以上の｛１００｝＜０
０１＞方向性Ｓｉ鋼基板上に、発光素子（ＬＥＤ）を作
製した例を示す。先ず、基板上に実施例１と同様の条件
で、Ｇａ及びＡｓを、坩堝温度９００℃の条件下におい
て、微量のベリリウム（Ｂｅ）を蒸発させ、Ｂｅを５pp
m 含有するｐ型のＧａＡｓを厚さ１μｍ成長させた。こ
の上に、同様の方法でＢｅを５ppm含有するｐ型のＡｌ
０．２Ｇａ０．８Ａｓ９９．０を厚さ０．５μｍ成長さ
せた。この上に、不純物を添加しないＧａＡｓを厚さ0.
２μｍ成長させ、さらにこの上に、シリコン（Ｓｉ）を
坩堝温度９５０℃の条件下において蒸発させ、Ｓｉを５
０ppm 含有するｎ型のＡｌ０．２Ｇａ０．８Ａｓ９９．
０を厚さ０．５μｍ成長させた。冷却後、ＭＢＥ装置よ
り作製した薄膜を取り出し、マスクを介して真空蒸着を
行い、表面の一部を覆う電極膜としてＡｕ−Ｇｅ−Ｎｉ
合金を０．１μｍ成膜した。下部電極膜としては、基板
の方向性Ｓｉ鋼板を利用した。以上のようにして作製し
た発光素子に関して、外部量子効率と発光効率を測定し
たところ、外部量子効率が１０％、発光効率が５１m/W
であった。
【００１７】（実施例３）以下に、本発明の技術を利用
して、｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、光
電変換素子（太陽電池）、及び受光素子を作製した例を
示す。先ず、単結晶領域の面積が１cm2 以上で、結晶方
位の平均分散角が４゜の｛１００｝＜００１＞方向性Ｓ
ｉ鋼基板上に実施例１と同様の条件で、Ｇａ及びＡｓ
を、坩堝温度９００℃の条件下において、微量のベリリ
ウム（Ｂｅ）を蒸発させ、Ｂｅを５ppm 含有するｐ型の
ＧａＡｓを厚さ２μｍ成長させた。その後、Ｂｅの代わ
りに、坩堝温度９５０℃の条件下において、微量のシリ
コン（Ｓｉ）を蒸発させ、Ｓｉを５０ppm 含有する厚さ
約４０nmのｎ型のＧａＡｓを成長させた。冷却後、作製
した薄膜をＭＢＥ装置より取り出し、マグネトロンスパ
タリング蒸着(MSD: Magnetron Sputtering Deposition)
装置によって、反射防止膜として硫化亜鉛（ＺｎＳ）厚
さ６０nm蒸着した後、更に、その上に弗化マグネシウム
（ＭｇＦ2 ）を膜厚１２０nm蒸着し、最後に、反射防止
膜を一部除去し、真空蒸着装置によって、櫛型電極膜と
してＡｕ−Ｇｅ−Ｎｉ合金を１００nm成膜した。成膜
後、光照射下でＩ−Ｖ特性を測定したところ、図４のよ
うなＩ−Ｖ特性を示し、光電変換効率は、約２５．７％
であった。
して、｛１００｝＜００１＞方向性Ｓｉ鋼基板上に、光
電変換素子（太陽電池）、及び受光素子を作製した例を
示す。先ず、単結晶領域の面積が１cm2 以上で、結晶方
位の平均分散角が４゜の｛１００｝＜００１＞方向性Ｓ
ｉ鋼基板上に実施例１と同様の条件で、Ｇａ及びＡｓ
を、坩堝温度９００℃の条件下において、微量のベリリ
ウム（Ｂｅ）を蒸発させ、Ｂｅを５ppm 含有するｐ型の
ＧａＡｓを厚さ２μｍ成長させた。その後、Ｂｅの代わ
りに、坩堝温度９５０℃の条件下において、微量のシリ
コン（Ｓｉ）を蒸発させ、Ｓｉを５０ppm 含有する厚さ
約４０nmのｎ型のＧａＡｓを成長させた。冷却後、作製
した薄膜をＭＢＥ装置より取り出し、マグネトロンスパ
タリング蒸着(MSD: Magnetron Sputtering Deposition)
装置によって、反射防止膜として硫化亜鉛（ＺｎＳ）厚
さ６０nm蒸着した後、更に、その上に弗化マグネシウム
（ＭｇＦ2 ）を膜厚１２０nm蒸着し、最後に、反射防止
膜を一部除去し、真空蒸着装置によって、櫛型電極膜と
してＡｕ−Ｇｅ−Ｎｉ合金を１００nm成膜した。成膜
後、光照射下でＩ−Ｖ特性を測定したところ、図４のよ
うなＩ−Ｖ特性を示し、光電変換効率は、約２５．７％
であった。
【００１８】
【発明の効果】本発明によれば、方向性Ｓｉ鋼板をヘテ
ロエピタキシャル成長結晶の基板材料として使用するこ
とで、これまで使用されていたＧａＡｓやＳｉ等の半導
体単結晶基板を使用する場合と同等の高品位のヘテロエ
ピタキシャル成長結晶が育成可能で、且つ安価で、大面
積な基板であり、更に、構造材などと一体化した単結晶
材料、薄膜ディヴァイスを提供することが可能となる。
ロエピタキシャル成長結晶の基板材料として使用するこ
とで、これまで使用されていたＧａＡｓやＳｉ等の半導
体単結晶基板を使用する場合と同等の高品位のヘテロエ
ピタキシャル成長結晶が育成可能で、且つ安価で、大面
積な基板であり、更に、構造材などと一体化した単結晶
材料、薄膜ディヴァイスを提供することが可能となる。
【図１】Ｓｉ鋼における格子定数のＳｉ添加量依存性を
示す図。
示す図。
【図２】方向性Ｓｉ鋼板上にヘテロエピタキシャル成長
可能な結晶とその格子定数。
可能な結晶とその格子定数。
【図３】（ａ）ＧａＡｓ薄膜を方向性Ｓｉ鋼基板上にＭ
ＢＥ法によってヘテロエピタキシャル成長させる前の基
板表面のＲＨＥＥＤ像、（ｂ）ＧａＡｓ薄膜を方向性Ｓ
ｉ鋼基板上にＭＢＥ法によって約２mm厚ヘテロエピタキ
シャル成長させた後のＧａＡｓ薄膜表面のＲＨＥＥＤ像
をそれぞれ示す図。
ＢＥ法によってヘテロエピタキシャル成長させる前の基
板表面のＲＨＥＥＤ像、（ｂ）ＧａＡｓ薄膜を方向性Ｓ
ｉ鋼基板上にＭＢＥ法によって約２mm厚ヘテロエピタキ
シャル成長させた後のＧａＡｓ薄膜表面のＲＨＥＥＤ像
をそれぞれ示す図。
【図４】方向性Ｓｉ鋼板上にヘテロエピタキシャル成長
させて作製したＧａＡｓ光電変換素子（受光素子）のＩ
−Ｖ特性曲線。
させて作製したＧａＡｓ光電変換素子（受光素子）のＩ
−Ｖ特性曲線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 31/04 Ｈ ５Ｆ１０３ 33/00 Ｅ 31/10 Ａ (72)発明者 牛神 義行 千葉県富津市新富20−１ 新日本製鐵株式 会社技術開発本部内 Ｆターム(参考） 4G077 AA03 BE46 DA05 ED06 HA06 5F041 CA04 CA23 CA33 CA34 CA35 CA36 CA40 CA66 5F045 AA03 AA05 AA18 AA19 AB09 AB10 AB12 AB13 AB14 AD07 AE07 AE09 AF10 AF13 CA07 CA09 CA13 5F049 MA02 MB07 MB12 NA18 PA20 5F051 AA08 CB08 GA04 HA03 5F103 AA04 BB02 DD03 GG01 HH05 JJ01 JJ03 KK01 KK10
Claims (13)
- 【請求項１】 方向性Ｓｉ鋼板上に単結晶をヘテロエピ
タキシャル成長してなる単結晶薄膜材料。 - 【請求項２】 前記方向性Ｓｉ鋼板が｛１００｝＜００
１＞方向性Ｓｉ鋼板である請求項１記載の単結晶薄膜材
料。 - 【請求項３】 前記方向性Ｓｉ鋼板が｛１１０｝＜００
１＞方向性Ｓｉ鋼板である請求項１記載の単結晶薄膜材
料。 - 【請求項４】 前記方向性Ｓｉ鋼板の１つの単結晶領域
の面積が、１mm2 以上の面積を有してなる方向性Ｓｉ鋼
板である請求項１〜３のいずれかに記載の単結晶薄膜材
料。 - 【請求項５】 前記方向性Ｓｉ鋼板の１つの単結晶領域
の面積が、１cm2 以上の面積を有してなる方向性Ｓｉ鋼
板である請求項１〜３のいずれかに記載の単結晶薄膜材
料。 - 【請求項６】 前記方向性Ｓｉ鋼板の結晶方位の平均分
散角が、５°以下である請求項１〜５のいずれかに記載
の単結晶薄膜材料。 - 【請求項７】 前記単結晶がIII-Ｖ族化合物である請求
項１に記載の単結晶薄膜材料。 - 【請求項８】 前記III-Ｖ族化合物がＧａＡｓ化合物で
ある請求項７記載の単結晶薄膜材料。 - 【請求項９】 請求項１〜８のいずれかに記載の単結晶
薄膜材料から形成してなる半導体ディヴァイス。 - 【請求項１０】 前記半導体ディヴァイスが発光素子で
ある請求項９記載の半導体ディヴァイス。 - 【請求項１１】 前記半導体ディヴァイスが受光素子で
ある請求項９記載の半導体ディヴァイス。 - 【請求項１２】 前記半導体ディヴァイスが光電変換素
子である請求項９記載の半導体ディヴァイス。 - 【請求項１３】 請求項１２に記載の半導体ディヴァイ
スを用いてなる太陽電池。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000119094A JP4559586B2 (ja) | 2000-04-20 | 2000-04-20 | 単結晶薄膜材料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000119094A JP4559586B2 (ja) | 2000-04-20 | 2000-04-20 | 単結晶薄膜材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001302388A true JP2001302388A (ja) | 2001-10-31 |
| JP4559586B2 JP4559586B2 (ja) | 2010-10-06 |
Family
ID=18630130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000119094A Expired - Fee Related JP4559586B2 (ja) | 2000-04-20 | 2000-04-20 | 単結晶薄膜材料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4559586B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004266025A (ja) * | 2003-02-28 | 2004-09-24 | Japan Science & Technology Agency | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
| JP2006253500A (ja) * | 2005-03-11 | 2006-09-21 | Kanagawa Acad Of Sci & Technol | 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置 |
| JP2010183070A (ja) * | 2009-01-07 | 2010-08-19 | Kagoshima Univ | 光発電装置及びその製造方法 |
| JP2010199375A (ja) * | 2009-02-26 | 2010-09-09 | Pacific Speed Ltd | 化合物半導体エピタキシャルウェハおよびその製造方法 |
| CN112130233A (zh) * | 2014-04-03 | 2020-12-25 | 肖特股份有限公司 | 硬质抗反射涂层及其制造和用途 |
| WO2021010409A1 (ja) * | 2019-07-18 | 2021-01-21 | 株式会社デンソー | 回転機コア及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152277A (en) * | 1980-04-25 | 1981-11-25 | Hitachi Zosen Corp | Substrate for solar cell |
| JPH0699752B2 (ja) * | 1988-11-22 | 1994-12-07 | 新日本製鐵株式会社 | 高磁束密度二方向性電磁鋼板の製造方法 |
-
2000
- 2000-04-20 JP JP2000119094A patent/JP4559586B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152277A (en) * | 1980-04-25 | 1981-11-25 | Hitachi Zosen Corp | Substrate for solar cell |
| JPH0699752B2 (ja) * | 1988-11-22 | 1994-12-07 | 新日本製鐵株式会社 | 高磁束密度二方向性電磁鋼板の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004266025A (ja) * | 2003-02-28 | 2004-09-24 | Japan Science & Technology Agency | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
| JP2006253500A (ja) * | 2005-03-11 | 2006-09-21 | Kanagawa Acad Of Sci & Technol | 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置 |
| JP2010183070A (ja) * | 2009-01-07 | 2010-08-19 | Kagoshima Univ | 光発電装置及びその製造方法 |
| JP2010199375A (ja) * | 2009-02-26 | 2010-09-09 | Pacific Speed Ltd | 化合物半導体エピタキシャルウェハおよびその製造方法 |
| CN112130233A (zh) * | 2014-04-03 | 2020-12-25 | 肖特股份有限公司 | 硬质抗反射涂层及其制造和用途 |
| CN112130233B (zh) * | 2014-04-03 | 2023-04-25 | 肖特股份有限公司 | 硬质抗反射涂层及其制造和用途 |
| WO2021010409A1 (ja) * | 2019-07-18 | 2021-01-21 | 株式会社デンソー | 回転機コア及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4559586B2 (ja) | 2010-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389571A (en) | Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer | |
| US8835988B2 (en) | Hybrid monolithic integration | |
| US6083812A (en) | Heteroepitaxy by large surface steps | |
| KR102547293B1 (ko) | 이온 빔 보조 증착 텍스처드 기판의 에피택셜 육각형 재료 | |
| KR100894878B1 (ko) | Ⅲ족 질화물 반도체의 제조방법 | |
| CN101378015B (zh) | Ⅲ族氮化物半导体和其制造方法 | |
| CN104781938B (zh) | 多层基底结构以及制造其的方法和系统 | |
| WO2013186749A1 (en) | Method for depositing a group iii nitride semiconductor film | |
| EP0863542A3 (en) | III-V epitaxial wafer production | |
| JP4035971B2 (ja) | 半導体結晶の製造方法 | |
| JP4559586B2 (ja) | 単結晶薄膜材料 | |
| US8236603B1 (en) | Polycrystalline semiconductor layers and methods for forming the same | |
| JP3925341B2 (ja) | 結晶成長基板及び半導体発光素子の製造方法 | |
| JP3785566B2 (ja) | ＧａＮ系化合物半導体結晶の製造方法 | |
| JP3758537B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| US9487885B2 (en) | Substrate structures and methods | |
| JP2004519837A5 (ja) | ||
| IL299737A (en) | Grain size control of superconducting materials in thin surfaces for Josephson junctions | |
| US8455881B2 (en) | Ge quantum dots for dislocation engineering of III-N on silicon | |
| JP2003017412A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP2002164292A (ja) | 化合物半導体基板およびその製造方法 | |
| KR20150035413A (ko) | 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 | |
| JPWO2002040751A1 (ja) | 目的膜の製造方法及びそれによって得られた目的膜並びに複層構造物 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JP2000133843A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4559586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |