JP2004266025A - 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 - Google Patents
半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 Download PDFInfo
- Publication number
- JP2004266025A JP2004266025A JP2003053411A JP2003053411A JP2004266025A JP 2004266025 A JP2004266025 A JP 2004266025A JP 2003053411 A JP2003053411 A JP 2003053411A JP 2003053411 A JP2003053411 A JP 2003053411A JP 2004266025 A JP2004266025 A JP 2004266025A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electronic circuit
- semiconductor thin
- circuit device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】原子レベルで平坦化された基板上にレーザーＭＢＥ装置を用いることにより、電磁鋼板上に良質な単結晶薄膜を成長させ、その単結晶薄膜上にベースを形成し、電磁鋼板はエッチングして、半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置を提供する。
【解決手段】電磁鋼板表面にコロイダルシリカによるＣＭＰ基板研磨と、この電磁鋼板の超高真空中でのアニールを施し、前記電磁鋼板上に原子レベルで平坦な結晶表面を形成し、この平坦な結晶表面の酸化膜を熱処理により除去し、レーザーＭＢＥ法により前記原子レベルで平坦化された電磁鋼板３１上に半導体を成長させ、電子回路を形成後、その上にベースを貼り付けて、電磁鋼板３１はエッチングする。
【選択図】 図２８
【解決手段】電磁鋼板表面にコロイダルシリカによるＣＭＰ基板研磨と、この電磁鋼板の超高真空中でのアニールを施し、前記電磁鋼板上に原子レベルで平坦な結晶表面を形成し、この平坦な結晶表面の酸化膜を熱処理により除去し、レーザーＭＢＥ法により前記原子レベルで平坦化された電磁鋼板３１上に半導体を成長させ、電子回路を形成後、その上にベースを貼り付けて、電磁鋼板３１はエッチングする。
【選択図】 図２８
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置、特に、大面積の半導体薄膜電子回路素子に関するものである。
【０００２】
【従来の技術】
まず、本願発明者らは、半導体薄膜材料、薄膜光電変換素子材料の分野で従来使用されてきた単結晶Ｓｉ、ＧａＡｓに代わって方向性電磁鋼板を基板材料として薄膜生成する提案を行っており、既に、下記特許文献１として開示している。
【０００３】
【特許文献１】
特開平２００１−３０２３８８（４−５頁 図２）
【非特許文献１】
Ｓ．Ｎａｋａｍｕｒａ，Ｍ．Ｓｅｎｏｈ，Ｎ．Ｉｗａｓａ，Ｓ．Ｎａｇａｈａｍａ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６７（１９９５）１８６８．
【非特許文献２】
Ｓ．Ｎａｋａｍｕｒａ，Ｍａｔ．Ｓｃｉ．Ｅｎｇ．Ｂ４３（１９９７）２５８．
【非特許文献３】
Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｍ．Ｓｕｍｉｙａ，Ｈ．Ｋｏｉｎｕｍａ，Ｍ．Ｏｓｈｉｍａ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，２２５（２００１）７３．
【非特許文献４】
Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｈ．Ｔａｋａｈａｓｈｉ，Ｍ．Ｏｓｈｉｍａ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ａ），１８８（２００１）４９７．〔５〕Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｈ．Ｔａｋａｈａｓｈｉ，Ｍ．Ｓｕｍｉｙａ ａｎｄ Ｍ．Ｏｓｈｉｍａ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２３３（２００１）７７９．
【非特許文献５】
Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｈ．Ｔａｋａｈａｓｈｉ，Ｍ．Ｓｕｍｉｙａ，ａｎｄ Ｍ．Ｏｓｈｉｍａ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２３３（２００１）７７９．
【非特許文献６】
Ｈ．Ａｍａｎｏ ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２８（１９８９）Ｌ２１１２．
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の技術では、基板が方向性電磁鋼板に限られるという問題があった。一方で、光素子や表示素子では透明な基板が要求される。また、電子素子においても、基板と半導体間の寄生容量を減らし信号伝達を早くする目的で金属ではなく絶縁性の基板が要求されている。これらの要求を満たすものとして、本発明は、原子レベルで平坦化された方向性電磁鋼板上に薄膜成長法により良質な単結晶薄膜を成長させて、その単結晶薄膜上にベースを形成し、前記方向性電磁鋼板をエッチングする、大面積の半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体薄膜電子回路素子の製造方法において、（ａ）電磁鋼板表面にコロイダルシリカによるＣＭＰ基板研磨と、（ｂ）この基板の超高真空中でのアニールを施し、前記基板上に原子レベルで平坦な結晶表面を形成し、この平坦な結晶表面の酸化膜を熱処理により除去し、（ｃ）薄膜成長法により、前記原子レベルで平坦化された基板上に半導体を成長させ、（ｄ）この半導体上に電子回路素子を形成し、（ｅ）この電子回路素子上にベースを貼り付け、（ｆ）前記電磁鋼板をエッチングすることを特徴とする。
【０００６】
〔２〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記ベースが導電性透明基板または絶縁性透明基板であることを特徴とする。
【０００７】
〔３〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記ベースがポリマーフィルムであることを特徴とする。
【０００８】
〔４〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記工程（ｂ）における熱処理温度を７００℃以上１１００℃以下にすることを特徴とする。
【０００９】
〔５〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記半導体の成長前にバッファ層としてＡｌＮ層を挿入することを特徴とする。
【００１０】
〔６〕上記〔５〕記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層の成長窒素圧力を１０ｍＴｏｒｒ以下にすることを特徴とする。
【００１１】
〔７〕上記〔５〕記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層の成長温度を７００℃以上１１００℃以下にすることを特徴とする。
【００１２】
〔８〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記半導体としてＡｌＮ層をバッファ層とするＧａＮ層またはＳｉ層を成長させることを特徴とする。
【００１３】
〔９〕上記〔８〕記載の半導体薄膜電子回路素子の製造方法において、前記ＧａＮ層をレーザーＭＢＥ法で液体メタルターゲットを用いて成長させることを特徴とする。
【００１４】
〔１０〕上記〔８〕記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層は低温ＡｌＮバッファ層を成長後、その上に高温ＡｌＮバッファ層を成長させることを特徴とする。
【００１５】
〔１１〕半導体薄膜電子回路素子において、上記〔１〕記載の半導体薄膜電子回路素子の製造方法によって得られる。
【００１６】
〔１２〕上記〔１１〕記載の半導体薄膜電子回路素子において、前記電子回路素子がナビゲーション用表示装置であることを特徴とする。
【００１７】
〔１３〕上記〔１１〕記載の電子回路素子において、前記ベースが自動車のフロントガラスであることを特徴とする。
【００１８】
〔１４〕半導体薄膜電子回路装置において、上記〔３〕記載の半導体薄膜電子回路素子の製造方法によって得られる。
【００１９】
〔１５〕上記〔１４〕記載の半導体薄膜電子回路装置において、前記ポリマーフィルムが大面積のフィルム状半導体装置を実装することを特徴とする。
【００２０】
〔１６〕上記〔１１〕記載の半導体薄膜電子回路素子において、前記半導体薄膜電子回路が無線光通信によって外部と信号を授受する回路であることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２２】
電磁鋼板上への単結晶薄膜生成方法について順次説明する。
【００２３】
まず、電磁鋼板の処理について説明する。
【００２４】
図１は本発明の実施例を示す電磁鋼板の研磨装置の模式図、図２はその電磁鋼板の研磨のフローチャートである。
【００２５】
この図において、１は電磁鋼板（Ｆｅ０．９７Ｓｉ０．０３）、２はその電磁鋼板１の保持具、３は研磨板、４はコロイダルシリカ容器、５はコロイダルシリカ供給ノズル、６はコロイダルシリカである。
【００２６】
この装置によって、電磁鋼板１の保持具２と研磨板３を回転させ、コロイダルシリカ６による電磁鋼板１の化学機械的研磨を行った後に、超高真空中（１０−９Ｔｏｒｒ）でのアニールを行い、電磁鋼板１を原子レベルで平坦化する。
【００２７】
以下、その処理を図２を参照しながら詳細に説明する。
【００２８】
（１）まず、粒径３．０μｍのダイアモンドスラリーと溝付き銅板を用いた荒研磨を行う。この過程で基板の平面出しを行う。次に、超純水で軽く洗浄した後、アセトンで基板表面のワックスなどの汚れを拭き取る。さらに、２０秒ほど超純水で超音波洗浄する（ステップＳ１）。
【００２９】
（２）次に、粒径０．５μｍのダイアモンドスラリーと研磨布を用いてラッピングを行う。研磨後はステップＳ１と同様に、超純水で軽く洗浄した後、アセトンで基板表面を軽く拭き、２０秒ほど超純水で超音波洗浄を行う（ステップＳ２）。
【００３０】
（３）次に、コロイダルシリカ（ｐＨ９．８）を用いてＣＭＰ（化学機械的研磨）を行う。このＣＭＰは、あまり長時間行うと基板表面がアルカリに侵されてダメージを受けるので、５分間程度が適切である。また、シリカ微粒子が凝集し易いので、研磨後は十分に純水でリンスする。研磨後に超音波洗浄を行うと、細かなピットが形成されるので、ここでは超音波洗浄は行わない（ステップＳ３）。
【００３１】
（４）最後に、超高真空中（１０−９Ｔｏｒｒ）でのアニールを行う（ステップＳ４）。
【００３２】
なお、図３は研磨前の電磁鋼板表面のＡＦＭ像、図４は研磨後の電磁鋼板表面のＡＦＭ像であり、これらの図から明らかなように、コロイダルシリカ研磨後、表面粗さのＲＭＳ値は３．４２ｎｍから０．１４ｎｍへと大きく減少した。
【００３３】
なお、電磁鋼板の場合、５５０℃から６５０℃の間で熱処理をすることによって有機汚染物質を除去することができる。
【００３４】
また、鉄板（金属板）の場合はＳｉ原子を吹き付けることによっても表面の酸化層をＳｉＯの形で除去できる。
【００３５】
図５はＭＢＥチャンバにおける超高真空中でのアニール前の基板表面のＲＨＥＥＤ（Ｒｅｆｌｅｃｔｉｖｅ Ｈｉｇｈ Ｅｎｅｒｇｙ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ；反射高エネルギー電子線回折）パターンを示す図、図６はＭＢＥチャンバにおける超高真空中での６００℃アニール後の基板表面のＲＨＥＥＤパターンを示す図であり、これらの図からも、基板表面の原子レベルでの平坦化（平均粗さ１０Å以下）に成功したことが分かる。
【００３６】
次に、電磁鋼板上へのＡｌＮ薄膜の成長について説明する。
【００３７】
まず、電磁鋼板上へＡｌＮ薄膜を成長させる前に、平坦な結晶表面の酸化膜を熱処理により除去する。特に、電磁鋼板の場合は、その表面に酸化膜が生成するので、その酸化膜を除去する。その場合、熱処理温度を７００℃以上１１００℃以下にすることが望ましい。
【００３８】
図７は電磁鋼板表面上のＸＰＳ（光電子分光：詳細は後述）スペクトルの加熱温度依存特性図、図８は電磁鋼板表面上のＸＰＳスペクトル（Ｆｅ２ｐ）の加熱温度依存特性図、図９は電磁鋼板表面上のＸＰＳスペクトル（Ｓｉ２ｐ）の加熱温度依存特性図であり、それぞれ横軸に結合エネルギー（ｅＶ）、縦軸にカウントを示している。
【００３９】
図７から明らかなように、熱処理温度が２００℃（ａ）乃至６００℃（ｂ）では電磁鋼板上に酸素（Ｏ１ｓ）が存在しているが、熱処理温度が１０００℃（ｃ）になると酸素（Ｏ１ｓ）が消えていることが分かる。
【００４０】
また、図８から明らかなように、熱処理温度が２００℃（ａ）では電磁鋼板の表面は鉄の酸化物（ＦｅＯ）で覆われている。また、図９から分かるように、熱処理温度が６００℃（ｂ）では電磁鋼板の表面にＳｉが析出してＳｉＯ２ で覆われているが、熱処理温度が１０００℃（ｃ）では２ＳｉＯ２ →２ＳｉＯ↑＋Ｏ２ ↑として酸化膜（２ＳｉＯ２ ）が除去されていることが分かる。
【００４１】
更に、図９から明らかなように、熱処理温度が６００℃（ｂ）では電磁鋼板の表面にＳｉＯ２ が生成されているが、熱処理温度が１０００℃（ｃ）では電磁鋼板の表面のＳｉＯ２ が除去されていることが分かる。
【００４２】
以上のことから、熱処理温度を７００℃以上１１００℃以下にすることにより、電磁鋼板の表面の酸化膜を除去することができる。
【００４３】
そこで、電磁鋼板上へのＡｌＮ薄膜の成長に戻る。
【００４４】
レーザーＭＢＥ法では、２０〜３０ｎｓのパルス幅を持ったレーザー光をレンズによって、０．１〜１０Ｊ／ｃｍ２ のエネルギー密度に集光し、入射窓を通して、真空チャンバ内のターゲットにフォーカスし、固体ターゲット表面の約１０ｎｍを蒸発、アブレートする。放出される１０〜１００ｅＶのエネルギーを持った中性原子、分子、イオン等の粒子は、プルームと呼ばれる発光柱を形成し、対向する適度に加熱された電磁鋼板上に凝縮し、薄膜を形成する。このレーザーＭＢＥ法は、装置構成が簡単で、真空チャンバ内に加熱蒸発源やプラズマ発生装置などを含まないので、クリーンな成膜雰囲気が得られ、ターゲットを交換するだけで、ヘテロ構造や超格子を容易に形成できる。
【００４５】
本発明で使用したレーザーＭＢＥ法に関しては、ＫｒＦエキシマレーザー（λ＝２４８ｎｍ、τ＝２０ｎｓｅｃ）を励起源としており、これをターゲットに照射すると、プルームと呼ばれる一種のプラズマの非平衡場が生じる。このプルーム中に存在するレーザーによってアブレートされた粒子群は、極めて高い運動エネルギー（〜１０ｅＶ）を持つ。これが、レーザーＭＢＥの特徴を決めている一つの要因である。非常に高いエネルギーをもつ非平衡場であるため、いかに不活性なＮ２ であっても分解し、膜中に取り込まれることになる。その程度はガスの圧力にもよるが、ＧａＮの場合には約１０ｍＴｏｒｒで組成が保たれる（上記非特許文献６）。
【００４６】
図１０は本発明の実施例を示すレーザーＭＢＥ装置の模式図である。
【００４７】
この図において、１０はレーザーＭＢＥチャンバ、１１はターゲット（ここではＡｌＮ焼結体であるが、以降のプロセスではＧａＮ焼結体や液体Ｇａメタル）、１２は電磁鋼板、１３は加熱装置、１４はＫｒＦエキシマレーザー（２４８ｎｍ，３Ｊ／ｃｍ２ 、２−１５Ｈｚ）、１５はスクリーン、１６はＲＨＥＥＤ装置、１７，１８はＴＭＰ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ）、１９はＮ２ ガス源である。
【００４８】
このレーザーＭＢＥチャンバ１０はまた、超高真空中で光電子分光（ＸＰＳ）装置、ＩＩＩ −Ｖ族化合物半導体作製用分子線エピタキシー（ＭＢＥ）装置に連結されており、窒化物とＧａＡｓなどの多層構造の作製、および、化学結合状態解析による、試料表面および界面状態の評価が可能である。レーザーＭＢＥ装置のベースプレッシャーは１．０〜２．０×１０−９Ｔｏｒｒ程度となっている。
【００４９】
そこで、図１，図２に示したような平坦化処理を行った電磁鋼板１２に対して図１０に示すレーザーＭＢＥ装置を用いて、ＡｌＮ薄膜の成長を行った。成長条件は、基板温度６００℃、窒素分圧１０ｍＴｏｒｒ、レーザーパルス周波数１０Ｈｚである。ターゲット１１にはＡｌＮ焼結体（純度９９．９９％）を用い、約５０ｎｍの薄膜成長を行った後にＲＨＥＥＤ観察を行ったところ、ストリーク状のパターンが観察された。
【００５０】
図１１は本発明の実施例を示すＡｌＮ薄膜成長を行った後のＲＨＥＥＤ像を示す図である。
【００５１】
この図から分かるように、このストリーク状のパターンはｈｅｘａｇｏｎａｌ−ＡｌＮ（０００１）面からのＲＨＥＥＤ像であり、更に、電子線の入射方向を変えた時のパターン変化から、Ｆｅ（１１０）基板上にはｈｅｘａｇｏｎａｌ−ＡｌＮ（０００１）が成長していることが明らかになった。
【００５２】
なお、ＭＢＥや、レーザーＭＢＥ法において、試料表面のその場観察技術としてよく用いられている評価技術の中でも、最も一般的に用いられているものが、反射高エネルギー電子線回折（ＲＨＥＥＤ）法である。
【００５３】
上記した実施例では、レーザーＭＢＥチャンバ１０にＲＨＥＥＤ装置１６を取り付け、膜の表面状態をその場（ｉｎ−ｓｉｔｕ）で観察した。反射高エネルギー電子線回折（ＲＨＥＥＤ）法は１０〜５０ｋＶに加速した電子ビームを基板表面に浅い角度（１〜２°）で入射させ、表面原子によって反射回折された電子ビームを蛍光スクリーンに投影して回折像を得ることによって結晶の表面状態を調べる技術で、ＭＢＥでは最も標準的なその場計測技術である。
【００５４】
このＲＨＥＥＤ法では、電子線が本来物質と強く相互作用すること、さらに電子線を試料すれすれに入射することから、入射電子線の潜り込みは試料表面から数原子層にとどまり、したがって表面に敏感な回折像を容易にリアルタイムで得ることが出来る。さらに超高真空中におけるＲＨＥＥＤ装置配置の自由度から、ＭＢＥ薄膜成長過程におけるその場観察が可能となる。
【００５５】
また、光電子分光法（ＸＰＳ）は代表的な表面分析法の一つで、固体の表面から数ｎｍの深さ領域に関する元素および化学結合状態の分析に用いる。また、Ａｒイオンなどでエッチングを行いながら測定することにより、最表面の汚染物を除去した面や、サブミクロンオーダーまでの深さ方向分析が可能である。Ｘ線光電子分析とイオンスパッタリングを交互に繰り返し、スペクトルの変化を追跡することで、試料の深さ方向における組成変化の情報を得ることができる。
【００５６】
試料は真空中で安定なものであれば何でも分析できるが、ほとんどの場合は固体試料である。金属、半導体、セラミックス、高分子材料など幅広い対象に用いられているが、絶縁物の場合は測定中に試料が帯電するため、低速電子を照射するなどの工夫が必要である。
【００５７】
また、高分子などはＸ線で損傷する場合があり、分析には注意が必要となる。特にハロゲンや窒素などいわゆるヘテロ元素を含む試料では測定中にこれらの元素が脱離したり、化学状態が変化したりする場合が多々あるので十分注意が必要である。必要に応じ試料を冷却して測定する場合もある。
【００５８】
半導体結晶のヘテロエピタキシャル成長における基板とエピタキシャル膜の界面の急峻性は、デバイスへの応用を考えた場合非常に重要になってくる。そこで、成長したサンプルについて界面の状態を調べていくとともに、成長の初期過程について詳しく研究を進めるため、ＸＰＳを用いる。
【００５９】
さらに、ＩＩＩ 族窒化物などの薄膜材料において、その構造解析は非常に重要な事項であり、これはＸ線回折（ＸＲＤ、ＧＩＸＤ）などを用いることができる。
【００６０】
また、Ｘ線反射率測定（ＧＩＸＲ）では、Ｘ線を物質に入射した際に、可視光と同様に試料の表面で起こる反射、屈折などの物理現象を利用して、Ｘ線を試料表面すれすれに入射させてＸ線の全反射を起こし、その入射角度を少しずつ変化させることによって現れるＸ線反射の干渉パターンを理論的にフィッティングすることにより、試料の密度、膜厚、表面および界面粗さなどを調べる。
【００６１】
このように、本発明では、原子レベルで平坦化した電磁鋼板からなる基板上にｃ軸配向性の高い物質を積む。代表例がＡｌＮやＡｌＧａＮ〔この他六方晶材料（ＺｎＯ等）も候補〕であり、レーザーＭＢＥ法により、基板表面を荒らさずに良質な薄膜を積層することができた。
【００６２】
この場合、以下の点が特筆される。
【００６３】
１．レーザーＭＢＥ法による成長の場合、成長窒素圧力を１０ｍＴｏｒｒ以下にすることによって、Ａｌ極性を有する良質なバッファ層の作成が可能となった。
【００６４】
２．レーザーＭＢＥ法で成長温度を７００℃以上１１００℃以下にすることによって、良質な結晶性を持つＡｌＮを得ることができた。
【００６５】
３．電磁鋼板のように低温に保ちたいサンプルはレーザーＭＢＥ法で６００℃の低温バッファ層を積み、さらにその上に結晶性の高いＡｌＮバッファ層を高温で積むのが望ましい。
【００６６】
４．ＸＰＳ法を用いて、ＡｌＮバッファ層が下地基板材料原子の半導体薄膜中への拡散を抑制していることを確認した。
【００６７】
次に、上記したＡｌＮ薄膜をバッファ層としたＧａＮ発光素子について説明する。
【００６８】
図１０に示したレーザーＭＢＥ装置を用いてＡｌＮ薄膜をバッファ層としたＧａＮ薄膜の製造方法について説明する。
【００６９】
ここでは、ターゲットにＡｌＮ焼結体（パウダー）およびＧａＮ焼結体（パウダー）を用いて、ＡｌＮ薄膜をバッファ層としてＧａＮ薄膜の成長を行った。ＡｌＮおよびＧａＮ薄膜の成長条件を表１に示す。
【００７０】
【表１】
【００７１】
図１２は本発明の実施例を示すＧａＮ成長後のＲＨＥＥＤ像を示す図である。
【００７２】
この図から明らかなように、スポット状のパターンが見られることから、ＧａＮ薄膜の成長モードは３次元成長であると考えられる。成長後、ＡＦＭによる表面観察を行った。
【００７３】
その結果を図１３に示す。これによれば、島状の構造が見られ、表面粗さを表すＲＭＳ値はおよそ４．２ｎｍであった。この結果は、ＲＨＥＥＤによる観察の結果と一致している。表面に見られるクラック状のものは、研磨段階における基板表面の研磨傷によるものと思われる。
【００７４】
図１４はＧａＮ成膜後のＸＲＤおよびＧＩＸＤ測定の結果を示す図であり、図１４（ａ）はＸＲＤ測定、図１４（ｂ）はＧＩＸＤ測定結果をそれぞれ示している。
【００７５】
それぞれｈｅｘａｇｏｎａｌ−ＡｌＮおよびＧａＮからのピークしか見られないことから、単結晶薄膜が得られたことが分る。
【００７６】
また、それぞれのピーク位置より、基板と薄膜のアライメントは〔１１０〕Ｆｅ／／〔０００１〕ＡｌＮ ， ＧａＮ および〔００１〕Ｆｅ／／〔１１−２０〕ＡｌＮ ， ＧａＮ であることが分かった。
【００７７】
この結晶配向における基板とＧａＮの原子配列を図１５に示す。この図から格子のミスマッチは〔００１〕方向に８％、〔１１０〕方向に７％と比較的小さいことが分かる。
【００７８】
更に、図１６に本発明の実施例を示すサンプルを面内で回転したφスキャン図を示す。この図に示すように明瞭な６回対称性が見られることから、成長した薄膜はキュービック層などの存在しない良質なｈｅｘａｇｏｎａｌ単結晶薄膜であることが分かる。
【００７９】
次に、液体Ｇａメタルターゲットを用いたＧａＮ薄膜成長について説明する。
【００８０】
これまで作製したＧａＮ薄膜において、光学特性に関してはそれほど良い結果は得られなかった。これは、ターゲットとするＧａＮ焼結体に、焼結の際にＯ２ などが混入するために、成長したＧａＮ薄膜中でもこのＯ２ が不純物となり、それが非発光中心となるために良質な光学特性が得られないのではないかと考えられる。実際に、ＸＰＳ測定によって、薄膜中にＯ２ が存在しているという研究結果も得られている。そこで、ＧａＮ薄膜の純度を上げるために、液体Ｇａメタルターゲットを用いたＧａＮ成長を試みた。各種成長条件を表２に示す。
【００８１】
【表２】
【００８２】
ＧａＮ薄膜成長後のＲＨＥＥＤ像を図１７に示す。
【００８３】
この図に示すように、焼結体ＧａＮターゲットを用いたときと異なり、ストリーク状のＲＨＥＥＤパターンが見られる。つまり、成長は２次元的に進んでいると考えられる。
【００８４】
更に、ＧａＮの膜質を向上させるためには、ＡｌＮバッファ層の成長最適化が必要と考え、ＡｌＮバッファ層の成長温度を変えてＡｌＮおよびＧａＮの成長を試みた。表３にそれぞれの成長条件を示す。
【００８５】
【表３】
【００８６】
図１８にそれぞれ成長温度を変えてＡｌＮバッファ層およびＧａＮ層を成長した後のＲＨＥＥＤ観察の結果を示す。この図１８には１段式ホルダを用いて成長を行った結果を示しており、より高温で成長したＧａＮの方が結晶性が向上していることが分かる。
【００８７】
図１９にそれぞれの試料に対する室温でのＰＬスペクトルを示す。
【００８８】
薄膜の結晶性は向上していると考えられるにも関わらず、図１９から分かるように、どの試料に関してもバンド端遷移に起因する発光は見られなかった。また、１段式ホルダを用いて作製した試料からはＹｅｌｌｏｗ発光が見られたが、２段式ホルダを用いて作製した試料からは、まったく発光が見られなかった。このことから、予想では高温であればあるほど成長に適していると考えられたＧａＮ薄膜が、実際はあまり高温で成長すると光学特性が悪くなってしまうことが分かった。
【００８９】
次に、低温ＡｌＮバッファ層および高温ＡｌＮバッファ層を用いたＧａＮ成長について説明する。
【００９０】
更なるＧａＮの結晶品質向上のために、基板とＧａＮ薄膜間のＡｌＮバッファ層の結晶品質が重要であると考え、これまで低温で成長していたＡｌＮ層に加え、それに続いて高温ＡｌＮ層を成長させ、その２層をバッファ層としてＧａＮを成長させることを試みた。
【００９１】
すなわち、図２０に示すように、電磁鋼板２１、低温（５３５℃）ＡｌＮバッファ層２２、高温（７００℃）ＡｌＮバッファ層２３、ＧａＮ層２４からなる単結晶薄膜装置２０（発光素子）を得た。それぞれの成長条件を表４に示す。ホルダには、これまでの実験を踏まえて、１段式ホルダを用いた。
【００９２】
【表４】
【００９３】
図２１に低温ＡｌＮバッファ層および、高温ＡｌＮバッファ層からのＲＨＥＥＤ像を示す。
【００９４】
この図において低温ＡｌＮバッファ層２２からのＲＨＥＥＤ像はやや拡散しており、ダブルドメイン層の混在も見られるが、高温ＡｌＮバッファ層２３成長後にはコントラストが良く、ｈｅｘａｇｏｎａｌ−ＡｌＮ層のみに起因する明瞭なＲＨＥＥＤ像が観察された。
【００９５】
更に、この高温ＡｌＮバッファ層上にＧａＮ薄膜を成長した後のＲＨＥＥＤ像を図２２に示す。
【００９６】
この図から分かるように、低温バッファ層上に成長したＧａＮには若干見られたようなリングパターンやダブルドメインの混在が２段バッファ層、つまり低温ＡｌＮバッファ層および高温ＡｌＮバッファ層では、ほとんど見られず、非常に明瞭なストリーク状のパターンを示している。
【００９７】
図２３にこの試料の室温におけるＰＬスペクトルを示す。
【００９８】
この図からバンド端遷移を起源とする、強い発光が見られ、ピークの半値幅は約２００ｍｅＶであることが分かった。このことから、低温ＡｌＮバッファ層および高温ＡｌＮバッファ層の利用によって、発光特性が大きく向上したことが分かった。また、このピーク半値幅は、レーザーＭＢＥ法を用いて成長したサファイア基板上のＧａＮ薄膜の半値幅に匹敵するものであり、従って、電磁鋼板がサファイア基板に代わる基板となり得ることが証明されたといえよう。
【００９９】
上記したように、本発明の実施例では、レーザーＭＢＥ法により、電磁鋼基板上に高品質なＩＩＩ 族窒化物薄膜の成長を行うようにしたので、グレインサイズを数ｍにまで巨大にでき、大面積基板が得られる。また、価格がサファイアの１／１００以下である。
【０１００】
その用途としては、大面積の軽量ディスプレイや高効率ＬＥＤ照明装置等があり、それらを低コストで実現することができる。
【０１０１】
また、上記実施例では、レーザーＭＢＥ法によるＩＩＩ 族窒化物薄膜の成長について述べたが、工夫すれば、ＭＢＥ法やＣＶＤ法、スパッタリング法等の薄膜成長法によってもＩＩＩ 族窒化物薄膜やＳｉなどの半導体を成長させることができる。
【０１０２】
このようにして製造された電磁鋼板上のＩＩＩ 族窒化物薄膜を用いて電子回路を形成する。
【０１０３】
以下、かかる基板上への電子回路素子の形成について説明する。
【０１０４】
図２４は電磁鋼板上に直接ＭＢＥ法でＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図、図２５はＡｌＮバッファ層を挟んで電磁鋼板上にＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図、図２６はＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉ表面のＲＨＥＥＤ像を示す図、図２７はＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉＸ線回折像を示す図〔良好なＳｉ（１１１）結晶が成長している〕である。
【０１０５】
電磁鋼板上にＡｌＮバッファ層が形成されない状態で、半導体であるＳｉ層を形成すると、図２４に示すように、Ｓｉ層の表面に鉄原子（Ｆｅ２ｐ）が拡散する。そこで、図２５〜図２７に示すように、電磁鋼板上にＡｌＮバッファ層を挟んでＳｉ層を形成すると、Ｓｉ層への鉄の拡散が抑制され、良好なＳｉ結晶が成長することが明らかである。したがって、電磁鋼板上にＡｌＮバッファ層を形成した上で、薄膜半導体薄膜及びそれによる電子回路を形成することが重要であることがわかる。
【０１０６】
図２８は本発明の実施例を示す電子回路素子の形成のための基板の製造工程断面模式図である。
【０１０７】
（ａ）図２８（ａ）に示すように、電磁鋼板３１上にＩＩＩ 族窒化物薄膜３２が形成された広い面積の基板を用意することができる。
【０１０８】
（ｂ）次に、図２８（ｂ）に示すように、そのＩＩＩ 族窒化物薄膜３２上に半導体製造プロセスにより、電子回路素子１００（単結晶薄膜トランジスタを有する表示装置、太陽電池など）を形成する。
【０１０９】
この電子回路素子１００としては、例えば、後述するように、薄膜トランジスタアレイ（ＴＦＴアレイ）を設け、その表面処理後に表面パネルとの間に液晶が封入された電子回路素子を形成する。
【０１１０】
（ｃ）次に、図２８（ｃ）に示すように、その上に接着材１０３を塗布する。ここで、接着材１０３としては、例えば、透明性接着材としての反応形樹脂系接着材の２液型のエポキシ系接着剤が望ましい。
【０１１１】
（ｄ）次に、図２８（ｄ）に示すように、その接着材１０３により、ベースとしての絶縁性透明基板（例えば、ガラス）１０２を接着する。
【０１１２】
（ｅ）次いで、図２８（ｅ）に示すように、塩酸＋過酸化水素＋水（ＨＣｌ＋Ｈ２ Ｏ２ ＋Ｈ２ Ｏ，３：５：５）のエッチャントにより、電磁鋼板３１を全面エッチングする。例えば、３００μｍの厚さの場合約１分でエッチング可能である。
【０１１３】
このようにして、ベースとしての絶縁性透明基板（例えば、ガラス）１０２上に電子回路素子１００を形成することができる。
【０１１４】
ここで、上記工程（ｂ）においてＩＩＩ 族窒化物薄膜３２上に半導体製造プロセスにより、電子回路素子１００を形成するときの一例について説明する。なお、電極としては、透明のＩＴＯ電極を用いる。かかる電子回路素子としてのＴＦＴアレイ自体の構造は公知のものである。
【０１１５】
図２９は本発明にかかる薄膜トランジスタ（ＴＦＴアレイ）の等価回路図である。例えば、アクティブマトリクス液晶表示装置の一部を構成する。
【０１１６】
この図において、電磁鋼板上にＡｌＮバッファ層および半導体層が形成された基板Ａ上に半導体製造プロセスによりＴＦＴアレイを形成する。つまり、行方向に延出された複数のアドレス配線１０４と列方向に延出された複数のデータ配線１０５とが互いに絶縁されて交差するように配置され、これらの複数のアドレス配線１０４と複数のデータ配線１０５との各交差部に、これらの配線に接続されたＴＦＴ１０６と、このＴＦＴ１０６のそれぞれに接続された表示電極１０７とが設けられ、これらの表示電極１０７が行及び列方向に複数配列されて表示領域が形成される。また、１０８はアドレス配線の接続端子、１０９はデータ配線の接続端子であり、それぞれ行又は列方向信号駆動回路（図示なし）に接続されるように構成されている。
【０１１７】
図３０〜図３２は本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタ（図２９におけるＴＦＴ１０６に対応）の製造工程図である。
【０１１８】
まず、図３０（ａ）に示すように、方向性電磁鋼板３１上にＡｌＮバッファ層３２を積層し、その上に半導体Ｓｉ層１１１を形成する。
【０１１９】
次に、図３０（ｂ）に示すように、半導体Ｓｉ層１１１上に酸素雰囲気中で加熱１０５０℃でゲート酸化膜１１２を成長させる。
【０１２０】
次に、図３０（ｃ）に示すように、ゲート酸化膜１１２上にＣＶＤ法によりＰドープ多結晶Ｓｉ膜（半透明膜）１１３を形成する。
【０１２１】
次に、図３０（ｄ）に示すように、リソグラフィー及びプラズマエッチングによりＰドープ多結晶Ｓｉ膜１１３からゲート電極１１４を形成する。
【０１２２】
次に、図３０（ｅ）に示すように、ゲート電極１１４をマスクとした半導体Ｓｉ層１１１への砒素イオン注入（１ｃｍ２ 当たり１×１０１５個、加速電圧５０ｋｅＶ）よりソース１１５、ドレイン１１６を形成する。
【０１２３】
次に、図３１（ａ）に示すように、更に、ＣＶＤ法により、絶縁膜（ＳｉＯ２ ）１１７を形成する。
【０１２４】
次に、図３１（ｂ）に示すように、リソグラフィー及びプラズマエッチングにより絶縁膜のソース１１５、ドレイン１１６に対応する部位にコンタクト穴１１８，１１９を形成する。
【０１２５】
次に、図３１（ｃ）に示すように、スパッタリングにより導電性透明材料（ＩＴＯ）層１２０を成長させる。
【０１２６】
次に、図３１（ｄ）に示すように、導電性透明材料（ＩＴＯ）層１２０のリソグラフィー及びプラズマエッチングにより透明電極（ＩＴＯ）１２１、１２２を形成する。
【０１２７】
次に、図３２（ａ）に示すように、絶縁性接着材１２３を介してガラスベースとしてのガラス（絶縁性透明基板）１０２に固着する。
【０１２８】
最後に、エッチャントであるＨＣｌ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ（３：５：５）溶液（５分間、６０℃）に浸漬して、方向性電磁鋼板３１をエッチングする。
【０１２９】
上記した単結晶薄膜トランジスタのソース１１５に、図示しないが表示電極が接続され、液晶材を介して対向電極を配置し、水平方向の走査線駆動回路および垂直方向の信号駆動回路に接続して、表示装置として用いることができる。
【０１３０】
更に、本発明は、特に、上記した絶縁性透明基板１０２を自動車のフロントガラスに適用する。
【０１３１】
図３３はかかる自動車のフロントガラスに適用されたナビゲーション装置の構成図である。
【０１３２】
この図において、２０１は自動車のフロントガラス（上記した絶縁性透明基板１０２に対応）、２０２はその自動車のフロントガラス２０１に配置された液晶表示装置、２０３はハンドルである。
【０１３３】
図３４はそのナビゲーション装置の概略説明図であり、なお、ここに示すナビゲーション装置自体は公知のものを用いることができる。
【０１３４】
この図において、３１０は現在位置検出装置であり、絶対方位センサ３１１、相対方位センサ３１２、距離センサ３１３、ＧＰＳ受信装置３１４、ビーコン受信装置３１５、データ送受信装置３１６などからなる。情報処理制御装置３２０は、ＣＰＵ３２１、第１ＲＯＭ３２２、センサ入力インタフェース３２３、ＲＡＭ３２４、通信インタフェース３２５、第２ＲＯＭ３２６、画像プロセッサ３２７、時計３２８、画像メモリ３２９、音声プロセッサ３３０などからなる。入出力装置３４０は、入力装置３４１、ディスプレイ３４２、プリンタ３４３、スピーカ３４４、バス（ｂｕｓ）３４５などからなる。また、地図データファイル、交差点データファイルなどを格納する情報記憶装置３５０を設けるようにしている。
【０１３５】
上記実施例ではナビゲーション装置について述べたが、電磁鋼板は広い面積のものを用いることができるので、弾力性のある絶縁性透明基板上に電子回路素子を実装することができ、広汎な利用が可能である。
【０１３６】
図３５は本発明の実施例を示すポリマーフィルムが大面積のフィルム状半導体装置の模式図であり、ここでは、大面積の太陽電池パネルを示している。
【０１３７】
このように、大面積のポリマーフィルム上に太陽電池を構築して、ビルの窓３０１として用いることができる。
【０１３８】
また、図３６に示すような弾力性のある計算機４０１としても用いることができる。
【０１３９】
図３７は本発明にかかる電磁鋼板上に成長した半導体（ＧａＮ）をポリマー上に接着し、電磁鋼板を塩酸過酸化水素混合液で背面からエッチングした状態を示す図である。
【０１４０】
この図において、５０１は電磁鋼板（図示なし）上に成長したＡｌＮバッファー／ＧａＮ薄膜、５０２はエポキシ系接着材、５０３はポリマーとしてのポリ塩化ビニル板である。
【０１４１】
このように、電磁鋼板上に成長した半導体（ＧａＮ）５０１をポリマー５０３上に接着し、電磁鋼板をエッチャントにより除去することにより、大面積のポリマー上への半導体デバイスの実装を可能にすることができる。
【０１４２】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【０１４３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【０１４４】
（Ａ）原子レベルに平坦化した電磁鋼板上に薄膜成長法により良質なＩＩＩ −Ｖ族化合物やＳｉ薄膜をエピタキシャル成長することができるために、低価格で大面積の単結晶薄膜基板が得られ、大面積の太陽電池やディスプレイへの応用展開の道が開ける。また、Ｆｅ（１１０）上に成長したＧａＮ薄膜からは、室温で強いバンド端発光が見られることから、電磁鋼板がサファイア基板に代わる基板となり得ることが明らかになった。
【０１４５】
（Ｂ）レーザーＭＢＥ法による成長の場合、成長窒素圧力を１０ｍＴｏｒｒ以下にすることによってＡｌ極性を有する良質なバッファ層の作成が可能となる。
【０１４６】
（Ｃ）レーザーＭＢＥ法による成長温度を７００℃以上１１００℃以下にすることによって良質な結晶性を持つＡｌＮを得ることができる。
【０１４７】
（Ｄ）電磁鋼板のように低温に保ちたいサンプルはレーザーＭＢＥ法で６００℃の低温ＡｌＮバッファ層を積み、さらにその上に結晶性の高いＡｌＮバッファ層を高温で積むことにより、良質なＩＩＩ 族窒化物薄膜をエピタキシャル成長することができ、室温でのバンド端遷移を起源とする強い発光が見られた。ピークの半値幅は狭く、約２００ｍｅＶであることが分かった。
【０１４８】
（Ｅ）ＸＰＳ法を用いて調べた結果、ＡｌＮバッファ層が下地基板材料原子の半導体薄膜中への拡散を抑制していることが明らかになった。
【図面の簡単な説明】
【図１】本発明の実施例を示す電磁鋼板の研磨装置の模式図である。
【図２】本発明の実施例を示す電磁鋼板の研磨のフローチャートである。
【図３】本発明の実施例を示す研磨前の電磁鋼板表面のＡＦＭ像を示す図である。
【図４】本発明の実施例を示す研磨後の電磁鋼板表面のＡＦＭ像を示す図である。
【図５】本発明の実施例を示すＭＢＥチャンバにおける超高真空中でのアニール前の基板表面のＲＨＥＥＤパターンを示す図である。
【図６】本発明の実施例を示すＭＢＥチャンバにおける超高真空中での６００℃アニール後の基板表面のＲＨＥＥＤパターンを示す図である。
【図７】本発明にかかる電磁鋼板表面上のＸＰＳ（光電子分光）スペクトルの加熱温度依存特性図である。
【図８】本発明にかかる電磁鋼板表面上のＸＰＳスペクトル（Ｆｅ２ｐ）の加熱温度依存特性図である。
【図９】本発明にかかる電磁鋼板表面上のＸＰＳスペクトル（Ｓｉ２ｐ）の加熱温度依存特性図である。
【図１０】本発明の実施例を示すレーザーＭＢＥ装置の模式図である。
【図１１】本発明の実施例を示すＡｌＮ薄膜成長を行った後のＲＨＥＥＤ像を示す図である。
【図１２】本発明の実施例を示すＧａＮ成長後のＲＨＥＥＤ像を示す図である。
【図１３】本発明の実施例を示すＧａＮ成長後のＡＦＭによる表面観察を行った結果を示す図である。
【図１４】本発明の実施例を示すＧａＮ成膜後のＸＲＤおよびＧＩＸＤ測定の結果を示す図である。
【図１５】本発明の実施例を示す結晶配向における基板とＧａＮの原子配列を示す図である。
【図１６】本発明の実施例を示すサンプルを面内で回転したφスキャン図である。
【図１７】本発明の実施例を示す液体Ｇａメタルターゲットを用いたＧａＮ薄膜成長後のＲＨＥＥＤ像を示す図である。
【図１８】本発明の実施例を示す成長温度を変えてＡｌＮバッファ層およびＧａＮ層を成長した後のＲＨＥＥＤ観察の結果を示す図である。
【図１９】本発明の実施例を示すそれぞれの試料に対する室温でのＰＬスペクトルを示す図である。
【図２０】本発明の実施例を示す２段ＡｌＮバッファ層を有する単結晶薄膜装置の構成図である。
【図２１】本発明の実施例を示す低温ＡｌＮバッファ層および高温ＡｌＮバッファ層からのＲＨＥＥＤ像を示す図である。
【図２２】本発明の実施例を示す低温ＡｌＮバッファ層上に形成された高温ＡｌＮバッファ層上にＧａＮ薄膜を成長した後のＲＨＥＥＤ像を示す図である。
【図２３】本発明の実施例を示す低温ＡｌＮバッファ層上に形成された高温ＡｌＮバッファ層上にＧａＮ薄膜を成長した試料の室温におけるＰＬスペクトルを示す図である。
【図２４】電磁鋼板上に直接ＭＢＥ法でＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図である。
【図２５】本発明にかかるＡｌＮバッファ層を挟んで電磁鋼板上にＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図である。
【図２６】本発明にかかるＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉ表面のＲＨＥＥＤ像を示す図である。
【図２７】本発明にかかるＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉＸ線回折像を示す図である。
【図２８】本発明の実施例を示す電子回路素子の形成のための基板の製造工程断面模式図である。
【図２９】本発明にかかる薄膜トランジスタ（ＴＦＴアレイ）の等価回路図である。
【図３０】本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタの製造工程図（その１）である。
【図３１】本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタの製造工程図（その２）である。
【図３２】本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタの製造工程図（その３）である。
【図３３】本発明の実施例を示す自動車のフロントガラスに適用されたナビゲーション装置の構成図である。
【図３４】本発明の実施例を示すナビゲーション装置の概略説明図である。
【図３５】本発明の実施例を示すポリマーフィルムが大面積のフィルム状半導体装置（太陽電池）の模式図である。
【図３６】本発明の実施例を示す弾力性のある計算機を示す図である。
【図３７】本発明にかかる電磁鋼板上に成長した半導体（ＧａＮ）をポリマー上に接着し、電磁鋼板を塩酸過酸化水素混合液で背面からエッチングした状態を示す図である。
【符号の説明】
１，１２，２１，３１ 電磁鋼板（Ｆｅ０．９７Ｓｉ０．０３）基板（大面積）
２ 電磁鋼板の保持具
３ 研磨板
４ コロイダルシリカ容器
５ コロイダルシリカ供給ノズル
６ コロイダルシリカ
１０ レーザーＭＢＥチャンバ
１１ ターゲット（ＡｌＮ焼結体，ＧａＮ焼結体，液体Ｇａメタル）
１３ 加熱装置
１４ ＫｒＦエキシマレーザー
１５ スクリーン
１６ ＲＨＥＥＤ装置
１７，１８ ＴＭＰ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ）
１９ Ｎ２ ガス源
２０ 単結晶薄膜装置（発光素子）
２２ 低温ＡｌＮバッファ層
２３ 高温ＡｌＮバッファ層
２４ ＧａＮ層
３２ ＩＩＩ 族窒化物薄膜
１００ 電子回路素子（単結晶薄膜トランジスタを有する表示装置や太陽電池）
１０２ 絶縁性透明基板
１０３，５０２ 接着材
１０４ アドレス配線
１０５ データ配線
１０６ ＴＦＴ
１０７ 表示電極
１０８ アドレス配線の接続端子
１０９ データ配線の接続端子
１１１ 半導体Ｓｉ層
１１２ ゲート酸化膜
１１３ Ｐドープ多結晶Ｓｉ膜（半透明膜）
１１４ ゲート電極
１１５ ソース
１１６ ドレイン
１１７ 絶縁膜（ＳｉＯ２ ）
１１８，１１９ コンタクト穴
１２０ 導電性透明材料（ＩＴＯ）層
１２１，１２２ 透明電極（ＩＴＯ）
１２３ 絶縁性接着材
２０１ フロントガラス
２０２ 液晶表示装置
２０３ ハンドル
３０１ ビルの窓
３１０ 現在位置検出装置
３１１ 絶対方位センサ
３１２ 相対方位センサ
３１３ 距離センサ
３１４ ＧＰＳ受信装置
３１５ ビーコン受信装置
３１６ データ送受信装置
３２０ 情報処理制御装置
３２１ ＣＰＵ
３２２ 第１ＲＯＭ
３２３ センサ入力インタフェース
３２４ ＲＡＭ
３２５ 通信インタフェース
３２６ 第２ＲＯＭ
３２７ 画像プロセッサ
３２８ 時計
３２９ 画像メモリ
３３０ 音声プロセッサ
３４０ 入出力装置
３４１ 入力装置
３４２ ディスプレイ
３４３ プリンタ
３４４ スピーカ
３４５ バス
３５０ 情報記憶装置
４０１ 弾力性のある計算機
５０１ 電磁鋼板上に成長したＡｌＮバッファー／ＧａＮ薄膜
５０２ エポキシ系接着材
５０３ ポリ塩化ビニル板
【発明の属する技術分野】
本発明は、半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置、特に、大面積の半導体薄膜電子回路素子に関するものである。
【０００２】
【従来の技術】
まず、本願発明者らは、半導体薄膜材料、薄膜光電変換素子材料の分野で従来使用されてきた単結晶Ｓｉ、ＧａＡｓに代わって方向性電磁鋼板を基板材料として薄膜生成する提案を行っており、既に、下記特許文献１として開示している。
【０００３】
【特許文献１】
特開平２００１−３０２３８８（４−５頁 図２）
【非特許文献１】
Ｓ．Ｎａｋａｍｕｒａ，Ｍ．Ｓｅｎｏｈ，Ｎ．Ｉｗａｓａ，Ｓ．Ｎａｇａｈａｍａ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６７（１９９５）１８６８．
【非特許文献２】
Ｓ．Ｎａｋａｍｕｒａ，Ｍａｔ．Ｓｃｉ．Ｅｎｇ．Ｂ４３（１９９７）２５８．
【非特許文献３】
Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｍ．Ｓｕｍｉｙａ，Ｈ．Ｋｏｉｎｕｍａ，Ｍ．Ｏｓｈｉｍａ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，２２５（２００１）７３．
【非特許文献４】
Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｈ．Ｔａｋａｈａｓｈｉ，Ｍ．Ｏｓｈｉｍａ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ａ），１８８（２００１）４９７．〔５〕Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｈ．Ｔａｋａｈａｓｈｉ，Ｍ．Ｓｕｍｉｙａ ａｎｄ Ｍ．Ｏｓｈｉｍａ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２３３（２００１）７７９．
【非特許文献５】
Ｊ．Ｏｈｔａ，Ｈ．Ｆｕｊｉｏｋａ，Ｈ．Ｔａｋａｈａｓｈｉ，Ｍ．Ｓｕｍｉｙａ，ａｎｄ Ｍ．Ｏｓｈｉｍａ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２３３（２００１）７７９．
【非特許文献６】
Ｈ．Ａｍａｎｏ ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２８（１９８９）Ｌ２１１２．
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の技術では、基板が方向性電磁鋼板に限られるという問題があった。一方で、光素子や表示素子では透明な基板が要求される。また、電子素子においても、基板と半導体間の寄生容量を減らし信号伝達を早くする目的で金属ではなく絶縁性の基板が要求されている。これらの要求を満たすものとして、本発明は、原子レベルで平坦化された方向性電磁鋼板上に薄膜成長法により良質な単結晶薄膜を成長させて、その単結晶薄膜上にベースを形成し、前記方向性電磁鋼板をエッチングする、大面積の半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体薄膜電子回路素子の製造方法において、（ａ）電磁鋼板表面にコロイダルシリカによるＣＭＰ基板研磨と、（ｂ）この基板の超高真空中でのアニールを施し、前記基板上に原子レベルで平坦な結晶表面を形成し、この平坦な結晶表面の酸化膜を熱処理により除去し、（ｃ）薄膜成長法により、前記原子レベルで平坦化された基板上に半導体を成長させ、（ｄ）この半導体上に電子回路素子を形成し、（ｅ）この電子回路素子上にベースを貼り付け、（ｆ）前記電磁鋼板をエッチングすることを特徴とする。
【０００６】
〔２〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記ベースが導電性透明基板または絶縁性透明基板であることを特徴とする。
【０００７】
〔３〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記ベースがポリマーフィルムであることを特徴とする。
【０００８】
〔４〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記工程（ｂ）における熱処理温度を７００℃以上１１００℃以下にすることを特徴とする。
【０００９】
〔５〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記半導体の成長前にバッファ層としてＡｌＮ層を挿入することを特徴とする。
【００１０】
〔６〕上記〔５〕記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層の成長窒素圧力を１０ｍＴｏｒｒ以下にすることを特徴とする。
【００１１】
〔７〕上記〔５〕記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層の成長温度を７００℃以上１１００℃以下にすることを特徴とする。
【００１２】
〔８〕上記〔１〕記載の半導体薄膜電子回路素子の製造方法において、前記半導体としてＡｌＮ層をバッファ層とするＧａＮ層またはＳｉ層を成長させることを特徴とする。
【００１３】
〔９〕上記〔８〕記載の半導体薄膜電子回路素子の製造方法において、前記ＧａＮ層をレーザーＭＢＥ法で液体メタルターゲットを用いて成長させることを特徴とする。
【００１４】
〔１０〕上記〔８〕記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層は低温ＡｌＮバッファ層を成長後、その上に高温ＡｌＮバッファ層を成長させることを特徴とする。
【００１５】
〔１１〕半導体薄膜電子回路素子において、上記〔１〕記載の半導体薄膜電子回路素子の製造方法によって得られる。
【００１６】
〔１２〕上記〔１１〕記載の半導体薄膜電子回路素子において、前記電子回路素子がナビゲーション用表示装置であることを特徴とする。
【００１７】
〔１３〕上記〔１１〕記載の電子回路素子において、前記ベースが自動車のフロントガラスであることを特徴とする。
【００１８】
〔１４〕半導体薄膜電子回路装置において、上記〔３〕記載の半導体薄膜電子回路素子の製造方法によって得られる。
【００１９】
〔１５〕上記〔１４〕記載の半導体薄膜電子回路装置において、前記ポリマーフィルムが大面積のフィルム状半導体装置を実装することを特徴とする。
【００２０】
〔１６〕上記〔１１〕記載の半導体薄膜電子回路素子において、前記半導体薄膜電子回路が無線光通信によって外部と信号を授受する回路であることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２２】
電磁鋼板上への単結晶薄膜生成方法について順次説明する。
【００２３】
まず、電磁鋼板の処理について説明する。
【００２４】
図１は本発明の実施例を示す電磁鋼板の研磨装置の模式図、図２はその電磁鋼板の研磨のフローチャートである。
【００２５】
この図において、１は電磁鋼板（Ｆｅ０．９７Ｓｉ０．０３）、２はその電磁鋼板１の保持具、３は研磨板、４はコロイダルシリカ容器、５はコロイダルシリカ供給ノズル、６はコロイダルシリカである。
【００２６】
この装置によって、電磁鋼板１の保持具２と研磨板３を回転させ、コロイダルシリカ６による電磁鋼板１の化学機械的研磨を行った後に、超高真空中（１０−９Ｔｏｒｒ）でのアニールを行い、電磁鋼板１を原子レベルで平坦化する。
【００２７】
以下、その処理を図２を参照しながら詳細に説明する。
【００２８】
（１）まず、粒径３．０μｍのダイアモンドスラリーと溝付き銅板を用いた荒研磨を行う。この過程で基板の平面出しを行う。次に、超純水で軽く洗浄した後、アセトンで基板表面のワックスなどの汚れを拭き取る。さらに、２０秒ほど超純水で超音波洗浄する（ステップＳ１）。
【００２９】
（２）次に、粒径０．５μｍのダイアモンドスラリーと研磨布を用いてラッピングを行う。研磨後はステップＳ１と同様に、超純水で軽く洗浄した後、アセトンで基板表面を軽く拭き、２０秒ほど超純水で超音波洗浄を行う（ステップＳ２）。
【００３０】
（３）次に、コロイダルシリカ（ｐＨ９．８）を用いてＣＭＰ（化学機械的研磨）を行う。このＣＭＰは、あまり長時間行うと基板表面がアルカリに侵されてダメージを受けるので、５分間程度が適切である。また、シリカ微粒子が凝集し易いので、研磨後は十分に純水でリンスする。研磨後に超音波洗浄を行うと、細かなピットが形成されるので、ここでは超音波洗浄は行わない（ステップＳ３）。
【００３１】
（４）最後に、超高真空中（１０−９Ｔｏｒｒ）でのアニールを行う（ステップＳ４）。
【００３２】
なお、図３は研磨前の電磁鋼板表面のＡＦＭ像、図４は研磨後の電磁鋼板表面のＡＦＭ像であり、これらの図から明らかなように、コロイダルシリカ研磨後、表面粗さのＲＭＳ値は３．４２ｎｍから０．１４ｎｍへと大きく減少した。
【００３３】
なお、電磁鋼板の場合、５５０℃から６５０℃の間で熱処理をすることによって有機汚染物質を除去することができる。
【００３４】
また、鉄板（金属板）の場合はＳｉ原子を吹き付けることによっても表面の酸化層をＳｉＯの形で除去できる。
【００３５】
図５はＭＢＥチャンバにおける超高真空中でのアニール前の基板表面のＲＨＥＥＤ（Ｒｅｆｌｅｃｔｉｖｅ Ｈｉｇｈ Ｅｎｅｒｇｙ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ；反射高エネルギー電子線回折）パターンを示す図、図６はＭＢＥチャンバにおける超高真空中での６００℃アニール後の基板表面のＲＨＥＥＤパターンを示す図であり、これらの図からも、基板表面の原子レベルでの平坦化（平均粗さ１０Å以下）に成功したことが分かる。
【００３６】
次に、電磁鋼板上へのＡｌＮ薄膜の成長について説明する。
【００３７】
まず、電磁鋼板上へＡｌＮ薄膜を成長させる前に、平坦な結晶表面の酸化膜を熱処理により除去する。特に、電磁鋼板の場合は、その表面に酸化膜が生成するので、その酸化膜を除去する。その場合、熱処理温度を７００℃以上１１００℃以下にすることが望ましい。
【００３８】
図７は電磁鋼板表面上のＸＰＳ（光電子分光：詳細は後述）スペクトルの加熱温度依存特性図、図８は電磁鋼板表面上のＸＰＳスペクトル（Ｆｅ２ｐ）の加熱温度依存特性図、図９は電磁鋼板表面上のＸＰＳスペクトル（Ｓｉ２ｐ）の加熱温度依存特性図であり、それぞれ横軸に結合エネルギー（ｅＶ）、縦軸にカウントを示している。
【００３９】
図７から明らかなように、熱処理温度が２００℃（ａ）乃至６００℃（ｂ）では電磁鋼板上に酸素（Ｏ１ｓ）が存在しているが、熱処理温度が１０００℃（ｃ）になると酸素（Ｏ１ｓ）が消えていることが分かる。
【００４０】
また、図８から明らかなように、熱処理温度が２００℃（ａ）では電磁鋼板の表面は鉄の酸化物（ＦｅＯ）で覆われている。また、図９から分かるように、熱処理温度が６００℃（ｂ）では電磁鋼板の表面にＳｉが析出してＳｉＯ２ で覆われているが、熱処理温度が１０００℃（ｃ）では２ＳｉＯ２ →２ＳｉＯ↑＋Ｏ２ ↑として酸化膜（２ＳｉＯ２ ）が除去されていることが分かる。
【００４１】
更に、図９から明らかなように、熱処理温度が６００℃（ｂ）では電磁鋼板の表面にＳｉＯ２ が生成されているが、熱処理温度が１０００℃（ｃ）では電磁鋼板の表面のＳｉＯ２ が除去されていることが分かる。
【００４２】
以上のことから、熱処理温度を７００℃以上１１００℃以下にすることにより、電磁鋼板の表面の酸化膜を除去することができる。
【００４３】
そこで、電磁鋼板上へのＡｌＮ薄膜の成長に戻る。
【００４４】
レーザーＭＢＥ法では、２０〜３０ｎｓのパルス幅を持ったレーザー光をレンズによって、０．１〜１０Ｊ／ｃｍ２ のエネルギー密度に集光し、入射窓を通して、真空チャンバ内のターゲットにフォーカスし、固体ターゲット表面の約１０ｎｍを蒸発、アブレートする。放出される１０〜１００ｅＶのエネルギーを持った中性原子、分子、イオン等の粒子は、プルームと呼ばれる発光柱を形成し、対向する適度に加熱された電磁鋼板上に凝縮し、薄膜を形成する。このレーザーＭＢＥ法は、装置構成が簡単で、真空チャンバ内に加熱蒸発源やプラズマ発生装置などを含まないので、クリーンな成膜雰囲気が得られ、ターゲットを交換するだけで、ヘテロ構造や超格子を容易に形成できる。
【００４５】
本発明で使用したレーザーＭＢＥ法に関しては、ＫｒＦエキシマレーザー（λ＝２４８ｎｍ、τ＝２０ｎｓｅｃ）を励起源としており、これをターゲットに照射すると、プルームと呼ばれる一種のプラズマの非平衡場が生じる。このプルーム中に存在するレーザーによってアブレートされた粒子群は、極めて高い運動エネルギー（〜１０ｅＶ）を持つ。これが、レーザーＭＢＥの特徴を決めている一つの要因である。非常に高いエネルギーをもつ非平衡場であるため、いかに不活性なＮ２ であっても分解し、膜中に取り込まれることになる。その程度はガスの圧力にもよるが、ＧａＮの場合には約１０ｍＴｏｒｒで組成が保たれる（上記非特許文献６）。
【００４６】
図１０は本発明の実施例を示すレーザーＭＢＥ装置の模式図である。
【００４７】
この図において、１０はレーザーＭＢＥチャンバ、１１はターゲット（ここではＡｌＮ焼結体であるが、以降のプロセスではＧａＮ焼結体や液体Ｇａメタル）、１２は電磁鋼板、１３は加熱装置、１４はＫｒＦエキシマレーザー（２４８ｎｍ，３Ｊ／ｃｍ２ 、２−１５Ｈｚ）、１５はスクリーン、１６はＲＨＥＥＤ装置、１７，１８はＴＭＰ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ）、１９はＮ２ ガス源である。
【００４８】
このレーザーＭＢＥチャンバ１０はまた、超高真空中で光電子分光（ＸＰＳ）装置、ＩＩＩ −Ｖ族化合物半導体作製用分子線エピタキシー（ＭＢＥ）装置に連結されており、窒化物とＧａＡｓなどの多層構造の作製、および、化学結合状態解析による、試料表面および界面状態の評価が可能である。レーザーＭＢＥ装置のベースプレッシャーは１．０〜２．０×１０−９Ｔｏｒｒ程度となっている。
【００４９】
そこで、図１，図２に示したような平坦化処理を行った電磁鋼板１２に対して図１０に示すレーザーＭＢＥ装置を用いて、ＡｌＮ薄膜の成長を行った。成長条件は、基板温度６００℃、窒素分圧１０ｍＴｏｒｒ、レーザーパルス周波数１０Ｈｚである。ターゲット１１にはＡｌＮ焼結体（純度９９．９９％）を用い、約５０ｎｍの薄膜成長を行った後にＲＨＥＥＤ観察を行ったところ、ストリーク状のパターンが観察された。
【００５０】
図１１は本発明の実施例を示すＡｌＮ薄膜成長を行った後のＲＨＥＥＤ像を示す図である。
【００５１】
この図から分かるように、このストリーク状のパターンはｈｅｘａｇｏｎａｌ−ＡｌＮ（０００１）面からのＲＨＥＥＤ像であり、更に、電子線の入射方向を変えた時のパターン変化から、Ｆｅ（１１０）基板上にはｈｅｘａｇｏｎａｌ−ＡｌＮ（０００１）が成長していることが明らかになった。
【００５２】
なお、ＭＢＥや、レーザーＭＢＥ法において、試料表面のその場観察技術としてよく用いられている評価技術の中でも、最も一般的に用いられているものが、反射高エネルギー電子線回折（ＲＨＥＥＤ）法である。
【００５３】
上記した実施例では、レーザーＭＢＥチャンバ１０にＲＨＥＥＤ装置１６を取り付け、膜の表面状態をその場（ｉｎ−ｓｉｔｕ）で観察した。反射高エネルギー電子線回折（ＲＨＥＥＤ）法は１０〜５０ｋＶに加速した電子ビームを基板表面に浅い角度（１〜２°）で入射させ、表面原子によって反射回折された電子ビームを蛍光スクリーンに投影して回折像を得ることによって結晶の表面状態を調べる技術で、ＭＢＥでは最も標準的なその場計測技術である。
【００５４】
このＲＨＥＥＤ法では、電子線が本来物質と強く相互作用すること、さらに電子線を試料すれすれに入射することから、入射電子線の潜り込みは試料表面から数原子層にとどまり、したがって表面に敏感な回折像を容易にリアルタイムで得ることが出来る。さらに超高真空中におけるＲＨＥＥＤ装置配置の自由度から、ＭＢＥ薄膜成長過程におけるその場観察が可能となる。
【００５５】
また、光電子分光法（ＸＰＳ）は代表的な表面分析法の一つで、固体の表面から数ｎｍの深さ領域に関する元素および化学結合状態の分析に用いる。また、Ａｒイオンなどでエッチングを行いながら測定することにより、最表面の汚染物を除去した面や、サブミクロンオーダーまでの深さ方向分析が可能である。Ｘ線光電子分析とイオンスパッタリングを交互に繰り返し、スペクトルの変化を追跡することで、試料の深さ方向における組成変化の情報を得ることができる。
【００５６】
試料は真空中で安定なものであれば何でも分析できるが、ほとんどの場合は固体試料である。金属、半導体、セラミックス、高分子材料など幅広い対象に用いられているが、絶縁物の場合は測定中に試料が帯電するため、低速電子を照射するなどの工夫が必要である。
【００５７】
また、高分子などはＸ線で損傷する場合があり、分析には注意が必要となる。特にハロゲンや窒素などいわゆるヘテロ元素を含む試料では測定中にこれらの元素が脱離したり、化学状態が変化したりする場合が多々あるので十分注意が必要である。必要に応じ試料を冷却して測定する場合もある。
【００５８】
半導体結晶のヘテロエピタキシャル成長における基板とエピタキシャル膜の界面の急峻性は、デバイスへの応用を考えた場合非常に重要になってくる。そこで、成長したサンプルについて界面の状態を調べていくとともに、成長の初期過程について詳しく研究を進めるため、ＸＰＳを用いる。
【００５９】
さらに、ＩＩＩ 族窒化物などの薄膜材料において、その構造解析は非常に重要な事項であり、これはＸ線回折（ＸＲＤ、ＧＩＸＤ）などを用いることができる。
【００６０】
また、Ｘ線反射率測定（ＧＩＸＲ）では、Ｘ線を物質に入射した際に、可視光と同様に試料の表面で起こる反射、屈折などの物理現象を利用して、Ｘ線を試料表面すれすれに入射させてＸ線の全反射を起こし、その入射角度を少しずつ変化させることによって現れるＸ線反射の干渉パターンを理論的にフィッティングすることにより、試料の密度、膜厚、表面および界面粗さなどを調べる。
【００６１】
このように、本発明では、原子レベルで平坦化した電磁鋼板からなる基板上にｃ軸配向性の高い物質を積む。代表例がＡｌＮやＡｌＧａＮ〔この他六方晶材料（ＺｎＯ等）も候補〕であり、レーザーＭＢＥ法により、基板表面を荒らさずに良質な薄膜を積層することができた。
【００６２】
この場合、以下の点が特筆される。
【００６３】
１．レーザーＭＢＥ法による成長の場合、成長窒素圧力を１０ｍＴｏｒｒ以下にすることによって、Ａｌ極性を有する良質なバッファ層の作成が可能となった。
【００６４】
２．レーザーＭＢＥ法で成長温度を７００℃以上１１００℃以下にすることによって、良質な結晶性を持つＡｌＮを得ることができた。
【００６５】
３．電磁鋼板のように低温に保ちたいサンプルはレーザーＭＢＥ法で６００℃の低温バッファ層を積み、さらにその上に結晶性の高いＡｌＮバッファ層を高温で積むのが望ましい。
【００６６】
４．ＸＰＳ法を用いて、ＡｌＮバッファ層が下地基板材料原子の半導体薄膜中への拡散を抑制していることを確認した。
【００６７】
次に、上記したＡｌＮ薄膜をバッファ層としたＧａＮ発光素子について説明する。
【００６８】
図１０に示したレーザーＭＢＥ装置を用いてＡｌＮ薄膜をバッファ層としたＧａＮ薄膜の製造方法について説明する。
【００６９】
ここでは、ターゲットにＡｌＮ焼結体（パウダー）およびＧａＮ焼結体（パウダー）を用いて、ＡｌＮ薄膜をバッファ層としてＧａＮ薄膜の成長を行った。ＡｌＮおよびＧａＮ薄膜の成長条件を表１に示す。
【００７０】
【表１】
図１２は本発明の実施例を示すＧａＮ成長後のＲＨＥＥＤ像を示す図である。
【００７２】
この図から明らかなように、スポット状のパターンが見られることから、ＧａＮ薄膜の成長モードは３次元成長であると考えられる。成長後、ＡＦＭによる表面観察を行った。
【００７３】
その結果を図１３に示す。これによれば、島状の構造が見られ、表面粗さを表すＲＭＳ値はおよそ４．２ｎｍであった。この結果は、ＲＨＥＥＤによる観察の結果と一致している。表面に見られるクラック状のものは、研磨段階における基板表面の研磨傷によるものと思われる。
【００７４】
図１４はＧａＮ成膜後のＸＲＤおよびＧＩＸＤ測定の結果を示す図であり、図１４（ａ）はＸＲＤ測定、図１４（ｂ）はＧＩＸＤ測定結果をそれぞれ示している。
【００７５】
それぞれｈｅｘａｇｏｎａｌ−ＡｌＮおよびＧａＮからのピークしか見られないことから、単結晶薄膜が得られたことが分る。
【００７６】
また、それぞれのピーク位置より、基板と薄膜のアライメントは〔１１０〕Ｆｅ／／〔０００１〕ＡｌＮ ， ＧａＮ および〔００１〕Ｆｅ／／〔１１−２０〕ＡｌＮ ， ＧａＮ であることが分かった。
【００７７】
この結晶配向における基板とＧａＮの原子配列を図１５に示す。この図から格子のミスマッチは〔００１〕方向に８％、〔１１０〕方向に７％と比較的小さいことが分かる。
【００７８】
更に、図１６に本発明の実施例を示すサンプルを面内で回転したφスキャン図を示す。この図に示すように明瞭な６回対称性が見られることから、成長した薄膜はキュービック層などの存在しない良質なｈｅｘａｇｏｎａｌ単結晶薄膜であることが分かる。
【００７９】
次に、液体Ｇａメタルターゲットを用いたＧａＮ薄膜成長について説明する。
【００８０】
これまで作製したＧａＮ薄膜において、光学特性に関してはそれほど良い結果は得られなかった。これは、ターゲットとするＧａＮ焼結体に、焼結の際にＯ２ などが混入するために、成長したＧａＮ薄膜中でもこのＯ２ が不純物となり、それが非発光中心となるために良質な光学特性が得られないのではないかと考えられる。実際に、ＸＰＳ測定によって、薄膜中にＯ２ が存在しているという研究結果も得られている。そこで、ＧａＮ薄膜の純度を上げるために、液体Ｇａメタルターゲットを用いたＧａＮ成長を試みた。各種成長条件を表２に示す。
【００８１】
【表２】
ＧａＮ薄膜成長後のＲＨＥＥＤ像を図１７に示す。
【００８３】
この図に示すように、焼結体ＧａＮターゲットを用いたときと異なり、ストリーク状のＲＨＥＥＤパターンが見られる。つまり、成長は２次元的に進んでいると考えられる。
【００８４】
更に、ＧａＮの膜質を向上させるためには、ＡｌＮバッファ層の成長最適化が必要と考え、ＡｌＮバッファ層の成長温度を変えてＡｌＮおよびＧａＮの成長を試みた。表３にそれぞれの成長条件を示す。
【００８５】
【表３】
図１８にそれぞれ成長温度を変えてＡｌＮバッファ層およびＧａＮ層を成長した後のＲＨＥＥＤ観察の結果を示す。この図１８には１段式ホルダを用いて成長を行った結果を示しており、より高温で成長したＧａＮの方が結晶性が向上していることが分かる。
【００８７】
図１９にそれぞれの試料に対する室温でのＰＬスペクトルを示す。
【００８８】
薄膜の結晶性は向上していると考えられるにも関わらず、図１９から分かるように、どの試料に関してもバンド端遷移に起因する発光は見られなかった。また、１段式ホルダを用いて作製した試料からはＹｅｌｌｏｗ発光が見られたが、２段式ホルダを用いて作製した試料からは、まったく発光が見られなかった。このことから、予想では高温であればあるほど成長に適していると考えられたＧａＮ薄膜が、実際はあまり高温で成長すると光学特性が悪くなってしまうことが分かった。
【００８９】
次に、低温ＡｌＮバッファ層および高温ＡｌＮバッファ層を用いたＧａＮ成長について説明する。
【００９０】
更なるＧａＮの結晶品質向上のために、基板とＧａＮ薄膜間のＡｌＮバッファ層の結晶品質が重要であると考え、これまで低温で成長していたＡｌＮ層に加え、それに続いて高温ＡｌＮ層を成長させ、その２層をバッファ層としてＧａＮを成長させることを試みた。
【００９１】
すなわち、図２０に示すように、電磁鋼板２１、低温（５３５℃）ＡｌＮバッファ層２２、高温（７００℃）ＡｌＮバッファ層２３、ＧａＮ層２４からなる単結晶薄膜装置２０（発光素子）を得た。それぞれの成長条件を表４に示す。ホルダには、これまでの実験を踏まえて、１段式ホルダを用いた。
【００９２】
【表４】
図２１に低温ＡｌＮバッファ層および、高温ＡｌＮバッファ層からのＲＨＥＥＤ像を示す。
【００９４】
この図において低温ＡｌＮバッファ層２２からのＲＨＥＥＤ像はやや拡散しており、ダブルドメイン層の混在も見られるが、高温ＡｌＮバッファ層２３成長後にはコントラストが良く、ｈｅｘａｇｏｎａｌ−ＡｌＮ層のみに起因する明瞭なＲＨＥＥＤ像が観察された。
【００９５】
更に、この高温ＡｌＮバッファ層上にＧａＮ薄膜を成長した後のＲＨＥＥＤ像を図２２に示す。
【００９６】
この図から分かるように、低温バッファ層上に成長したＧａＮには若干見られたようなリングパターンやダブルドメインの混在が２段バッファ層、つまり低温ＡｌＮバッファ層および高温ＡｌＮバッファ層では、ほとんど見られず、非常に明瞭なストリーク状のパターンを示している。
【００９７】
図２３にこの試料の室温におけるＰＬスペクトルを示す。
【００９８】
この図からバンド端遷移を起源とする、強い発光が見られ、ピークの半値幅は約２００ｍｅＶであることが分かった。このことから、低温ＡｌＮバッファ層および高温ＡｌＮバッファ層の利用によって、発光特性が大きく向上したことが分かった。また、このピーク半値幅は、レーザーＭＢＥ法を用いて成長したサファイア基板上のＧａＮ薄膜の半値幅に匹敵するものであり、従って、電磁鋼板がサファイア基板に代わる基板となり得ることが証明されたといえよう。
【００９９】
上記したように、本発明の実施例では、レーザーＭＢＥ法により、電磁鋼基板上に高品質なＩＩＩ 族窒化物薄膜の成長を行うようにしたので、グレインサイズを数ｍにまで巨大にでき、大面積基板が得られる。また、価格がサファイアの１／１００以下である。
【０１００】
その用途としては、大面積の軽量ディスプレイや高効率ＬＥＤ照明装置等があり、それらを低コストで実現することができる。
【０１０１】
また、上記実施例では、レーザーＭＢＥ法によるＩＩＩ 族窒化物薄膜の成長について述べたが、工夫すれば、ＭＢＥ法やＣＶＤ法、スパッタリング法等の薄膜成長法によってもＩＩＩ 族窒化物薄膜やＳｉなどの半導体を成長させることができる。
【０１０２】
このようにして製造された電磁鋼板上のＩＩＩ 族窒化物薄膜を用いて電子回路を形成する。
【０１０３】
以下、かかる基板上への電子回路素子の形成について説明する。
【０１０４】
図２４は電磁鋼板上に直接ＭＢＥ法でＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図、図２５はＡｌＮバッファ層を挟んで電磁鋼板上にＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図、図２６はＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉ表面のＲＨＥＥＤ像を示す図、図２７はＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉＸ線回折像を示す図〔良好なＳｉ（１１１）結晶が成長している〕である。
【０１０５】
電磁鋼板上にＡｌＮバッファ層が形成されない状態で、半導体であるＳｉ層を形成すると、図２４に示すように、Ｓｉ層の表面に鉄原子（Ｆｅ２ｐ）が拡散する。そこで、図２５〜図２７に示すように、電磁鋼板上にＡｌＮバッファ層を挟んでＳｉ層を形成すると、Ｓｉ層への鉄の拡散が抑制され、良好なＳｉ結晶が成長することが明らかである。したがって、電磁鋼板上にＡｌＮバッファ層を形成した上で、薄膜半導体薄膜及びそれによる電子回路を形成することが重要であることがわかる。
【０１０６】
図２８は本発明の実施例を示す電子回路素子の形成のための基板の製造工程断面模式図である。
【０１０７】
（ａ）図２８（ａ）に示すように、電磁鋼板３１上にＩＩＩ 族窒化物薄膜３２が形成された広い面積の基板を用意することができる。
【０１０８】
（ｂ）次に、図２８（ｂ）に示すように、そのＩＩＩ 族窒化物薄膜３２上に半導体製造プロセスにより、電子回路素子１００（単結晶薄膜トランジスタを有する表示装置、太陽電池など）を形成する。
【０１０９】
この電子回路素子１００としては、例えば、後述するように、薄膜トランジスタアレイ（ＴＦＴアレイ）を設け、その表面処理後に表面パネルとの間に液晶が封入された電子回路素子を形成する。
【０１１０】
（ｃ）次に、図２８（ｃ）に示すように、その上に接着材１０３を塗布する。ここで、接着材１０３としては、例えば、透明性接着材としての反応形樹脂系接着材の２液型のエポキシ系接着剤が望ましい。
【０１１１】
（ｄ）次に、図２８（ｄ）に示すように、その接着材１０３により、ベースとしての絶縁性透明基板（例えば、ガラス）１０２を接着する。
【０１１２】
（ｅ）次いで、図２８（ｅ）に示すように、塩酸＋過酸化水素＋水（ＨＣｌ＋Ｈ２ Ｏ２ ＋Ｈ２ Ｏ，３：５：５）のエッチャントにより、電磁鋼板３１を全面エッチングする。例えば、３００μｍの厚さの場合約１分でエッチング可能である。
【０１１３】
このようにして、ベースとしての絶縁性透明基板（例えば、ガラス）１０２上に電子回路素子１００を形成することができる。
【０１１４】
ここで、上記工程（ｂ）においてＩＩＩ 族窒化物薄膜３２上に半導体製造プロセスにより、電子回路素子１００を形成するときの一例について説明する。なお、電極としては、透明のＩＴＯ電極を用いる。かかる電子回路素子としてのＴＦＴアレイ自体の構造は公知のものである。
【０１１５】
図２９は本発明にかかる薄膜トランジスタ（ＴＦＴアレイ）の等価回路図である。例えば、アクティブマトリクス液晶表示装置の一部を構成する。
【０１１６】
この図において、電磁鋼板上にＡｌＮバッファ層および半導体層が形成された基板Ａ上に半導体製造プロセスによりＴＦＴアレイを形成する。つまり、行方向に延出された複数のアドレス配線１０４と列方向に延出された複数のデータ配線１０５とが互いに絶縁されて交差するように配置され、これらの複数のアドレス配線１０４と複数のデータ配線１０５との各交差部に、これらの配線に接続されたＴＦＴ１０６と、このＴＦＴ１０６のそれぞれに接続された表示電極１０７とが設けられ、これらの表示電極１０７が行及び列方向に複数配列されて表示領域が形成される。また、１０８はアドレス配線の接続端子、１０９はデータ配線の接続端子であり、それぞれ行又は列方向信号駆動回路（図示なし）に接続されるように構成されている。
【０１１７】
図３０〜図３２は本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタ（図２９におけるＴＦＴ１０６に対応）の製造工程図である。
【０１１８】
まず、図３０（ａ）に示すように、方向性電磁鋼板３１上にＡｌＮバッファ層３２を積層し、その上に半導体Ｓｉ層１１１を形成する。
【０１１９】
次に、図３０（ｂ）に示すように、半導体Ｓｉ層１１１上に酸素雰囲気中で加熱１０５０℃でゲート酸化膜１１２を成長させる。
【０１２０】
次に、図３０（ｃ）に示すように、ゲート酸化膜１１２上にＣＶＤ法によりＰドープ多結晶Ｓｉ膜（半透明膜）１１３を形成する。
【０１２１】
次に、図３０（ｄ）に示すように、リソグラフィー及びプラズマエッチングによりＰドープ多結晶Ｓｉ膜１１３からゲート電極１１４を形成する。
【０１２２】
次に、図３０（ｅ）に示すように、ゲート電極１１４をマスクとした半導体Ｓｉ層１１１への砒素イオン注入（１ｃｍ２ 当たり１×１０１５個、加速電圧５０ｋｅＶ）よりソース１１５、ドレイン１１６を形成する。
【０１２３】
次に、図３１（ａ）に示すように、更に、ＣＶＤ法により、絶縁膜（ＳｉＯ２ ）１１７を形成する。
【０１２４】
次に、図３１（ｂ）に示すように、リソグラフィー及びプラズマエッチングにより絶縁膜のソース１１５、ドレイン１１６に対応する部位にコンタクト穴１１８，１１９を形成する。
【０１２５】
次に、図３１（ｃ）に示すように、スパッタリングにより導電性透明材料（ＩＴＯ）層１２０を成長させる。
【０１２６】
次に、図３１（ｄ）に示すように、導電性透明材料（ＩＴＯ）層１２０のリソグラフィー及びプラズマエッチングにより透明電極（ＩＴＯ）１２１、１２２を形成する。
【０１２７】
次に、図３２（ａ）に示すように、絶縁性接着材１２３を介してガラスベースとしてのガラス（絶縁性透明基板）１０２に固着する。
【０１２８】
最後に、エッチャントであるＨＣｌ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ（３：５：５）溶液（５分間、６０℃）に浸漬して、方向性電磁鋼板３１をエッチングする。
【０１２９】
上記した単結晶薄膜トランジスタのソース１１５に、図示しないが表示電極が接続され、液晶材を介して対向電極を配置し、水平方向の走査線駆動回路および垂直方向の信号駆動回路に接続して、表示装置として用いることができる。
【０１３０】
更に、本発明は、特に、上記した絶縁性透明基板１０２を自動車のフロントガラスに適用する。
【０１３１】
図３３はかかる自動車のフロントガラスに適用されたナビゲーション装置の構成図である。
【０１３２】
この図において、２０１は自動車のフロントガラス（上記した絶縁性透明基板１０２に対応）、２０２はその自動車のフロントガラス２０１に配置された液晶表示装置、２０３はハンドルである。
【０１３３】
図３４はそのナビゲーション装置の概略説明図であり、なお、ここに示すナビゲーション装置自体は公知のものを用いることができる。
【０１３４】
この図において、３１０は現在位置検出装置であり、絶対方位センサ３１１、相対方位センサ３１２、距離センサ３１３、ＧＰＳ受信装置３１４、ビーコン受信装置３１５、データ送受信装置３１６などからなる。情報処理制御装置３２０は、ＣＰＵ３２１、第１ＲＯＭ３２２、センサ入力インタフェース３２３、ＲＡＭ３２４、通信インタフェース３２５、第２ＲＯＭ３２６、画像プロセッサ３２７、時計３２８、画像メモリ３２９、音声プロセッサ３３０などからなる。入出力装置３４０は、入力装置３４１、ディスプレイ３４２、プリンタ３４３、スピーカ３４４、バス（ｂｕｓ）３４５などからなる。また、地図データファイル、交差点データファイルなどを格納する情報記憶装置３５０を設けるようにしている。
【０１３５】
上記実施例ではナビゲーション装置について述べたが、電磁鋼板は広い面積のものを用いることができるので、弾力性のある絶縁性透明基板上に電子回路素子を実装することができ、広汎な利用が可能である。
【０１３６】
図３５は本発明の実施例を示すポリマーフィルムが大面積のフィルム状半導体装置の模式図であり、ここでは、大面積の太陽電池パネルを示している。
【０１３７】
このように、大面積のポリマーフィルム上に太陽電池を構築して、ビルの窓３０１として用いることができる。
【０１３８】
また、図３６に示すような弾力性のある計算機４０１としても用いることができる。
【０１３９】
図３７は本発明にかかる電磁鋼板上に成長した半導体（ＧａＮ）をポリマー上に接着し、電磁鋼板を塩酸過酸化水素混合液で背面からエッチングした状態を示す図である。
【０１４０】
この図において、５０１は電磁鋼板（図示なし）上に成長したＡｌＮバッファー／ＧａＮ薄膜、５０２はエポキシ系接着材、５０３はポリマーとしてのポリ塩化ビニル板である。
【０１４１】
このように、電磁鋼板上に成長した半導体（ＧａＮ）５０１をポリマー５０３上に接着し、電磁鋼板をエッチャントにより除去することにより、大面積のポリマー上への半導体デバイスの実装を可能にすることができる。
【０１４２】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【０１４３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【０１４４】
（Ａ）原子レベルに平坦化した電磁鋼板上に薄膜成長法により良質なＩＩＩ −Ｖ族化合物やＳｉ薄膜をエピタキシャル成長することができるために、低価格で大面積の単結晶薄膜基板が得られ、大面積の太陽電池やディスプレイへの応用展開の道が開ける。また、Ｆｅ（１１０）上に成長したＧａＮ薄膜からは、室温で強いバンド端発光が見られることから、電磁鋼板がサファイア基板に代わる基板となり得ることが明らかになった。
【０１４５】
（Ｂ）レーザーＭＢＥ法による成長の場合、成長窒素圧力を１０ｍＴｏｒｒ以下にすることによってＡｌ極性を有する良質なバッファ層の作成が可能となる。
【０１４６】
（Ｃ）レーザーＭＢＥ法による成長温度を７００℃以上１１００℃以下にすることによって良質な結晶性を持つＡｌＮを得ることができる。
【０１４７】
（Ｄ）電磁鋼板のように低温に保ちたいサンプルはレーザーＭＢＥ法で６００℃の低温ＡｌＮバッファ層を積み、さらにその上に結晶性の高いＡｌＮバッファ層を高温で積むことにより、良質なＩＩＩ 族窒化物薄膜をエピタキシャル成長することができ、室温でのバンド端遷移を起源とする強い発光が見られた。ピークの半値幅は狭く、約２００ｍｅＶであることが分かった。
【０１４８】
（Ｅ）ＸＰＳ法を用いて調べた結果、ＡｌＮバッファ層が下地基板材料原子の半導体薄膜中への拡散を抑制していることが明らかになった。
【図面の簡単な説明】
【図１】本発明の実施例を示す電磁鋼板の研磨装置の模式図である。
【図２】本発明の実施例を示す電磁鋼板の研磨のフローチャートである。
【図３】本発明の実施例を示す研磨前の電磁鋼板表面のＡＦＭ像を示す図である。
【図４】本発明の実施例を示す研磨後の電磁鋼板表面のＡＦＭ像を示す図である。
【図５】本発明の実施例を示すＭＢＥチャンバにおける超高真空中でのアニール前の基板表面のＲＨＥＥＤパターンを示す図である。
【図６】本発明の実施例を示すＭＢＥチャンバにおける超高真空中での６００℃アニール後の基板表面のＲＨＥＥＤパターンを示す図である。
【図７】本発明にかかる電磁鋼板表面上のＸＰＳ（光電子分光）スペクトルの加熱温度依存特性図である。
【図８】本発明にかかる電磁鋼板表面上のＸＰＳスペクトル（Ｆｅ２ｐ）の加熱温度依存特性図である。
【図９】本発明にかかる電磁鋼板表面上のＸＰＳスペクトル（Ｓｉ２ｐ）の加熱温度依存特性図である。
【図１０】本発明の実施例を示すレーザーＭＢＥ装置の模式図である。
【図１１】本発明の実施例を示すＡｌＮ薄膜成長を行った後のＲＨＥＥＤ像を示す図である。
【図１２】本発明の実施例を示すＧａＮ成長後のＲＨＥＥＤ像を示す図である。
【図１３】本発明の実施例を示すＧａＮ成長後のＡＦＭによる表面観察を行った結果を示す図である。
【図１４】本発明の実施例を示すＧａＮ成膜後のＸＲＤおよびＧＩＸＤ測定の結果を示す図である。
【図１５】本発明の実施例を示す結晶配向における基板とＧａＮの原子配列を示す図である。
【図１６】本発明の実施例を示すサンプルを面内で回転したφスキャン図である。
【図１７】本発明の実施例を示す液体Ｇａメタルターゲットを用いたＧａＮ薄膜成長後のＲＨＥＥＤ像を示す図である。
【図１８】本発明の実施例を示す成長温度を変えてＡｌＮバッファ層およびＧａＮ層を成長した後のＲＨＥＥＤ観察の結果を示す図である。
【図１９】本発明の実施例を示すそれぞれの試料に対する室温でのＰＬスペクトルを示す図である。
【図２０】本発明の実施例を示す２段ＡｌＮバッファ層を有する単結晶薄膜装置の構成図である。
【図２１】本発明の実施例を示す低温ＡｌＮバッファ層および高温ＡｌＮバッファ層からのＲＨＥＥＤ像を示す図である。
【図２２】本発明の実施例を示す低温ＡｌＮバッファ層上に形成された高温ＡｌＮバッファ層上にＧａＮ薄膜を成長した後のＲＨＥＥＤ像を示す図である。
【図２３】本発明の実施例を示す低温ＡｌＮバッファ層上に形成された高温ＡｌＮバッファ層上にＧａＮ薄膜を成長した試料の室温におけるＰＬスペクトルを示す図である。
【図２４】電磁鋼板上に直接ＭＢＥ法でＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図である。
【図２５】本発明にかかるＡｌＮバッファ層を挟んで電磁鋼板上にＳｉ層を成長した際のＸＰＳ（光電子分光スペクトル）結果を示す図である。
【図２６】本発明にかかるＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉ表面のＲＨＥＥＤ像を示す図である。
【図２７】本発明にかかるＡｌＮバッファ層を挟んで電磁鋼板上にＭＢＥ法でＳｉ層を成長した際のＳｉＸ線回折像を示す図である。
【図２８】本発明の実施例を示す電子回路素子の形成のための基板の製造工程断面模式図である。
【図２９】本発明にかかる薄膜トランジスタ（ＴＦＴアレイ）の等価回路図である。
【図３０】本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタの製造工程図（その１）である。
【図３１】本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタの製造工程図（その２）である。
【図３２】本発明にかかる電磁鋼板からの転写を利用した単結晶薄膜トランジスタの製造工程図（その３）である。
【図３３】本発明の実施例を示す自動車のフロントガラスに適用されたナビゲーション装置の構成図である。
【図３４】本発明の実施例を示すナビゲーション装置の概略説明図である。
【図３５】本発明の実施例を示すポリマーフィルムが大面積のフィルム状半導体装置（太陽電池）の模式図である。
【図３６】本発明の実施例を示す弾力性のある計算機を示す図である。
【図３７】本発明にかかる電磁鋼板上に成長した半導体（ＧａＮ）をポリマー上に接着し、電磁鋼板を塩酸過酸化水素混合液で背面からエッチングした状態を示す図である。
【符号の説明】
１，１２，２１，３１ 電磁鋼板（Ｆｅ０．９７Ｓｉ０．０３）基板（大面積）
２ 電磁鋼板の保持具
３ 研磨板
４ コロイダルシリカ容器
５ コロイダルシリカ供給ノズル
６ コロイダルシリカ
１０ レーザーＭＢＥチャンバ
１１ ターゲット（ＡｌＮ焼結体，ＧａＮ焼結体，液体Ｇａメタル）
１３ 加熱装置
１４ ＫｒＦエキシマレーザー
１５ スクリーン
１６ ＲＨＥＥＤ装置
１７，１８ ＴＭＰ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ）
１９ Ｎ２ ガス源
２０ 単結晶薄膜装置（発光素子）
２２ 低温ＡｌＮバッファ層
２３ 高温ＡｌＮバッファ層
２４ ＧａＮ層
３２ ＩＩＩ 族窒化物薄膜
１００ 電子回路素子（単結晶薄膜トランジスタを有する表示装置や太陽電池）
１０２ 絶縁性透明基板
１０３，５０２ 接着材
１０４ アドレス配線
１０５ データ配線
１０６ ＴＦＴ
１０７ 表示電極
１０８ アドレス配線の接続端子
１０９ データ配線の接続端子
１１１ 半導体Ｓｉ層
１１２ ゲート酸化膜
１１３ Ｐドープ多結晶Ｓｉ膜（半透明膜）
１１４ ゲート電極
１１５ ソース
１１６ ドレイン
１１７ 絶縁膜（ＳｉＯ２ ）
１１８，１１９ コンタクト穴
１２０ 導電性透明材料（ＩＴＯ）層
１２１，１２２ 透明電極（ＩＴＯ）
１２３ 絶縁性接着材
２０１ フロントガラス
２０２ 液晶表示装置
２０３ ハンドル
３０１ ビルの窓
３１０ 現在位置検出装置
３１１ 絶対方位センサ
３１２ 相対方位センサ
３１３ 距離センサ
３１４ ＧＰＳ受信装置
３１５ ビーコン受信装置
３１６ データ送受信装置
３２０ 情報処理制御装置
３２１ ＣＰＵ
３２２ 第１ＲＯＭ
３２３ センサ入力インタフェース
３２４ ＲＡＭ
３２５ 通信インタフェース
３２６ 第２ＲＯＭ
３２７ 画像プロセッサ
３２８ 時計
３２９ 画像メモリ
３３０ 音声プロセッサ
３４０ 入出力装置
３４１ 入力装置
３４２ ディスプレイ
３４３ プリンタ
３４４ スピーカ
３４５ バス
３５０ 情報記憶装置
４０１ 弾力性のある計算機
５０１ 電磁鋼板上に成長したＡｌＮバッファー／ＧａＮ薄膜
５０２ エポキシ系接着材
５０３ ポリ塩化ビニル板
Claims (16)
- （ａ）電磁鋼板表面にコロイダルシリカによるＣＭＰ基板研磨と、該電磁鋼板の超高真空中でのアニールを施し、前記電磁鋼板上に原子レベルで平坦な結晶表面を形成し、
（ｂ）該平坦な結晶表面の酸化膜を熱処理により除去し、
（ｃ）薄膜成長法により、前記原子レベルで平坦化された基板上に半導体を成長させ、
（ｄ）該半導体上に電子回路素子を形成し、
（ｅ）該電子回路素子上にベースを貼り付け、
（ｆ）前記電磁鋼板をエッチングすることを特徴とする半導体薄膜電子回路素子の製造方法。 - 請求項１記載の半導体薄膜電子回路素子の製造方法において、前記ベースが導電性透明基板または絶縁性透明基板であることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項１記載の半導体薄膜電子回路素子の製造方法において、前記ベースがポリマーフィルムであることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項１記載の半導体薄膜電子回路素子の製造方法において、前記工程（ｂ）における熱処理温度を７００℃以上１１００℃以下にすることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項１記載の半導体薄膜電子回路素子の製造方法において、前記半導体の成長前にバッファ層としてＡｌＮ層を挿入することを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項５記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層の成長窒素圧力を１０ｍＴｏｒｒ以下にすることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項５記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層の成長温度を７００℃以上１１００℃以下にすることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項１記載の半導体薄膜電子回路素子の製造方法において、前記半導体としてＡｌＮ層をバッファ層とするＧａＮ層またはＳｉ層を成長させることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項８記載の半導体薄膜電子回路素子の製造方法において、前記ＧａＮ層をレーザーＭＢＥ法で液体メタルターゲットを用いて成長させることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項８記載の半導体薄膜電子回路素子の製造方法において、前記ＡｌＮ層は低温ＡｌＮバッファ層を成長後、その上に高温ＡｌＮバッファ層を成長させることを特徴とする半導体薄膜電子回路素子の製造方法。
- 請求項１記載の半導体薄膜電子回路素子の製造方法によって得られる半導体薄膜電子回路素子。
- 請求項１１記載の半導体薄膜電子回路素子において、前記電子回路素子がナビゲーション用表示装置であることを特徴とする電子回路装置。
- 請求項１１記載の半導体薄膜電子回路素子において、前記ベースが自動車のフロントガラスであることを特徴とする。
- 請求項３記載の半導体薄膜電子回路素子の製造方法によって得られる半導体薄膜電子回路装置。
- 請求項１４記載の半導体薄膜電子回路装置において、前記ポリマーフィルムが大面積のフィルム状半導体装置を実装することを特徴とする半導体薄膜電子回路装置。
- 請求項１１記載の半導体薄膜電子回路素子において、前記半導体薄膜電子回路が無線光通信によって外部と信号を授受する回路であることを特徴とする半導体薄膜電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003053411A JP2004266025A (ja) | 2003-02-28 | 2003-02-28 | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003053411A JP2004266025A (ja) | 2003-02-28 | 2003-02-28 | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004266025A true JP2004266025A (ja) | 2004-09-24 |
Family
ID=33118022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003053411A Pending JP2004266025A (ja) | 2003-02-28 | 2003-02-28 | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004266025A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253500A (ja) * | 2005-03-11 | 2006-09-21 | Kanagawa Acad Of Sci & Technol | 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置 |
| JP2008243873A (ja) * | 2007-03-26 | 2008-10-09 | Kanagawa Acad Of Sci & Technol | 半導体素子、半導体素子の製造方法、発光素子及び電子素子 |
| JP2012216736A (ja) * | 2011-04-01 | 2012-11-08 | Showa Denko Kk | 半導体素子の製造方法 |
| CN103147069A (zh) * | 2011-12-07 | 2013-06-12 | 周义才 | 金属有机物磊晶薄膜的制造方法 |
| WO2021010409A1 (ja) * | 2019-07-18 | 2021-01-21 | 株式会社デンソー | 回転機コア及びその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818022A (ja) * | 1994-06-28 | 1996-01-19 | Seiko Instr Inc | 半導体装置 |
| JPH11162852A (ja) * | 1997-11-28 | 1999-06-18 | Tdk Corp | 電子デバイス用基板およびその製造方法 |
| JP2000252224A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | ホスト基板上に半導体構造を形成する方法および半導体構造 |
| JP2001094150A (ja) * | 1999-09-21 | 2001-04-06 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子 |
| JP2001302388A (ja) * | 2000-04-20 | 2001-10-31 | Nippon Steel Corp | 単結晶薄膜材料 |
| JP2004063834A (ja) * | 2002-07-30 | 2004-02-26 | Japan Science & Technology Corp | 電磁鋼基板上への単結晶薄膜生成方法及びその単結晶薄膜装置 |
| JP2004087814A (ja) * | 2002-08-27 | 2004-03-18 | Japan Science & Technology Corp | 酸化物基板上への集積回路装置の製造方法及び装置 |
-
2003
- 2003-02-28 JP JP2003053411A patent/JP2004266025A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818022A (ja) * | 1994-06-28 | 1996-01-19 | Seiko Instr Inc | 半導体装置 |
| JPH11162852A (ja) * | 1997-11-28 | 1999-06-18 | Tdk Corp | 電子デバイス用基板およびその製造方法 |
| JP2000252224A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | ホスト基板上に半導体構造を形成する方法および半導体構造 |
| JP2001094150A (ja) * | 1999-09-21 | 2001-04-06 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子 |
| JP2001302388A (ja) * | 2000-04-20 | 2001-10-31 | Nippon Steel Corp | 単結晶薄膜材料 |
| JP2004063834A (ja) * | 2002-07-30 | 2004-02-26 | Japan Science & Technology Corp | 電磁鋼基板上への単結晶薄膜生成方法及びその単結晶薄膜装置 |
| JP2004087814A (ja) * | 2002-08-27 | 2004-03-18 | Japan Science & Technology Corp | 酸化物基板上への集積回路装置の製造方法及び装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253500A (ja) * | 2005-03-11 | 2006-09-21 | Kanagawa Acad Of Sci & Technol | 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置 |
| JP2008243873A (ja) * | 2007-03-26 | 2008-10-09 | Kanagawa Acad Of Sci & Technol | 半導体素子、半導体素子の製造方法、発光素子及び電子素子 |
| JP2012216736A (ja) * | 2011-04-01 | 2012-11-08 | Showa Denko Kk | 半導体素子の製造方法 |
| CN103147069A (zh) * | 2011-12-07 | 2013-06-12 | 周义才 | 金属有机物磊晶薄膜的制造方法 |
| WO2021010409A1 (ja) * | 2019-07-18 | 2021-01-21 | 株式会社デンソー | 回転機コア及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672645B2 (en) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition | |
| US10381261B2 (en) | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers | |
| US6210479B1 (en) | Product and process for forming a semiconductor structure on a host substrate | |
| TWI429089B (zh) | A thin film transistor, a manufacturing method thereof, and a display device | |
| JP2020074418A (ja) | 高抵抗率ｓｏｉウエハおよびその製造方法 | |
| US7438762B2 (en) | Manufacture method for ZnO based compound semiconductor crystal and ZnO based compound semiconductor substrate | |
| US11699615B2 (en) | High resistivity semiconductor-on-insulator wafer and a method of manufacture | |
| US20060267024A1 (en) | Semiconductor layer structure and process for producing a semiconductor layer structure | |
| US10468294B2 (en) | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface | |
| JP3886859B2 (ja) | 鉄Ｓｉからなる基板上への単結晶薄膜生成方法及びその単結晶薄膜装置 | |
| CN1564314A (zh) | 一种制备高质量氧化锌基单晶薄膜的方法 | |
| JP2004266025A (ja) | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 | |
| JP5296995B2 (ja) | 半導体素子、半導体素子の製造方法、発光素子及び電子素子 | |
| JP3847682B2 (ja) | 酸化物基板上への集積回路装置の製造方法及び装置 | |
| TWI275135B (en) | Fabrication method of epitaxial substrate having single-crystal Sc2O3 junction film | |
| Cai et al. | Effects of nitrogen flux and RF sputtering power on the preparation of crystalline a-plane AlN films on r-plane sapphire substrates | |
| JP3816759B2 (ja) | 成膜方法および成膜装置 | |
| JP2014029992A (ja) | 機能性基板の作製方法および半導体装置の作製方法 | |
| JPWO2006111804A1 (ja) | 半導体製造方法及び半導体装置 | |
| Piquette et al. | Effect of buffer layer and III/V ratio on the surface morphology of GaN grown by MBE | |
| Liao | Heterogeneous Integration of Wafer Bonded Wide Bandgap Semiconductors | |
| Özyurt | Development of a large area germanium on insulator platform by liquid phase epitaxy | |
| ABAS | Indium nitride growth with in situ surface modification by RF-MBE | |
| Vega Lozada | Microstructural and Optical Properties of Sputter-Deposited Ga 2 O 3 Films | |
| Ahmad | Epitaxial Growth of Semi-Polar (11-22) Gallium Nitride for UV Photosensing Application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |