JP2000252224A - ホスト基板上に半導体構造を形成する方法および半導体構造 - Google Patents
ホスト基板上に半導体構造を形成する方法および半導体構造Info
- Publication number
- JP2000252224A JP2000252224A JP2000047152A JP2000047152A JP2000252224A JP 2000252224 A JP2000252224 A JP 2000252224A JP 2000047152 A JP2000047152 A JP 2000047152A JP 2000047152 A JP2000047152 A JP 2000047152A JP 2000252224 A JP2000252224 A JP 2000252224A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- substrate
- semiconductor
- host substrate
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 53
- 239000010980 sapphire Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 49
- 150000004767 nitrides Chemical class 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 28
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 16
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000007767 bonding agent Substances 0.000 claims abstract description 5
- 239000002131 composite material Substances 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002861 polymer material Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 29
- 238000001465 metallisation Methods 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052738 indium Inorganic materials 0.000 abstract description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052733 gallium Inorganic materials 0.000 abstract description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 239000010408 film Substances 0.000 description 21
- 230000037230 mobility Effects 0.000 description 11
- 239000004033 plastic Substances 0.000 description 10
- 229920003023 plastic Polymers 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 239000000047 product Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000013067 intermediate product Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 235000021251 pulses Nutrition 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002054 transplantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/093—Laser beam treatment in general
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/094—Laser beam treatment of compound devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 ホスト基板上に実質上単結晶または多結晶の
半導体構造を安価に製作する方法を提供すること。 【解決手段】 この方法は、サファイア基板上に窒化ガ
リウム、窒化アルミニウム、窒化インジウムなどの広バ
ンド・ギャップの窒化物材料の層を付着させることから
始まる。次に、この窒化物層上にシリコン構造を成長さ
せる。次に、ボンディング剤によってホスト基板を半導
体構造の露出表面領域にボンディングする。ガリウム、
アルミニウム、またはインジウムから窒素が解離される
メタライゼーション手順を使用して、サファイア基板を
リフトオフする。
半導体構造を安価に製作する方法を提供すること。 【解決手段】 この方法は、サファイア基板上に窒化ガ
リウム、窒化アルミニウム、窒化インジウムなどの広バ
ンド・ギャップの窒化物材料の層を付着させることから
始まる。次に、この窒化物層上にシリコン構造を成長さ
せる。次に、ボンディング剤によってホスト基板を半導
体構造の露出表面領域にボンディングする。ガリウム、
アルミニウム、またはインジウムから窒素が解離される
メタライゼーション手順を使用して、サファイア基板を
リフトオフする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造方法お
よびその方法により製作される製品に関する。具体的に
は、本発明は、ガラス、ポリマー材料、半導体材料、ま
たは金属などのホスト基板上に実質的に単結晶の半導体
構造を形成する方法に関する。
よびその方法により製作される製品に関する。具体的に
は、本発明は、ガラス、ポリマー材料、半導体材料、ま
たは金属などのホスト基板上に実質的に単結晶の半導体
構造を形成する方法に関する。
【０００２】
【従来の技術】液晶表示装置では、ガラス基板上に付着
させたシリコン・ベースのマイクロ電子装置回路が広く
使用されている。現在、使用されているシリコンは、ア
モルファスまたは近アモルファス構造である。したがっ
て、シリコンが示すキャリヤ移動度は、１平方センチメ
ートル／ボルト秒（１ｃｍ2／Ｖｓ）未満である。この
問題は、ガラスがアモルファス基板であるために起こ
る。したがって、ガラス上に付着させたシリコンはすべ
てアモルファスまたは多結晶であるが、単結晶膜の方が
キャリヤ移動度がはるかに高いため、ガラス基板上にシ
リコンの単結晶膜を経済的な方式で形成することが望ま
しい。
させたシリコン・ベースのマイクロ電子装置回路が広く
使用されている。現在、使用されているシリコンは、ア
モルファスまたは近アモルファス構造である。したがっ
て、シリコンが示すキャリヤ移動度は、１平方センチメ
ートル／ボルト秒（１ｃｍ2／Ｖｓ）未満である。この
問題は、ガラスがアモルファス基板であるために起こ
る。したがって、ガラス上に付着させたシリコンはすべ
てアモルファスまたは多結晶であるが、単結晶膜の方が
キャリヤ移動度がはるかに高いため、ガラス基板上にシ
リコンの単結晶膜を経済的な方式で形成することが望ま
しい。
【０００３】多結晶シリコンのキャリヤ移動度が低いの
は、散乱中心の役割を果たす粒界の密度が高いためであ
る。きわめて粒度が小さい極端な場合には、その結果と
しての不規則度が高くなる。一方、単結晶膜または近単
結晶膜は、粒界がまったくないかまたはきわめて少な
い。したがって、単結晶または近単結晶シリコンのキャ
リヤ移動度はきわめて高い。
は、散乱中心の役割を果たす粒界の密度が高いためであ
る。きわめて粒度が小さい極端な場合には、その結果と
しての不規則度が高くなる。一方、単結晶膜または近単
結晶膜は、粒界がまったくないかまたはきわめて少な
い。したがって、単結晶または近単結晶シリコンのキャ
リヤ移動度はきわめて高い。
【０００４】単結晶膜には２つのタイプがある。第１の
タイプは、粒界がなく、転位などの広範な欠陥を有さな
いものである。このような膜は、最高のキャリヤ移動度
を有し、通常は、ホモエピタキシまたは近ホモエピタキ
シの場合のみに見られる。第２のタイプの単結晶膜は、
粒界はないが、ドメイン界または高密度の転位あるいは
その両方を有しうるものである。このような膜は、第１
のタイプほど高くはないが、かなり高いキャリヤ移動度
を有することがある。たとえば、ビーン（Bean）はAppl
ied Physics Letters, Volume No.36（７４１〜７４３
ページ、１９８０年）で、高い格子不整合によりきわめ
て高密度の転位が生じる、サファイア基板上に成長させ
た単結晶シリコンについて記載している。しかし、キャ
リヤ移動度は２００〜３００ｃｍ2／Ｖｓ程度であり、
これはアモルファス・シリコンから期待できる移動度よ
りも２桁高い。
タイプは、粒界がなく、転位などの広範な欠陥を有さな
いものである。このような膜は、最高のキャリヤ移動度
を有し、通常は、ホモエピタキシまたは近ホモエピタキ
シの場合のみに見られる。第２のタイプの単結晶膜は、
粒界はないが、ドメイン界または高密度の転位あるいは
その両方を有しうるものである。このような膜は、第１
のタイプほど高くはないが、かなり高いキャリヤ移動度
を有することがある。たとえば、ビーン（Bean）はAppl
ied Physics Letters, Volume No.36（７４１〜７４３
ページ、１９８０年）で、高い格子不整合によりきわめ
て高密度の転位が生じる、サファイア基板上に成長させ
た単結晶シリコンについて記載している。しかし、キャ
リヤ移動度は２００〜３００ｃｍ2／Ｖｓ程度であり、
これはアモルファス・シリコンから期待できる移動度よ
りも２桁高い。
【０００５】プラスチックなどの可撓性基板上の有機薄
膜ベースのマイクロ電子回路は、スマート・カードやフ
レキシブル・ディスプレイなどの応用分野の新しい研究
分野である。しかし、この種の材料も、キャリヤ移動度
が１ｃｍ2／Ｖｓ未満と低い。この種の薄膜の１つの利
点は可撓性である。しかし、プラスチック基板またはポ
リマー基板上に単結晶シリコン薄膜を低コストで成長ま
たは移植することができれば、有機薄膜ベースのデバイ
スよりもすぐれた電気特性が得られる。さらに、シリコ
ンは、すぐれた弾性を有し、それによって薄い（数ミク
ロン未満）膜が可撓性基板の形に容易に従う。
膜ベースのマイクロ電子回路は、スマート・カードやフ
レキシブル・ディスプレイなどの応用分野の新しい研究
分野である。しかし、この種の材料も、キャリヤ移動度
が１ｃｍ2／Ｖｓ未満と低い。この種の薄膜の１つの利
点は可撓性である。しかし、プラスチック基板またはポ
リマー基板上に単結晶シリコン薄膜を低コストで成長ま
たは移植することができれば、有機薄膜ベースのデバイ
スよりもすぐれた電気特性が得られる。さらに、シリコ
ンは、すぐれた弾性を有し、それによって薄い（数ミク
ロン未満）膜が可撓性基板の形に容易に従う。
【０００６】問題は、ガラス上のアモルファス・シリコ
ンまたはプラスチック上の有機物電子回路よりもすぐれ
た代替物となる高移動度のデバイスを製作するために、
広い面積のガラスまたはプラスチック基板上に単結晶シ
リコン薄膜を経済的な方式で形成する方法である。
ンまたはプラスチック上の有機物電子回路よりもすぐれ
た代替物となる高移動度のデバイスを製作するために、
広い面積のガラスまたはプラスチック基板上に単結晶シ
リコン薄膜を経済的な方式で形成する方法である。
【０００７】考えられる解決策は、プラスチック基板ま
たはガラス基板上に高品質の単結晶シリコン層を移植ま
たは成長させることである。アモルファス基板上での単
結晶膜の成長は、未解決の課題である。任意の基板にシ
リコン層を移植する方法は様々あるが、そのほとんどは
経済的でないかまたは実用的ではない。１つの方法は、
ガラスまたはプラスチック基板にシリコン・ウエハを拡
散ボンディングし、その後で裏面からシリコンをエッチ
ング除去して基板の大部分を除去するものである。しか
し、この方法は、シリコン・ウエハ全体を破壊し、それ
によって広い面積の被覆は不経済になる。他の方法は、
拡散ボンディングを行い、次に、「スマートカット」Ｈ
脆化プロセスを使用して、ウエハからシリコン層を剥離
することである。これで、１つのウエハからたくさんの
半導体層が得られる。しかし、スマートカット・プロセ
スは、６００℃のアニールを必要とし、これは一般的に
使用されるガラスやプラスチックの基板とは適合しな
い。
たはガラス基板上に高品質の単結晶シリコン層を移植ま
たは成長させることである。アモルファス基板上での単
結晶膜の成長は、未解決の課題である。任意の基板にシ
リコン層を移植する方法は様々あるが、そのほとんどは
経済的でないかまたは実用的ではない。１つの方法は、
ガラスまたはプラスチック基板にシリコン・ウエハを拡
散ボンディングし、その後で裏面からシリコンをエッチ
ング除去して基板の大部分を除去するものである。しか
し、この方法は、シリコン・ウエハ全体を破壊し、それ
によって広い面積の被覆は不経済になる。他の方法は、
拡散ボンディングを行い、次に、「スマートカット」Ｈ
脆化プロセスを使用して、ウエハからシリコン層を剥離
することである。これで、１つのウエハからたくさんの
半導体層が得られる。しかし、スマートカット・プロセ
スは、６００℃のアニールを必要とし、これは一般的に
使用されるガラスやプラスチックの基板とは適合しな
い。
【０００８】米国特許第５２２５２５１号には、基板表
面上に窒化アルミニウムの層を付着させることによっ
て、基板表面をアルミニウムで被覆するプロセスが記載
されている。このプロセスは、メタライゼーション・ス
テップを使用し、基板表面上にアルミニウムの被覆が残
るように窒化アルミニウムに紫外線を照射して窒素を解
離させる。
面上に窒化アルミニウムの層を付着させることによっ
て、基板表面をアルミニウムで被覆するプロセスが記載
されている。このプロセスは、メタライゼーション・ス
テップを使用し、基板表面上にアルミニウムの被覆が残
るように窒化アルミニウムに紫外線を照射して窒素を解
離させる。
【０００９】ウォン（Wong）およびサンズ（Sands）に
よる、「Damage-free Separation ofGaN Films From Sa
pphire Substrates」（Applied Physics Letters, volu
me No.72, ５９９〜６０１ページ、１９９８年）という
名称の論文には、サファイア基板からリフトオフまたは
移動させるメタライゼーション・ステップの使用が記載
されている。この論文は、サファイア基板上に付着させ
た窒化ガリウム膜を有する構造から始まる。次に、窒化
ガリウム膜にエポキシによってシリコン・ウエハをボン
ディングする。その後、メタライゼーション・ステップ
を使用して、この窒化ガリウム膜／シリコン・ウエハ構
造からサファイア基板をリフトオフする。
よる、「Damage-free Separation ofGaN Films From Sa
pphire Substrates」（Applied Physics Letters, volu
me No.72, ５９９〜６０１ページ、１９９８年）という
名称の論文には、サファイア基板からリフトオフまたは
移動させるメタライゼーション・ステップの使用が記載
されている。この論文は、サファイア基板上に付着させ
た窒化ガリウム膜を有する構造から始まる。次に、窒化
ガリウム膜にエポキシによってシリコン・ウエハをボン
ディングする。その後、メタライゼーション・ステップ
を使用して、この窒化ガリウム膜／シリコン・ウエハ構
造からサファイア基板をリフトオフする。
【００１０】
【発明が解決しようとする課題】本発明の一目的は、ホ
スト基板上に実質的に単結晶の半導体を安価に製作する
問題を解決することである。
スト基板上に実質的に単結晶の半導体を安価に製作する
問題を解決することである。
【００１１】本発明の他の目的は、メタライゼーション
処置を使用して、サファイア基板上に付着させた窒化膜
上に成長させた半導体構造を、ホスト基板に移し換える
ことである。
処置を使用して、サファイア基板上に付着させた窒化膜
上に成長させた半導体構造を、ホスト基板に移し換える
ことである。
【００１２】
【課題を解決するための手段】本発明による方法は、ホ
スト基板上に実質上単結晶または多結晶の半導体を形成
する。まず、サファイア基板の上面に窒化物材料の層を
付着させる。この窒化物材料層は、窒化ガリウム、窒化
アルミニウム、窒化インジウム、またはそれらの合金か
ら成るグループから選択された１つまたは複数の窒化膜
から成る。次に、窒化材料層の上に、実質上単結晶また
は多結晶の半導体材料の１つまたは複数の層を成長させ
る。この１つまたは複数のシリコン材料層は、半導体構
造を形成する。次に、サファイア基板、窒化物層、半導
体構造、およびホスト基板の層から成る複合構造を形成
する。この複合構造からサファイア基板をリフトオフす
なわち剥離させるのに十分な窒素を窒化物材料からほぼ
解離させることができるように、十分なエネルギーでサ
ファイア基板の裏面にレーザを照射する。次に、複合構
造からサファイア基板をリフトオフする。複合構造に金
属残留物があればそれを除去する。
スト基板上に実質上単結晶または多結晶の半導体を形成
する。まず、サファイア基板の上面に窒化物材料の層を
付着させる。この窒化物材料層は、窒化ガリウム、窒化
アルミニウム、窒化インジウム、またはそれらの合金か
ら成るグループから選択された１つまたは複数の窒化膜
から成る。次に、窒化材料層の上に、実質上単結晶また
は多結晶の半導体材料の１つまたは複数の層を成長させ
る。この１つまたは複数のシリコン材料層は、半導体構
造を形成する。次に、サファイア基板、窒化物層、半導
体構造、およびホスト基板の層から成る複合構造を形成
する。この複合構造からサファイア基板をリフトオフす
なわち剥離させるのに十分な窒素を窒化物材料からほぼ
解離させることができるように、十分なエネルギーでサ
ファイア基板の裏面にレーザを照射する。次に、複合構
造からサファイア基板をリフトオフする。複合構造に金
属残留物があればそれを除去する。
【００１３】本発明による製品は、本発明の方法により
形成される製品である。
形成される製品である。
【００１４】
【発明の実施の形態】本発明による方法は、比較的低い
温度で、ホスト基板上に実質上単結晶または多結晶の半
導体層を形成する。この方法は、半導体をホスト基板上
に移植するために１つのサファイア基板を一貫して再使
用することができるという意味で、非破壊的である。
温度で、ホスト基板上に実質上単結晶または多結晶の半
導体層を形成する。この方法は、半導体をホスト基板上
に移植するために１つのサファイア基板を一貫して再使
用することができるという意味で、非破壊的である。
【００１５】この方法は、ＩＶ族半導体に適用可能であ
り、特にシリコンおよびゲルマニウムに適用可能である
が、これはこれらが同じダイヤモンド型立方晶系構造を
有し、互いに約４％以内の範囲の格子定数を有するため
である。説明しやすいように、本明細書では半導体をシ
リコンと呼ぶが、他のＩＶ族半導体、特にゲルマニウム
も使用可能であることを理解されたい。
り、特にシリコンおよびゲルマニウムに適用可能である
が、これはこれらが同じダイヤモンド型立方晶系構造を
有し、互いに約４％以内の範囲の格子定数を有するため
である。説明しやすいように、本明細書では半導体をシ
リコンと呼ぶが、他のＩＶ族半導体、特にゲルマニウム
も使用可能であることを理解されたい。
【００１６】ホスト基板は任意の基板とすることができ
る。ホスト基板は、ガラス、金属、ポリマー材料、また
は半導体材料であることが好ましい。
る。ホスト基板は、ガラス、金属、ポリマー材料、また
は半導体材料であることが好ましい。
【００１７】図１から図６を参照すると、サファイア基
板１１の上面１２上に、広バンド・ギャップの窒化物材
料１０の薄い層を付着または成長させる。窒化物材料１
０は、ＩＩＩ族窒化物、好ましくは、窒化ガリウム、窒
化アルミニウム、および窒化インジウムを含むグループ
から選択された窒化物の１つまたは複数の層から成る。
サファイア基板１１は、（０００１）、（１，−１，０
２）、（１１，−２，０）またはその他の配向を有する
ことが好ましい。次に、従来の付着プロセスを使用し
て、窒化物層１０上にシリコン薄膜１４を所望の厚さま
で付着させる。この方式で成長させたシリコンは、ほぼ
単結晶の性質である。これは、プラスチックまたはガラ
スのホスト基板上に直接付着させた場合に生じるアモル
ファス・シリコンまたは多結晶シリコンよりも結晶品質
が良い。この方法のこの段階で、従来の半導体製作法を
使用して、図に参照番号１５で一般的に示されている他
の層または構造を形成して、マイクロ電子回路のための
シリコン構造１６を形成することができる。
板１１の上面１２上に、広バンド・ギャップの窒化物材
料１０の薄い層を付着または成長させる。窒化物材料１
０は、ＩＩＩ族窒化物、好ましくは、窒化ガリウム、窒
化アルミニウム、および窒化インジウムを含むグループ
から選択された窒化物の１つまたは複数の層から成る。
サファイア基板１１は、（０００１）、（１，−１，０
２）、（１１，−２，０）またはその他の配向を有する
ことが好ましい。次に、従来の付着プロセスを使用し
て、窒化物層１０上にシリコン薄膜１４を所望の厚さま
で付着させる。この方式で成長させたシリコンは、ほぼ
単結晶の性質である。これは、プラスチックまたはガラ
スのホスト基板上に直接付着させた場合に生じるアモル
ファス・シリコンまたは多結晶シリコンよりも結晶品質
が良い。この方法のこの段階で、従来の半導体製作法を
使用して、図に参照番号１５で一般的に示されている他
の層または構造を形成して、マイクロ電子回路のための
シリコン構造１６を形成することができる。
【００１８】図３および図４を参照すると、次にサファ
イア基板１１、窒化物層１０、シリコン構造１６、およ
びホスト基板１８によって複合構造１７を形成する。具
体的には、エポキシや軟質金属などの接着剤またはボン
ディング剤２０を使用して、シリコン構造１６の最上部
または露出面１９をホスト基板１８にボンディングす
る。
イア基板１１、窒化物層１０、シリコン構造１６、およ
びホスト基板１８によって複合構造１７を形成する。具
体的には、エポキシや軟質金属などの接着剤またはボン
ディング剤２０を使用して、シリコン構造１６の最上部
または露出面１９をホスト基板１８にボンディングす
る。
【００１９】次に、サファイア基板１１の下面１３にエ
ネルギー２１を照射する（図４）。エネルギー２１はレ
ーザによって発生させることが好ましく、ナノ秒期間の
パルスによって得られる二、三百ミリジュール／１平方
センチメートル（ｍＪ／ｃｍ 2）以上のフルエンスを有
することが好ましい。レーザ照射システムは、広い面積
のメタライゼーションおよび移植のために広い面積にわ
たってラスタするように構成することができる。光子エ
ネルギー２１は、窒化物層１０のバンド・ギャップ付近
またはそれ以上である。
ネルギー２１を照射する（図４）。エネルギー２１はレ
ーザによって発生させることが好ましく、ナノ秒期間の
パルスによって得られる二、三百ミリジュール／１平方
センチメートル（ｍＪ／ｃｍ 2）以上のフルエンスを有
することが好ましい。レーザ照射システムは、広い面積
のメタライゼーションおよび移植のために広い面積にわ
たってラスタするように構成することができる。光子エ
ネルギー２１は、窒化物層１０のバンド・ギャップ付近
またはそれ以上である。
【００２０】光子エネルギー２１は、最小限の吸収率で
透明サファイア基板１１を通過する。光子エネルギー２
１は、２４８ｎｍのエキシマ・レーザ放射の場合、サフ
ァイア／窒化物界面から約１５０ナノメートル（ｎｍ）
の深さ内で、窒化物層１０に吸収され、ＩＩＩ族金属か
ら窒素をほぼ解離させるメタライゼーション反応を引き
起こす。この解離によって、サファイア基板１１を（図
５に示すようにホスト基板１８にボンディングされた）
シリコン基板１６からリフトオフさせることができる。
必要であれば、ホット・プレート上などで複合構造１７
をわずかに加熱して、ガリウム、アルミニウム、または
インジウム金属をサファイア基板１１を分離するのに十
分な柔らかさに軟化させることもできる。このようにし
て、単結晶シリコン膜１４がプラスチックまたはガラス
の基板１８上に容易に移し換えられる。
透明サファイア基板１１を通過する。光子エネルギー２
１は、２４８ｎｍのエキシマ・レーザ放射の場合、サフ
ァイア／窒化物界面から約１５０ナノメートル（ｎｍ）
の深さ内で、窒化物層１０に吸収され、ＩＩＩ族金属か
ら窒素をほぼ解離させるメタライゼーション反応を引き
起こす。この解離によって、サファイア基板１１を（図
５に示すようにホスト基板１８にボンディングされた）
シリコン基板１６からリフトオフさせることができる。
必要であれば、ホット・プレート上などで複合構造１７
をわずかに加熱して、ガリウム、アルミニウム、または
インジウム金属をサファイア基板１１を分離するのに十
分な柔らかさに軟化させることもできる。このようにし
て、単結晶シリコン膜１４がプラスチックまたはガラス
の基板１８上に容易に移し換えられる。
【００２１】図５に示すように、シリコン膜１４の下面
２３上に窒化物層１０からの金属残留物２２が残る。残
留物２２、たとえば、ガリウム、アルミニウム、または
インジウムは、複合構造１７を、酸浴、たとえば塩化水
素酸と硝酸の混合物に浸けるなど、周知の方法で除去す
ることができる。
２３上に窒化物層１０からの金属残留物２２が残る。残
留物２２、たとえば、ガリウム、アルミニウム、または
インジウムは、複合構造１７を、酸浴、たとえば塩化水
素酸と硝酸の混合物に浸けるなど、周知の方法で除去す
ることができる。
【００２２】ホスト基板１８をシリコン構造１６に張り
付け、サファイア基板１１をリフトオフするのに使用さ
れる方法ステップは、ホスト基板１８を室温から著しく
逸脱した温度にさらさないため、ホスト基板１８には多
様な材料を使用することができる。ホスト基板１８は、
ガラス、ポリマー材料、半導体材料、または金属製であ
ることが好ましい。
付け、サファイア基板１１をリフトオフするのに使用さ
れる方法ステップは、ホスト基板１８を室温から著しく
逸脱した温度にさらさないため、ホスト基板１８には多
様な材料を使用することができる。ホスト基板１８は、
ガラス、ポリマー材料、半導体材料、または金属製であ
ることが好ましい。
【００２３】窒化物層１０の厚さが約１５０ｎｍのエネ
ルギー吸収深さよりも厚い場合、残留物２２はいくらか
の非メタライズ窒素も含む。必要であれば、この残留窒
素を、研磨、たとえば機械接触研磨または化学機械研磨
によって除去する。
ルギー吸収深さよりも厚い場合、残留物２２はいくらか
の非メタライズ窒素も含む。必要であれば、この残留窒
素を、研磨、たとえば機械接触研磨または化学機械研磨
によって除去する。
【００２４】移し換え操作後、表面１２上の残留Ｇａ、
Ａｌ、またはＩｎをエッチング除去することによって、
サファイア基板１１を再使用に備えることができる。こ
れは、サファイアのきわめて不活性かつ堅牢な性質によ
り可能なものである。したがって、再使用可能サファイ
ア基板をテンプレートとして使用して並行した安価な方
式で、単結晶シリコン層を広い面積のガラスまたはプラ
スチック基板上に容易に移植することができる。
Ａｌ、またはＩｎをエッチング除去することによって、
サファイア基板１１を再使用に備えることができる。こ
れは、サファイアのきわめて不活性かつ堅牢な性質によ
り可能なものである。したがって、再使用可能サファイ
ア基板をテンプレートとして使用して並行した安価な方
式で、単結晶シリコン層を広い面積のガラスまたはプラ
スチック基板上に容易に移植することができる。
【００２５】単結晶膜１４は、シリコンと窒化物層１０
との格子不整合のためにきわめて欠陥を生じやすい。し
かし、キャリヤ移動度は約５０〜５００ｃｍ2／Ｖｓの
範囲になると予測される。
との格子不整合のためにきわめて欠陥を生じやすい。し
かし、キャリヤ移動度は約５０〜５００ｃｍ2／Ｖｓの
範囲になると予測される。
【００２６】この方法により製造された、ボンディング
剤２０によって絶縁性ホスト基板１８にボンディングさ
れた単結晶シリコン膜１４を有する製品を図６に示す。
この製品は、ガラスなどの絶縁性ホスト基板上の多結晶
シリコンまたはその他の半導体材料を使用した従来技術
よりも性能がすぐれている。
剤２０によって絶縁性ホスト基板１８にボンディングさ
れた単結晶シリコン膜１４を有する製品を図６に示す。
この製品は、ガラスなどの絶縁性ホスト基板上の多結晶
シリコンまたはその他の半導体材料を使用した従来技術
よりも性能がすぐれている。
【００２７】この方法の実際の一例を、テスト半導体材
料としてシリコンの代わりにゲルマニウム（Ｇｅ）を使
用して形成した。ｃ軸配向（０００１）サファイア基板
を分子線エピタキシ・システムに装填した。次に、標準
処置に従って、窒化アルミニウム（ＡｌＮ）の窒化物緩
衝層を成長させた。このサファイア基板を約８００℃に
加熱し、ＡｌＮを約４０ｎｍ付着させた。温度を７００
〜７５０℃に維持しながら、ＡｌＮ層上に窒化ガリウム
（ＧａＮ）を６０〜１００ｎｍ付着させた。（あるい
は、サファイア基板を５２０℃に加熱し、ＧａＮ層を約
５０〜１００ｎｍの厚さに成長させた後、温度を７５０
℃に上げ、ＧａＮの成長をさらに５０〜９００ｎｍ続け
ることもできる。）このようにして、合計１００〜１０
００ｎｍの範囲の総厚さの窒化物層をサファイア基板上
に付着させた。この例では、（０００１）配向サファイ
ア基板を使用した。しかし、（１，−１，０２）または
その他の配向のウエハを使用することもできた。
料としてシリコンの代わりにゲルマニウム（Ｇｅ）を使
用して形成した。ｃ軸配向（０００１）サファイア基板
を分子線エピタキシ・システムに装填した。次に、標準
処置に従って、窒化アルミニウム（ＡｌＮ）の窒化物緩
衝層を成長させた。このサファイア基板を約８００℃に
加熱し、ＡｌＮを約４０ｎｍ付着させた。温度を７００
〜７５０℃に維持しながら、ＡｌＮ層上に窒化ガリウム
（ＧａＮ）を６０〜１００ｎｍ付着させた。（あるい
は、サファイア基板を５２０℃に加熱し、ＧａＮ層を約
５０〜１００ｎｍの厚さに成長させた後、温度を７５０
℃に上げ、ＧａＮの成長をさらに５０〜９００ｎｍ続け
ることもできる。）このようにして、合計１００〜１０
００ｎｍの範囲の総厚さの窒化物層をサファイア基板上
に付着させた。この例では、（０００１）配向サファイ
ア基板を使用した。しかし、（１，−１，０２）または
その他の配向のウエハを使用することもできた。
【００２８】次に、この窒化物／サファイア基板を、
（真空中でまたは大気にさらして）Ｇｅ付着システムに
移した。ＧａＮおよびＡｌＮはきわめて不活性であるた
め、窒化物表面の品質を損なうことなく、これらの層は
空気中で扱い、付着室中に入れ直すことができる。
（真空中でまたは大気にさらして）Ｇｅ付着システムに
移した。ＧａＮおよびＡｌＮはきわめて不活性であるた
め、窒化物表面の品質を損なうことなく、これらの層は
空気中で扱い、付着室中に入れ直すことができる。
【００２９】次に、サファイア基板を約７００℃に加熱
し、Ｇｅセルを約１２００℃に保持して、毎時約１００
ｎｍのＧｅ付着速度でＧｅ層を付着させた。明瞭に再現
されたＧｅ反射電子線回折パターンによって明らかにな
ったところによると、Ｇｅ成長は本質的に単結晶または
マルチドメインであった。Ｇｅ層が約１ミクロンの厚さ
に成長した後、真空システムからこの複合サンプルを取
り出した。
し、Ｇｅセルを約１２００℃に保持して、毎時約１００
ｎｍのＧｅ付着速度でＧｅ層を付着させた。明瞭に再現
されたＧｅ反射電子線回折パターンによって明らかにな
ったところによると、Ｇｅ成長は本質的に単結晶または
マルチドメインであった。Ｇｅ層が約１ミクロンの厚さ
に成長した後、真空システムからこの複合サンプルを取
り出した。
【００３０】次に、サファイア基板のボンディングを離
す準備をした。まず、ダイヤモンド研磨紙でサファイア
基板の下面を光学的平滑まで研磨した。サファイア基板
の下面がすでに研磨されている場合、このステップは省
略可能である。次に、サファイア基板の表を下にしてホ
スト基板上に装着した。この例では、ホスト基板は、シ
リコン・ウエハ上に成長させた５０ｎｍの二酸化シリコ
ン層であった。取り付けには、標準の工業用５分間エポ
キシ処置を使用した。
す準備をした。まず、ダイヤモンド研磨紙でサファイア
基板の下面を光学的平滑まで研磨した。サファイア基板
の下面がすでに研磨されている場合、このステップは省
略可能である。次に、サファイア基板の表を下にしてホ
スト基板上に装着した。この例では、ホスト基板は、シ
リコン・ウエハ上に成長させた５０ｎｍの二酸化シリコ
ン層であった。取り付けには、標準の工業用５分間エポ
キシ処置を使用した。
【００３１】次に、約二、三百ｍＪ／ｃｍ2のフルエン
スでナノ秒パルスを使用して、サファイア基板の下面に
２４８ｎｍのエキシマ・レーザを照射した。照射面積
は、約５ｍｍ×５ｍｍの概寸を有する。窒化物／サファ
イア界面のメタライゼーション反応が明確に観察され
た。次に、この複合構造を、ホット・プレート上で約５
０℃に軽く熱し、サファイア基板が容易に除去された。
このようにして、Ｇｅ層がその上に重なった残りの非メ
タライズＧａＮ層と共に、ホスト基板上にそのまま残さ
れた。Ｇｅ層の厚さは約３０ｎｍで、ＧａＮ層の厚さは
約１ミクロンであった。
スでナノ秒パルスを使用して、サファイア基板の下面に
２４８ｎｍのエキシマ・レーザを照射した。照射面積
は、約５ｍｍ×５ｍｍの概寸を有する。窒化物／サファ
イア界面のメタライゼーション反応が明確に観察され
た。次に、この複合構造を、ホット・プレート上で約５
０℃に軽く熱し、サファイア基板が容易に除去された。
このようにして、Ｇｅ層がその上に重なった残りの非メ
タライズＧａＮ層と共に、ホスト基板上にそのまま残さ
れた。Ｇｅ層の厚さは約３０ｎｍで、ＧａＮ層の厚さは
約１ミクロンであった。
【００３２】便宜のため、より薄いＧａＮ層も使用可能
である。層が約１５０ｎｍ以下の場合、ＧａＮ層全体が
メタライズされると予想される。他方、ＧａＮ層が約１
５０ｎｍより厚い場合、Ｇｅ層上にいくらかのＧａＮが
残る。いずれの場合も、余分な金属Ｇａは、塩化水素酸
浴に浸漬することによってエッチング除去することがで
き、ＧａＮを研磨除去して、きれいな移植Ｇｅ面を残す
ことができる。これと同じことをサファイア基板に対し
て行って、後続の成長のために準備することができる。
である。層が約１５０ｎｍ以下の場合、ＧａＮ層全体が
メタライズされると予想される。他方、ＧａＮ層が約１
５０ｎｍより厚い場合、Ｇｅ層上にいくらかのＧａＮが
残る。いずれの場合も、余分な金属Ｇａは、塩化水素酸
浴に浸漬することによってエッチング除去することがで
き、ＧａＮを研磨除去して、きれいな移植Ｇｅ面を残す
ことができる。これと同じことをサファイア基板に対し
て行って、後続の成長のために準備することができる。
【００３３】サファイアの下面が光学的にクリアである
ことが重要である。傷がある場合、照射レーザ光の散乱
によりメタライゼーションが不完全になり、その結果、
場合によっては傷がメタライズされないＧａＮの面を含
むため、移植面上に傷が複写される。
ことが重要である。傷がある場合、照射レーザ光の散乱
によりメタライゼーションが不完全になり、その結果、
場合によっては傷がメタライズされないＧａＮの面を含
むため、移植面上に傷が複写される。
【００３４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３５】（１）ホスト基板上に実質的に単結晶また
は多結晶の半導体を形成する方法であって、窒化ガリウ
ム、窒化アルミニウム、窒化インジウム、およびそれら
の合金から成るグループから選択された１つまたは複数
の窒化物膜から成る窒化物材料の層をサファイア基板の
第１の表面に付着させるステップと、半導体構造を形成
するための１つまたは複数の半導体材料の層を前記窒化
物材料上に成長させるステップと、前記サファイア基板
と、前記窒化物材料と、前記半導体構造と、前記ホスト
基板とから成る複合構造を形成するステップと、前記サ
ファイア基板を前記複合構造からリフトさせることがで
きる十分な窒素を前記窒化物材料から実質的に解離させ
るのに十分なエネルギーを、前記第１の表面の反対側に
ある前記サファイア基板の第２の表面に照射するステッ
プと、前記複合構造から前記サファイア基板をリフトす
るステップと、前記複合構造から金属残留物を除去する
ステップとを含む方法。 （２）前記複合構造が、前記半導体構造の露出表面を前
記ホスト基板に取り付けることによって形成される、上
記（１）に記載の方法。 （３）前記露出表面が接着剤またはボンディング剤によ
って前記ホスト基板に取り付けられる、上記（２）に記
載の方法。 （４）前記ホスト基板がガラスまたはポリマー材料で形
成された、上記（３）に記載の方法。 （５）前記ホスト基板が半導体材料で形成された、上記
（４）に記載の方法。 （６）前記半導体構造内に半導体デバイスを形成するよ
うに前記半導体構造に製作処置が施される、上記（１）
に記載の方法。 （７）上記（１）に記載の方法によって製造されたホス
ト基板上の半導体構造。
は多結晶の半導体を形成する方法であって、窒化ガリウ
ム、窒化アルミニウム、窒化インジウム、およびそれら
の合金から成るグループから選択された１つまたは複数
の窒化物膜から成る窒化物材料の層をサファイア基板の
第１の表面に付着させるステップと、半導体構造を形成
するための１つまたは複数の半導体材料の層を前記窒化
物材料上に成長させるステップと、前記サファイア基板
と、前記窒化物材料と、前記半導体構造と、前記ホスト
基板とから成る複合構造を形成するステップと、前記サ
ファイア基板を前記複合構造からリフトさせることがで
きる十分な窒素を前記窒化物材料から実質的に解離させ
るのに十分なエネルギーを、前記第１の表面の反対側に
ある前記サファイア基板の第２の表面に照射するステッ
プと、前記複合構造から前記サファイア基板をリフトす
るステップと、前記複合構造から金属残留物を除去する
ステップとを含む方法。 （２）前記複合構造が、前記半導体構造の露出表面を前
記ホスト基板に取り付けることによって形成される、上
記（１）に記載の方法。 （３）前記露出表面が接着剤またはボンディング剤によ
って前記ホスト基板に取り付けられる、上記（２）に記
載の方法。 （４）前記ホスト基板がガラスまたはポリマー材料で形
成された、上記（３）に記載の方法。 （５）前記ホスト基板が半導体材料で形成された、上記
（４）に記載の方法。 （６）前記半導体構造内に半導体デバイスを形成するよ
うに前記半導体構造に製作処置が施される、上記（１）
に記載の方法。 （７）上記（１）に記載の方法によって製造されたホス
ト基板上の半導体構造。
【図１】本発明の方法で使用されるサファイア基板を示
す側面図である。
す側面図である。
【図２】本発明の方法の中間製品を示す側面図である。
【図３】本発明の方法の他の中間製品を示す側面図であ
る。
る。
【図４】本発明の方法の他の中間製品を示す側面図であ
る。
る。
【図５】本発明の方法の他の中間製品を示す側面図であ
る。
る。
【図６】本発明の方法の完成品を示す側面図である。
１０ 窒化物材料 １１ サファイア基板 １２ 上面 １３ 下面 １４ シリコン薄膜 １６ シリコン構造 １７ 複合構造 １８ ホスト基板 ２１ エネルギー ２２ 金属残留物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スプラティク・グーハ アメリカ合衆国10956 ニューヨーク州ニ ューシティー ヘリティッジ・ドライブ ２シー (72)発明者 アルナヴァ・グプタ アメリカ合衆国10989 ニューヨーク州バ レーコティジ フラワーレーン ７
Claims (7)
- 【請求項１】ホスト基板上に実質的に単結晶または多結
晶の半導体を形成する方法であって、 窒化ガリウム、窒化アルミニウム、窒化インジウム、お
よびそれらの合金から成るグループから選択された１つ
または複数の窒化物膜から成る窒化物材料の層をサファ
イア基板の第１の表面に付着させるステップと、 半導体構造を形成するための１つまたは複数の半導体材
料の層を前記窒化物材料上に成長させるステップと、 前記サファイア基板と、前記窒化物材料と、前記半導体
構造と、前記ホスト基板とから成る複合構造を形成する
ステップと、 前記サファイア基板を前記複合構造からリフトさせるこ
とができる十分な窒素を前記窒化物材料から実質的に解
離させるのに十分なエネルギーを、前記第１の表面の反
対側にある前記サファイア基板の第２の表面に照射する
ステップと、 前記複合構造から前記サファイア基板をリフトするステ
ップと、 前記複合構造から金属残留物を除去するステップとを含
む方法。 - 【請求項２】前記複合構造が、前記半導体構造の露出表
面を前記ホスト基板に取り付けることによって形成され
る、請求項１に記載の方法。 - 【請求項３】前記露出表面が接着剤またはボンディング
剤によって前記ホスト基板に取り付けられる、請求項２
に記載の方法。 - 【請求項４】前記ホスト基板がガラスまたはポリマー材
料で形成された、請求項３に記載の方法。 - 【請求項５】前記ホスト基板が半導体材料で形成され
た、請求項４に記載の方法。 - 【請求項６】前記半導体構造内に半導体デバイスを形成
するように前記半導体構造に製作処置が施される、請求
項１に記載の方法。 - 【請求項７】請求項１に記載の方法によって製造された
ホスト基板上の半導体構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/259,128 US6210479B1 (en) | 1999-02-26 | 1999-02-26 | Product and process for forming a semiconductor structure on a host substrate |
| US09/259128 | 1999-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252224A true JP2000252224A (ja) | 2000-09-14 |
| JP3418150B2 JP3418150B2 (ja) | 2003-06-16 |
Family
ID=22983646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000047152A Expired - Fee Related JP3418150B2 (ja) | 1999-02-26 | 2000-02-24 | ホスト基板上に半導体構造を形成する方法および半導体構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6210479B1 (ja) |
| JP (1) | JP3418150B2 (ja) |
| KR (1) | KR100332183B1 (ja) |
| TW (1) | TW487967B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008060A (ja) * | 2001-06-19 | 2003-01-10 | Seiwa Electric Mfg Co Ltd | 窒化ガリウム系化合物半導体発光素子の製造方法及び発光ダイオードの製造方法 |
| US6723165B2 (en) | 2001-04-13 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating Group III nitride semiconductor substrate |
| JP2004513517A (ja) * | 2000-11-06 | 2004-04-30 | コミツサリア タ レネルジー アトミーク | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| JP2004266025A (ja) * | 2003-02-28 | 2004-09-24 | Japan Science & Technology Agency | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
| JP2007503129A (ja) * | 2003-06-12 | 2007-02-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | レーザ移動を用いて感熱基板上に移植した磁気ランダム・アクセス・メモリ（ｍｒａｍ）デバイスおよびこれを製造する方法 |
| US7306675B2 (en) | 2001-05-18 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor substrate |
| US7439551B2 (en) | 2004-07-08 | 2008-10-21 | Sharp Kabushiki Kaisha | Nitride-based compound semiconductor light emitting device |
| US7554124B2 (en) | 2004-09-02 | 2009-06-30 | Sharp Kabushiki Kaisha | Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof |
| US7892873B2 (en) | 2006-11-01 | 2011-02-22 | Sharp Kabushiki Kaisha | Fabrication method of nitride-based semiconductor device |
| US8835938B2 (en) | 2006-09-08 | 2014-09-16 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting element and method of manufacturing the same |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| JP3946427B2 (ja) * | 2000-03-29 | 2007-07-18 | 株式会社東芝 | エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法 |
| FR2840731B3 (fr) * | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
| US8507361B2 (en) | 2000-11-27 | 2013-08-13 | Soitec | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| US6562701B2 (en) * | 2001-03-23 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
| KR100451724B1 (ko) * | 2001-05-29 | 2004-10-08 | 엘지전자 주식회사 | 반도체 기판 위에 ＧａＮ을 형성하는 방법 |
| US6498113B1 (en) * | 2001-06-04 | 2002-12-24 | Cbl Technologies, Inc. | Free standing substrates by laser-induced decoherency and regrowth |
| JP4149168B2 (ja) | 2001-11-09 | 2008-09-10 | 株式会社半導体エネルギー研究所 | 発光装置 |
| FR2834124B1 (fr) | 2001-12-20 | 2005-05-20 | Osram Opto Semiconductors Gmbh | Procede de production de couches semi-conductrices |
| US7115898B2 (en) * | 2002-04-26 | 2006-10-03 | Canon Kabushiki Kaisha | Organic semiconductor device, RF modulation circuit, and IC card |
| WO2004040648A1 (ja) | 2002-10-30 | 2004-05-13 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置および半導体装置の作製方法 |
| CN100452328C (zh) * | 2003-09-19 | 2009-01-14 | 霆激技术有限公司 | 半导体器件上导电金属层的制作 |
| TWI228272B (en) * | 2003-09-19 | 2005-02-21 | Tinggi Technologies Pte Ltd | Fabrication of semiconductor devices |
| EP1730790B1 (en) * | 2004-03-15 | 2011-11-09 | Tinggi Technologies Private Limited | Fabrication of semiconductor devices |
| US7202141B2 (en) * | 2004-03-29 | 2007-04-10 | J.P. Sercel Associates, Inc. | Method of separating layers of material |
| EP1756875A4 (en) * | 2004-04-07 | 2010-12-29 | Tinggi Technologies Private Ltd | FABRICATION OF A RETROFLECTIVE LAYER ON SEMICONDUCTOR ELECTROLUMINESCENT DIODES |
| KR101138943B1 (ko) * | 2004-12-14 | 2012-04-25 | 서울옵토디바이스주식회사 | 발광 소자 및 이의 제조 방법 |
| KR100707955B1 (ko) | 2005-02-07 | 2007-04-16 | (주) 비앤피 사이언스 | 발광 다이오드 및 이의 제조 방법 |
| US7932111B2 (en) * | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| SG130975A1 (en) * | 2005-09-29 | 2007-04-26 | Tinggi Tech Private Ltd | Fabrication of semiconductor devices for light emission |
| SG131803A1 (en) * | 2005-10-19 | 2007-05-28 | Tinggi Tech Private Ltd | Fabrication of transistors |
| SG133432A1 (en) * | 2005-12-20 | 2007-07-30 | Tinggi Tech Private Ltd | Localized annealing during semiconductor device fabrication |
| SG140473A1 (en) | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
| SG140512A1 (en) * | 2006-09-04 | 2008-03-28 | Tinggi Tech Private Ltd | Electrical current distribution in light emitting devices |
| FR2915625B1 (fr) | 2007-04-27 | 2009-10-02 | Soitec Silicon On Insulator | Procede de transfert d'une couche epitaxiale |
| US8102045B2 (en) * | 2007-08-08 | 2012-01-24 | Infineon Technologies Ag | Integrated circuit with galvanically bonded heat sink |
| US8617997B2 (en) * | 2007-08-21 | 2013-12-31 | Cree, Inc. | Selective wet etching of gold-tin based solder |
| US8217498B2 (en) * | 2007-10-18 | 2012-07-10 | Corning Incorporated | Gallium nitride semiconductor device on SOI and process for making same |
| JP2010225758A (ja) * | 2009-03-23 | 2010-10-07 | Fuji Xerox Co Ltd | 有機半導体トランジスタ |
| DE102009057566A1 (de) * | 2009-12-09 | 2011-06-16 | Osram Opto Semiconductors Gmbh | Vorrichtung für ein Laserabhebeverfahren und Laserabhebeverfahren |
| JP5681809B2 (ja) | 2011-10-20 | 2015-03-11 | パナソニック株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| US8658805B2 (en) | 2011-11-07 | 2014-02-25 | Samsung Electronics Co., Ltd. | Fused polyheteroaromatic compound, organic thin film including the compound, and electronic device including the organic thin film |
| JP5966353B2 (ja) | 2011-12-26 | 2016-08-10 | 富士ゼロックス株式会社 | 有機半導体トランジスタ |
| EP2671880B1 (en) | 2012-06-05 | 2015-09-16 | Samsung Electronics Co., Ltd | Fused polycyclic heteroaromatic compound, organic thin film including compound and electronic device including organic thin film |
| US11024501B2 (en) * | 2018-12-29 | 2021-06-01 | Cree, Inc. | Carrier-assisted method for parting crystalline material along laser damage region |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5310446A (en) * | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
| US5985687A (en) * | 1996-04-12 | 1999-11-16 | The Regents Of The University Of California | Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials |
-
1999
- 1999-02-26 US US09/259,128 patent/US6210479B1/en not_active Expired - Fee Related
-
2000
- 2000-02-14 TW TW089102453A patent/TW487967B/zh not_active IP Right Cessation
- 2000-02-24 KR KR1020000009174A patent/KR100332183B1/ko not_active IP Right Cessation
- 2000-02-24 JP JP2000047152A patent/JP3418150B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004513517A (ja) * | 2000-11-06 | 2004-04-30 | コミツサリア タ レネルジー アトミーク | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| US8679946B2 (en) | 2000-11-06 | 2014-03-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate |
| US8481409B2 (en) | 2000-11-06 | 2013-07-09 | Commissariat A L'energie Atomique | Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate |
| JP2009081478A (ja) * | 2000-11-06 | 2009-04-16 | Commiss Energ Atom | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| US6723165B2 (en) | 2001-04-13 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating Group III nitride semiconductor substrate |
| US7306675B2 (en) | 2001-05-18 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor substrate |
| JP4587605B2 (ja) * | 2001-06-19 | 2010-11-24 | 星和電機株式会社 | 窒化ガリウム系化合物半導体発光素子の製造方法及び発光ダイオードの製造方法 |
| JP2003008060A (ja) * | 2001-06-19 | 2003-01-10 | Seiwa Electric Mfg Co Ltd | 窒化ガリウム系化合物半導体発光素子の製造方法及び発光ダイオードの製造方法 |
| JP2004266025A (ja) * | 2003-02-28 | 2004-09-24 | Japan Science & Technology Agency | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 |
| JP2007503129A (ja) * | 2003-06-12 | 2007-02-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | レーザ移動を用いて感熱基板上に移植した磁気ランダム・アクセス・メモリ（ｍｒａｍ）デバイスおよびこれを製造する方法 |
| US7439551B2 (en) | 2004-07-08 | 2008-10-21 | Sharp Kabushiki Kaisha | Nitride-based compound semiconductor light emitting device |
| US7554124B2 (en) | 2004-09-02 | 2009-06-30 | Sharp Kabushiki Kaisha | Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof |
| US8835938B2 (en) | 2006-09-08 | 2014-09-16 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting element and method of manufacturing the same |
| US7892873B2 (en) | 2006-11-01 | 2011-02-22 | Sharp Kabushiki Kaisha | Fabrication method of nitride-based semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100332183B1 (ko) | 2002-04-12 |
| KR20000062628A (ko) | 2000-10-25 |
| TW487967B (en) | 2002-05-21 |
| US6210479B1 (en) | 2001-04-03 |
| JP3418150B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418150B2 (ja) | ホスト基板上に半導体構造を形成する方法および半導体構造 | |
| JP4489671B2 (ja) | 複合材料ウェーハの製造方法 | |
| JP4741506B2 (ja) | 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス | |
| EP3351660B1 (en) | Manufacturing method of sic composite substrate | |
| TWI527099B (zh) | 用於回收基材之方法 | |
| US7226509B2 (en) | Method for fabricating a carrier substrate | |
| US20030232487A1 (en) | Fabrication of substrates with a useful layer of monocrystalline semiconductor material | |
| CN110534474B (zh) | 衬底上薄膜的制备方法 | |
| US20120000415A1 (en) | Large Area Nitride Crystal and Method for Making It | |
| RU2721306C2 (ru) | Способ изготовления составной подложки из sic | |
| JP2017055022A (ja) | ＳｉＣ複合基板の製造方法及び半導体基板の製造方法 | |
| US20170025306A1 (en) | Methods for preparing layered semiconductor structures and related bonded structures | |
| WO2014026292A1 (en) | Arbitrarily thin ultra smooth film with built-in separation ability and method of forming the same | |
| US20050003641A1 (en) | Method for fabricating an epitaxial substrate | |
| CN109585615B (zh) | 将氮化镓外延层从衬底上剥离的方法 | |
| US20220127751A1 (en) | Large area single crystal diamond | |
| JPH09129651A (ja) | サファイア基板のサーマル・アニーリング方法及び装置 | |
| EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
| JPH02143415A (ja) | 単結晶シリコン膜の形成方法 | |
| EP1137826B1 (fr) | Couche monoatomique et monocristalline de grande taille, en carbone de type diamant, et procede de fabrication de cette couche | |
| JP2004266025A (ja) | 半導体薄膜電子回路素子の製造方法、その電子回路素子および電子回路装置 | |
| Tauzin¹ et al. | TRANSFER OF TWO-INCH GAN FILM BY THE SMART CUT™ TECHNOLOGY | |
| CN108231950A (zh) | 半导体同质衬底及其制备方法、同质外延层的制备方法 | |
| Lee et al. | Epitaxial growth of high-quality ZnSSe on ZnSSe/In/glass substrate | |
| CN111900107A (zh) | 基于直接键合工艺的金刚石基氮化镓晶体管制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |