WO2019058467A1 - エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子 - Google Patents

エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子 Download PDF

Info

Publication number
WO2019058467A1
WO2019058467A1 PCT/JP2017/033975 JP2017033975W WO2019058467A1 WO 2019058467 A1 WO2019058467 A1 WO 2019058467A1 JP 2017033975 W JP2017033975 W JP 2017033975W WO 2019058467 A1 WO2019058467 A1 WO 2019058467A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
epitaxial
metal chalcogenide
layer
epitaxial growth
Prior art date
Application number
PCT/JP2017/033975
Other languages
English (en)
French (fr)
Inventor
広貴 平賀
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to JP2018564430A priority Critical patent/JP6686183B2/ja
Priority to PCT/JP2017/033975 priority patent/WO2019058467A1/ja
Publication of WO2019058467A1 publication Critical patent/WO2019058467A1/ja
Priority to US16/812,561 priority patent/US20200211841A1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/14—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method characterised by the seed, e.g. its crystallographic orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/64—Flat crystals, e.g. plates, strips or discs
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Definitions

  • Embodiments relate to an epitaxial growth substrate, a method of manufacturing the epitaxial growth substrate, an epitaxial substrate, and a semiconductor device.
  • single crystal quality devices eg, LEDs, power devices, compound solar cells, etc.
  • LEDs LEDs, power devices, compound solar cells, etc.
  • single-crystal substrates cost a lot of energy, time, processes, materials, etc. to be introduced from crystallization to wafer cutting, so the cost of single-crystal substrates accounts for most of the entire manufacturing cost, and the spread of devices and equipment. Is a hindrance to
  • devices of single crystal quality can be produced using inexpensive plate materials such as glass substrates, it will greatly contribute to reduction of manufacturing cost and the spread of electronic devices can be expected.
  • the surface of inexpensive plate materials such as glass substrates is amorphous, random orientation , Polycrystalline, etc., and devices of single crystal quality can not be epitaxially grown and manufactured.
  • the surface of the inexpensive substrate by subjecting the surface of the inexpensive substrate to some kind of treatment, it is possible to induce the orientation of the crystal grown from there and to be able to produce a single crystal quality device, and although no device has been put to practical use, it has been studied. .
  • III-V compound solar cells exceeds 30% by tandeming, and there are high expectations for widespread use, but among them, the cost of the GaAs substrate accounts for several tens of percent of the product cost.
  • a method called epitaxial lift-off has been developed.
  • a protective layer which is soluble in acid is provided on the single crystal substrate in advance before producing the device portion, and the device is lifted off after the device is manufactured, whereby the single crystal substrate is used again.
  • this increases the number of complicated steps such as etching and polishing steps for each device fabrication, and the use of acid does not allow sufficient recycling of the substrate. From these facts, tandem III-V compound solar cells are very expensive.
  • Ga 2 Se 3 -In 2 Se 3 compounds have also been made to deposit Ga 2 Se 3 -In 2 Se 3 compounds as a buffer layer on a silicon (111) substrate and to heteroepitaxially grow III-V compound solar cells thereon.
  • the in-plane triangular lattice of the (0001) oriented Ga 2 Se 3 -In 2 Se 3 compound crystal is close to the lattice constant of the (111) plane triangular lattice of the GaAs compound and aims to be able to orient high quality crystals Because of the increase in the number of deposition steps for forming the composition gradient and the fact that the epitaxial Si substrate is originally expensive, it is not a critical low-cost manufacturing method.
  • a graphene sheet can be disposed on an inexpensive glass substrate, GaN can be epitaxially grown thereon, and the formed LED can emit light.
  • GaN can be epitaxially grown thereon, and the formed LED can emit light.
  • problems such as device lifetime and light emission characteristics.
  • it since it is necessary to produce a graphene sheet uniformly by a large area, it is a high-cost manufacturing method at present.
  • nanosheets such as layered oxides and metal chalcogenides are disposed on an inexpensive glass substrate and used as a substrate for crystal growth.
  • the nanosheets to be produced are thin and the width is from several ⁇ m to as large as several mm, it is impossible to produce a substrate with an in-plane crystal orientation in the plane necessary for mass production. .
  • the method of enlarging the area while stacking a large number of nanosheets can not be put to practical use because a number of defects that degrade the performance of various devices occur.
  • stripe grooves are formed on an inexpensive substrate, and a zinc oxide transparent electrode is successfully manufactured with a crystal orientation corresponding to the stripe shape.
  • the electrode produced by such a method has an extremely wide half-width of a diffraction peak by in-plane X-ray measurement.
  • the stripe period has a size on the order of 100 ⁇ m, and there is a large gap in the period of angstrom ( ⁇ ) level of elements in the crystal. This is effective when the crystal quality required is not high, such as for transparent electrodes, but it is considered that this technology can not be used as a substrate for epitaxial crystal growth.
  • the embodiment provides a low cost substrate for epitaxial growth, a method of manufacturing the substrate for epitaxial growth, an epitaxial substrate, and a semiconductor device.
  • the substrate for epitaxial growth of the embodiment includes a non-oriented substrate and a buffer layer containing metal chalcogenide on the substrate, and the metal chalcogenide has crystal orientation on the surface of the buffer layer opposite to the substrate side.
  • the thickness of the buffer layer is 1.0 ⁇ m or more.
  • BRIEF DESCRIPTION OF THE DRAWINGS The conceptual diagram of the board
  • BRIEF DESCRIPTION OF THE DRAWINGS The flowchart of the manufacturing method of the board
  • BRIEF DESCRIPTION OF THE DRAWINGS The conceptual diagram of the epitaxial substrate which concerns on embodiment.
  • BRIEF DESCRIPTION OF THE DRAWINGS The conceptual diagram of the semiconductor element which concerns on embodiment.
  • BRIEF DESCRIPTION OF THE DRAWINGS The conceptual diagram of the semiconductor element which concerns on embodiment.
  • BRIEF DESCRIPTION OF THE DRAWINGS The conceptual diagram of the semiconductor element which concerns on embodiment.
  • BRIEF DESCRIPTION OF THE DRAWINGS The conceptual diagram of the semiconductor element which concerns on embodiment.
  • the first embodiment relates to an epitaxial growth substrate.
  • the epitaxial growth substrate 100 of the first embodiment is shown in the cross-sectional conceptual view of FIG.
  • An epitaxial growth group 100 shown in FIG. 1 has a substrate 1 and a buffer layer 2 present on the substrate 1.
  • FIG. 2 shows a cross-sectional photographed image of the epitaxial growth substrate 100 by a scanning electron microscope.
  • the base material 1 of the embodiment is a non-oriented base material.
  • the substrate 1 having no crystal orientation may be any glass, metal, polycrystal, plastic (resin), ceramic, amorphous, or any other crystal orientation that is not uniquely determined.
  • the substrate 1 is not particularly limited as long as it holds the buffer layer 2 necessary for epitaxial growth. For the substrate 1, an expensive single crystal substrate is not used.
  • the buffer layer 2 of the embodiment is a layer containing a metal chalcogenide.
  • the crystal orientation of the surface of the buffer layer 2 opposite to the substrate 1 is uniform.
  • the surface opposite to the substrate 1 side of the buffer layer 2 is a surface capable of epitaxial growth.
  • the buffer layer 2 has a surface in direct contact with the substrate 1.
  • the surface of the buffer layer 2 opposite to the substrate 1 is the surface of the buffer layer 2 opposite to the surface directly in contact with the substrate 1.
  • the thickness of the buffer layer 2 is preferably 1.0 ⁇ m or more. When the thickness of the buffer layer 2 is less than 1 ⁇ m, the buffer layer 2 is too thin, and it is difficult to produce the buffer layer 2 having a surface with uniform crystal orientation. In addition, part of the buffer layer 2 is peeled off together with the single crystal wafer at the time of preparation of the buffer layer 2, and the buffer layer 2 which is too thin is peeled off from the substrate 1 at the time of this peeling. It is not preferable because it becomes difficult to obtain. Therefore, the thickness of the buffer layer 2 is more preferably 3 ⁇ m or more, 5 ⁇ m or more, and 10 ⁇ m or more. The thickness of the buffer layer 2 is preferably 300 ⁇ m or less.
  • the thickness of the buffer layer 2 exceeds 300 ⁇ m, the amount of metal chalcogenide contained in the buffer layer 2 increases, which is not preferable from the viewpoint of cost.
  • heating is performed at the time of preparation of buffer layer 2, if the buffer layer 2 to be prepared is too thick, heating unevenness is likely to occur, and in particular, it becomes difficult to align the crystal orientation on a surface of more than a centimeter square square. Not desirable.
  • the buffer layer 2 which is too thick is not preferable.
  • the more preferable thickness of the buffer layer 2 is 1.0 ⁇ m or more and 100 ⁇ m or less.
  • the definition of the thickness of the buffer layer 2 is as follows. Since various inexpensive inexpensive non-oriented substrates 1 can be selected, the flatness is not uniform, and some substrates have a relatively high degree of flatness like a glass substrate, but they may be sintered ceramic substrates. Locally contains irregularities. Here, since the metal chalcogenide is melted when forming the substrate 100 for epitaxial growth, the gap between the unevenness of the substrate 1 is sufficiently filled. Then, since the single crystal wafer to be a type of crystal lattice is a highly flat base material, the cleaved epitaxial growth substrate 100 has flatness close to that of the single crystal wafer.
  • the thickness of the buffer layer 2 is the distance from the surface of the buffer layer 2 opposite to the substrate 1 to the most indented portion of the asperities vertically.
  • the side surface of the substrate for epitaxial growth may be observed with a width of about 1 ⁇ m or more and 1000 ⁇ m or less according to the thickness of the buffer layer 2 by an electron microscope observation image.
  • the half value width of the in-plane diffraction peak of the surface of the buffer layer 2 opposite to the substrate 1 side is 1000 arc. sec. It is preferable to be within the range.
  • the crystalline orientation of the metal chalcogenide is uniform, so the intensity distribution having a spot shape has symmetry. It is observed.
  • the half width of the peak of this intensity distribution is 51000 arc. sec. Within the range, it is assumed that the surface of the buffer layer 2 on the opposite side to the substrate 1 has crystal quality of single crystal level.
  • the surface of the buffer layer 2 on the opposite side to the substrate 1 side is preferably as high in crystal orientation as possible, so the half width of the in-plane diffraction peak is 500 arc. sec. It is more preferable to be within the range.
  • FIG. 3 shows the results of four-axis X-ray measurement of the epitaxial growth substrate 100 of the embodiment.
  • the definition of the in-plane orientation of the metal chalcogenide is determined by 4-axis X-ray diffraction.
  • the epitaxial growth substrate 100 is circular or square when the epitaxial growth substrate 100 is viewed from the top, the center and diagonals, and the middle point between the outer periphery and the center may be optionally measured at about three points.
  • FIG. 3 shows the results of four-axis X-ray measurement of the epitaxial growth substrate 100 of the embodiment. Six-fold symmetry is identified in the pole figure of FIG. Moreover, the half value width of the pole point is 500 arc. sec. It is an extent.
  • the buffer layer 2 may contain an additive that maintains the metal chalcogenide structure.
  • the buffer layer 2 contains an impurity that does not hold the metal chalcogenide structure, the crystal orientation of the surface of the buffer layer 2 opposite to the base 1 side is adversely affected. Therefore, the buffer layer 2 is preferably a layer made of metal chalcogenide.
  • the buffer layer 2 made of metal chalcogenide may contain unavoidable impurities.
  • the surface on the substrate 1 side of the buffer layer 2 may not have the same crystal orientation. As shown in FIG. 2, the surface on the substrate 1 side of the buffer layer 2 is not a surface to be epitaxially grown, so the crystal orientation of the metal chalcogenide contained in the surface may not be uniform.
  • amorphous metal chalcogenide in the inner region from the depth of 0.5 ⁇ m from the surface of the buffer layer 2 on the opposite side to the substrate 1 side to the surface of the buffer layer 2 on the substrate 1 side, amorphous metal chalcogenide, It may contain crystalline chalcogenide or amorphous chalcogenide and polycrystalline chalcogenide. Such internal region of the buffer layer 2 has no influence on the epitaxial growth.
  • the buffer layer 2 when the buffer layer 2 has the same overall crystal orientation including the internal region, the buffer layer on the inexpensive base material 1 is easily peeled off entirely when it is peeled from the single crystal wafer at the time of production. Become.
  • the internal region of the buffer layer 2 preferably contains an amorphous metal chalcogenide, a polycrystalline chalcogenide, or an amorphous chalcogenide and a polycrystalline chalcogenide.
  • the metal chalcogenide is a compound of at least one element selected from the group consisting of Se, S and Te and a metal.
  • the metal chalcogenide is in the form of a two-dimensional sheet extending in the plane direction.
  • the metal chalcogenide can arbitrarily change the lattice constant by the choice of the element. By changing the composition of the metal chalcogenide, the lattice constant of the single crystal layer to be epitaxially grown can be matched with the lattice constant of the metal chalcogenide.
  • the composition of the metal chalcogenide according to the single crystal layer to be epitaxially grown and the crystal orientation to be grown for example, a substrate suitable for SiC epitaxial growth, GaN epitaxial growth and the like can be prepared.
  • the plane orientation to grow is also adjustable.
  • the growth is not limited to the SiC layer or the GaN layer, as long as it can be adjusted with the metal chalcogenide, the single crystal layer which can be grown is not limited.
  • the single crystal layer which can be grown includes, for example, a semiconductor layer made of GaAs, InN, AlN or the like.
  • the single crystal layer is at least one selected from the group consisting of semimetals such as Si and Ge, various oxides, compounds, and the like, and is not particularly limited.
  • Lattice constant of single crystal layer to be epitaxially grown is ⁇ (plus or minus) 1.0% Within is preferable. If the difference in lattice constant is large, it is difficult to epitaxially grow, and if the deviation is large, epitaxial growth does not occur.
  • the difference between the lattice constant of the single crystal layer to be epitaxially grown and the lattice constant of the metal chalcogenide on the surface opposite to the substrate 1 side of the buffer layer 2 is more preferably ⁇ 0.5% or less.
  • the lattice constant is determined by 4-axis X-ray diffraction measurement.
  • the metal of the metal chalcogenide is Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Zn, Cd, Ga, In, Ge, Sn, Pt, Au, Cu, Ag, Mn, Fe, Co, It is preferable that it is 1 or more types chosen from the group which consists of Ni, Pb, and Bi.
  • the surface opposite to the substrate 1 may be composed of a plurality of two-dimensional sheet metal chalcogenides. At this time, the surface opposite to the substrate 1 side is arranged so that the crystal orientation of the plurality of two-dimensional sheet metal chalcogenides is aligned. There is no problem even if a plurality of two-dimensional sheet metal chalcogenides are overlapped, and there may be steps as shown in FIG.
  • the crystal orientations of the metal chalcogenides of a plurality of two-dimensional sheets are uniform If so, epitaxial growth is possible. Since epitaxial growth is possible even if it is not a perfect single sheet, the substrate for epitaxial growth of the embodiment can be provided at low cost.
  • metal chalcogenide suitable when growing a SiC wafer, a GaN wafer, and a GaAs wafer is shown. As described below, the combination of the metal chalcogenide elements can be adjusted to a suitable metal chalcogenide depending on the wafer.
  • MoSe 1.6 S 0.4 is used as the metal chalcogenide. Then, the error between the a-axis length of 3.189 ⁇ of GaN and the a-axis length of 3.189 ⁇ of the metal chalcogenide becomes 0.0%, which is suitable for epitaxial growth of GaN.
  • the metal chalcogenide In 0.99 Ga 0.01 Se is used as the metal chalcogenide. Then, the error of the a-axis length of 3.997 ⁇ of the GaAs (111) plane and the triangular lattice axis length of 3.97 ⁇ of the metal chalcogenide becomes 0%, which is suitable for epitaxial growth of GaAs.
  • the second embodiment relates to a method of manufacturing a substrate for epitaxial growth.
  • FIG. 4 shows a flow chart of a method of manufacturing a substrate for epitaxial growth.
  • FIG. 5 shows a process drawing of a method of manufacturing a substrate for epitaxial growth. The method for producing an epitaxial growth substrate described below is in line with the steps of FIGS.
  • the epitaxial growth substrate manufactured in the second embodiment is the epitaxial growth substrate of the first embodiment.
  • the difference between the lattice constant of the polycrystalline metal chalcogenide 3 and the polycrystalline metal chalcogenide 3 on the non-oriented substrate 1 is within ⁇ 1.0%.
  • the single crystal wafers 4 are sequentially stacked (step 1), heated and cooled to form the intermediate layer 5 between the substrate 1 and the single crystal wafer 4 (step 2).
  • Heteroepitaxial growth can be performed using the obtained substrate 100 for epitaxial growth to produce an intended epitaxial substrate.
  • a polycrystalline metal chalcogenide 3 is provided on the substrate 1 described in the first embodiment (FIG. 5 (a)).
  • the polycrystalline metal chalcogenide 3 is preferably a thin film or a powder.
  • the thin film of polycrystalline metal chalcogenide 3 can be deposited by vapor deposition or sputtering.
  • the base material 1, the polycrystalline metal chalcogenide 3 and the single crystal wafer 4 are sequentially stacked (FIG. 5 (b)).
  • the single crystal wafer 4 used at this time is preferably a wafer having a difference of ⁇ 1.0% or less from the lattice constant of the polycrystalline metal chalcogenide 3.
  • An epitaxial substrate to be produced is used as a template for the single crystal wafer 4.
  • the polycrystalline metal chalcogenide 3 is heated until it melts, cooled and crystallized to form an intermediate layer 5 of the crystallized metal chalcogenide between the base material 1 and the single crystal wafer 4 (FIG. 5 (FIG. c)).
  • the substrate 1 and the single crystal wafer 4 may be pressed against each other and pressure may be applied, or an atmosphere for melting the metal chalcogenide 3 may be pressurized.
  • an epitaxial film (solid phase epitaxy) of metal chalcogenide maintaining an epitaxial relationship with the crystal lattice of the single crystal wafer 4 is formed on the side of the intermediate layer 4 on the single crystal wafer 4.
  • the crystal orientation of the metal chalcogenide is uniform. This is because the lattice constant (plane orientation on the side of the base material 1) of the single crystal wafer 4 matches the lattice constant of the metal chalcogenide, so the metal chalcogenide crystallizes using the crystal plane of the single crystal wafer 4 as a template. It is.
  • the metal chalcogenide has a two-dimensional sheet-like crystal structure, and the two-dimensional sheet of the metal chalcogenide arranged entirely along the crystal plane of the single crystal wafer 4 is the surface of the single crystal wafer 4 on the substrate 1 side. And laminated in the direction of the substrate 1 side.
  • the thickness of the intermediate layer 5 is preferably thicker than 1.0 ⁇ m, and more preferably thicker than any of 3 ⁇ m, 5 ⁇ m and 10 ⁇ m.
  • the thickness of the intermediate layer 5 is preferably thinner than 350 ⁇ m.
  • the elements constituting the metal chalcogenide are appropriately adjusted for the purpose of raising and lowering the melting point, improving the releasability, improving the crystallinity, and improving the crystal lattice matching.
  • Either surface may be composed of a two-dimensional sheet of a plurality of metal chalcogenides.
  • a substrate capable of large area epitaxial growth without being a single two-dimensional sheet can be obtained.
  • the single crystal wafer 4 is not particularly limited, as it is at least one single crystal wafer selected from the group consisting of metalloids such as Si and Ge, various oxides, and compounds.
  • the single crystal wafer 4 obtained by cleavage can be reused as the single crystal wafer 4 used when forming the intermediate layer 5.
  • the remaining metal chalcogenide 6 of the intermediate layer 5 in contact with the single crystal wafer 4 remaining on the single crystal wafer 4 can be reused as a material of the intermediate layer 5.
  • the single crystal wafer 4 is expensive, it can be reused in the method for manufacturing an epitaxial growth substrate of the second embodiment, so that the manufacturing cost of the substrate for epitaxial growth can be reduced. Since the process of the method of manufacturing the substrate for epitaxial growth does not impose a large load on the single crystal wafer 4, the number of reusable times is, for example, several hundreds times or several thousand times, so that it is for epitaxial growth of the second embodiment.
  • the substrate preparation method is excellent.
  • the third embodiment relates to an epitaxial substrate.
  • the epitaxial substrate of the third embodiment is a substrate epitaxially grown using the substrate 100 for epitaxial growth of the first embodiment.
  • FIG. 6 is a conceptual view of the epitaxial substrate 200 of the third embodiment.
  • the epitaxial substrate 200 of FIG. 6 has a substrate 1, a buffer layer 2 and an epitaxial layer 7.
  • the substrate 1 and the buffer layer 2 are a substrate 100 for epitaxial growth.
  • the lattice constant of the metal chalcogenide on the surface of the buffer layer 2 opposite to the substrate 1 is matched to that of the epitaxial layer 7.
  • the lattice constant of the epitaxial layer 7 (the plane orientation on the side of the base 1) is the difference with the lattice constant of the metal chalcogenide ([lattice constant of the epitaxial layer 7] ⁇ [the surface of the buffer layer 2 on the opposite side to the side of the base 1
  • the lattice constant of the metal chalcogenide] / "lattice constant of the epitaxial layer 7" is within 1.0%, and the buffer layer 2 and the epitaxial layer 7 are heteroepitaxial.
  • the epitaxial layer 7 is a semiconductor layer such as a SiC layer, a GaAs layer or a GaN layer, or a superconducting layer such as YBCO.
  • the epitaxial layer 7 is not particularly limited, as it is one or more epitaxial layers selected from the group consisting of metalloids such as Si and Ge, various oxides, and compounds.
  • the epitaxial substrate 200 of the embodiment is used for the epitaxial substrate 200 may be observed and measured at any four points of the epitaxial substrate 200.
  • the center and the diagonal, and the middle point of the center to the center from the outer periphery may be optionally measured at about three points.
  • the cross section of the epitaxial substrate 200 is observed by a transmission electron microscope to clarify the film thickness, the composition, etc., and the in-plane or in-plane diffraction peak of the epitaxial substrate 200 is observed by X-ray diffraction. By doing this, the epitaxial relationship between the epitaxial film 7 and the buffer layer 2 can be understood.
  • the substrate 1 may be peeled off from the epitaxial substrate 200.
  • the buffer layer 2 can be removed from the epitaxial substrate 200.
  • the epitaxial layer 7 is a superconducting layer such as YBCO
  • the base material 1 and the buffer layer 2 are removed, and an insulating layer is provided on the epitaxial layer 7 to produce a superconducting wire or a superconducting magnet. it can.
  • FIG. 7 shows a conceptual diagram of the semiconductor device 300 of the embodiment.
  • the semiconductor element 300 shown in FIG. 7 is a solar cell.
  • a semiconductor device 300 shown in FIG. 7 includes a lower electrode 301, a transition metal chalcogenide 302, a p-type GaAs layer 303, an n-type GaAs layer 304, and an upper electrode 305.
  • the transition metal chalcogenide 302, the p-type GaAs layer 303 and the n-type GaAs layer 304 correspond to the epitaxial substrate of the third embodiment.
  • the base material of the epitaxial substrate may be removed and the lower electrode 301 may be provided, or a metal plate may be used as the base material and the metal plate may be used as the lower electrode 301. Since the transition metal chalcogenide 302 is conductive, it may be provided between the p-type GaAs layer 303 and the lower electrode 301, or the transition metal chalcogenide 302 may be removed.
  • the fourth embodiment includes an epitaxial GaAs layer grown from the epitaxial growth substrate 100 of the embodiment.
  • the formation of the epitaxial GaAs layer requires a large cost, but the epitaxial GaAs layer grown from the substrate 100 for epitaxial growth of the embodiment can be formed at a low cost, thereby reducing the manufacturing cost of the semiconductor device. be able to.
  • the solar cell may be a multijunction solar cell.
  • FIG. 8 shows a conceptual diagram of the semiconductor device 400 of the embodiment.
  • the semiconductor element 400 shown in FIG. 8 is a high frequency device.
  • the semiconductor device 400 shown in FIG. 8 includes an alumina plate 401, a transition metal chalcogenide 402, a semi-insulating GaAs layer 403, an active layer 404, a gate 405, a drain 406 and a source 407.
  • the lattice constants of the transition metal chalcogenide 402 and the semi-insulating GaAs layer 403 match, and the alumina plate 401, the transition metal chalcogenide 402 and the semi-insulating GaAs layer 403 correspond to the epitaxial substrate of the third embodiment.
  • the transition metal chalcogenide 402 may be provided between the p semi-insulating GaAs layer 403 and the alumina plate 401, or may be removed together with the base material.
  • the fifth embodiment includes an epitaxial GaAs layer grown from the epitaxial growth substrate 100 of the embodiment. Usually, the formation of the epitaxial GaAs layer requires a large cost, but the epitaxial GaAs layer grown from the substrate 100 for epitaxial growth of the embodiment can be formed at a low cost, thereby reducing the manufacturing cost of the semiconductor device. be able to.
  • FIG. 9 shows a conceptual diagram of the semiconductor device 500 of the embodiment.
  • the semiconductor element 500 shown in FIG. 9 is a light emitting device (Light Emitting Device: LED).
  • the semiconductor device 500 shown in FIG. 9 includes a lower electrode 501, a transition metal chalcogenide 502, an n-type GaN layer 503, a quantum well layer 504, a p-type GaN layer 505, and an upper electrode 506.
  • the lattice constants of the transition metal chalcogenide 502 and the n-type GaN layer 503 match, and the lower electrode 501 corresponds to the epitaxial substrate of the third embodiment.
  • the lower electrode 501 and the transition metal chalcogenide 502 may be removed to form an insulating film.
  • the sixth embodiment includes an epitaxial GaN layer grown from the substrate 100 for epitaxial growth of the embodiment.
  • the formation of the epitaxial GaN layer requires a large cost, but the epitaxial GaN layer grown from the epitaxial growth substrate 100 of the embodiment can be formed at a low cost, thereby reducing the manufacturing cost of the semiconductor device. be able to.
  • FIG. 10 shows a conceptual diagram of the semiconductor device 600 of the embodiment.
  • the semiconductor element 600 shown in FIG. 10 is a trench type SiC-MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the semiconductor element 600 shown in FIG. 10 includes a drain electrode 601, a transition metal chalcogenide 602, an n-type SiC drift layer 603, a p ⁇ layer 604, ap + region 605, an n + region 606, a gate 607, an insulating film 608, and a source electrode 609. .
  • SiC-MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • the seventh embodiment includes an epitaxial SiC layer grown from the substrate 100 for epitaxial growth of the embodiment.
  • the formation of the epitaxial SiC layer requires a large cost, but the epitaxial SiC layer grown from the substrate 100 for epitaxial growth of the embodiment can be formed at a low cost, thereby reducing the manufacturing cost of the semiconductor device. be able to.
  • Example 1 A 0.5 mm thick glass substrate (Eagle XG) was prepared as a substrate. On this substrate, 50 ⁇ m of InSe containing a trace amount of Ga was formed by vapor deposition. A GaAs (111) single crystal substrate was placed on top of the deposited film. This was heated and gradually cooled in an electric furnace at 1 atmosphere of argon atmosphere to dissolve and crystallize InSe. This was taken out, a cutter knife was inserted between the glass substrate and the GaAs (111) single crystal substrate while keeping at about 200 ° C., and the substrate was peeled up and down. Thus, a substrate for epitaxial growth having a two-dimensional layered compound formed on glass was obtained.
  • the a-axis length of the InSe compound was determined by 4-axis X-ray diffraction to be 4.000 ⁇ .
  • a GaAs-based three-junction photoelectric conversion device was produced, and after production, it was peeled from the glass substrate to form an electrode.
  • Example 2 A 0.5 mm thick alumina substrate was prepared as a substrate. On this substrate, 50 ⁇ m of molybdenum selenide sulfide containing about 20% of Se was formed by sputtering. A GaN (0001) single crystal substrate was placed on top of the deposited film. The resultant was heated and gradually cooled in an electric furnace at an argon atmosphere of 10 atm to melt and crystallize a selenium selenide molybdenum sulfide compound. While maintaining this at about 200 ° C., a cutter knife was inserted between the alumina substrate and the GaN (0001) single crystal substrate, and the substrate was peeled up and down.
  • a substrate for epitaxial growth in which a two-dimensional layered compound was formed on an alumina substrate was obtained.
  • the a-axis length of the selenized sulfurized molybdenum compound was determined by 4-axis X-ray diffraction to be 3.189 ⁇ .
  • a GaN-based light emitting device was produced. After preparation, it was peeled from the alumina substrate to form an electrode. When using a horizontal element, it is not necessary to peel off the alumina substrate.
  • Example 3 A 0.5 mm thick alumina substrate was prepared as a substrate. On this substrate, 50 ⁇ m of chromium molybdenum molybdenum containing about 40% of Cr was formed by sputtering. A SiC (0001) single crystal substrate was placed on the deposited film. The resultant was heated and gradually cooled in an electric furnace at an argon atmosphere of 10 atm to dissolve and crystallize the chromium sulfide molybdenum compound. While keeping this at about 200 ° C., a cutter knife was inserted between the alumina substrate and the SiC (0001) single crystal substrate, and the substrate was pulled up and down.
  • a substrate for epitaxial growth in which a two-dimensional layered compound was formed on an alumina substrate was obtained.
  • the a-axis length of the chromium sulfide molybdenum compound was determined by 4-axis X-ray diffraction to be 3.073 ⁇ .
  • a SiC power device was produced. After preparation, it was peeled from the alumina substrate to form an electrode. When using a horizontal element, it is not necessary to peel off the alumina substrate.
  • a 0.5 mm thick glass substrate (Eagle XG) was prepared as a substrate. On this substrate, 50 ⁇ m of InSe containing a trace amount of Ga was formed by vapor deposition. The deposited film glass substrates were stacked and placed. This was heated and gradually cooled in an electric furnace at 1 atmosphere of argon atmosphere to dissolve and crystallize InSe. This was taken out, a cutter knife was inserted between the glass substrate and the glass substrate while keeping at about 200 ° C., and the substrate was peeled up and down.
  • substrate for epitaxial growth 1 ... substrate, ... 2 ... buffer layer, 3 ... polycrystalline metal chalcogenide 3, 4 ... single crystal wafer, 5 ... intermediate layer, 6 ... metal chalcogenide, 200 ... epitaxial substrate, 7 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

実施形態は、低コストなエピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子を提供する。実施形態のエピタキシャル成長用基板は、無配向性である基材と、基材上に金属カルコゲナイドを含むバッファー層とを含み、バッファー層の基板側とは反対側の表面において、金属カルコゲナイドは結晶配向性が揃っており、バッファー層の厚さは、１．０μｍ以上である。

Description

エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子
　実施形態は、エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子に関する。
　従来の単結晶品質のデバイス(例としてLED、パワーデバイス、化合物太陽電池など)は高品質な単結晶基板上に作製することで高い性能を実現することができている。しかし単結晶基板は結晶化からウエハ切り出しまでに投入されるエネルギー、時間、工程、材料などに多くのコストがかかるため、単結晶基板のコストが製造コスト全体の多くを占め、デバイス、機器の普及の妨げになっている。
　ガラス基板など安価な板材を用いて単結晶品質のデバイスが作成できれば、製造コスト低減に大きく寄与し、電子デバイス普及拡大が期待できるが、ガラス基板など安価な板材の表面は非晶質、ランダム配向、多結晶などで、単結晶品質のデバイスをエピタキシャル成長させて作製することはできない。しかし安価な基板の表面に何らかの処理を施すことで、そこから成長する結晶の配向を誘起し単結晶品質のデバイスを作製できる可能性があり、実用化されているデバイスはないものの検討されている。
　ＩＩＩ－Ｖ族化合物太陽電池はタンデム化することにより効率が３０％を上回り、普及への期待が大きいが、うちGaAs基板のコストが製品コストの数十パーセントを占める。これを解決する手段としてエピタキシャルリフトオフという手法が開発されている。デバイス部分を作製する前にあらかじめ単結晶基板に酸で溶ける保護層を設け、デバイス作製後にリフトオフすることで、再度単結晶基板を用いるという手段である。しかしこれはデバイス作製ごとにエッチングと研磨工程など煩雑な工程が増加し、かつ、酸を用いることから基板のリサイクル回数が十分ではない。これらのことから、タンデム化されたＩＩＩ－Ｖ族化合物太陽電池は非常に高価である。
　シリコン（１１１）基板上にバッファー層としてＧａ２Ｓｅ３－Ｉｎ２Ｓｅ３化合物を蒸着形成し、その上にＩＩＩ－Ｖ族化合物太陽電池をヘテロエピタキシャル成長させる取り組みも実施されている。（０００１）配向Ｇａ２Ｓｅ３－Ｉｎ２Ｓｅ３化合物結晶の面内三角格子はＧａＡｓ系化合物の（１１１）面三角格子と格子定数が近く、高品質な結晶を配向させることができるという狙いだが、組成傾斜を形成する蒸着工程の増加と、そもそもエピタキシャルＳｉ基板が高価であることから、決定的な低コスト作製法ではない。
　安価なガラス基板上にグラフェンシートを配置し、その上にＧａＮをエピタキシャル成長させ、形成したＬＥＤを発光させることができる。しかしグラフェンシート内の格子定数とｃ軸配向ＧａＮの面内格子定数には大きな差があり、素子寿命や発光特性などの課題がある。また大面積でグラフェンシートを均一に作製する必要があるため、現時点では高コストな製法である。
　また安価なガラス基板上に層状酸化物や金属カルコゲナイドなどのナノシートを配置し、結晶成長用基板として用いる方法が提案されている。しかし作製されるナノシートは薄く、幅も数μｍから大きくても数ｍｍ程度の大きさが限界であるため、量産に必要なインチサイズで面内に結晶方位がそろった基板を作製することはできない。多数のナノシートを重ねながら大面積化するという方法では、さまざまなデバイスの性能を低下させる欠陥が多数発生するため実用できない。
　また、安価な基板上にストライプ状の溝を形成し、ストライプ形状に対応した結晶方位で酸化亜鉛透明電極を作製することに成功している。しかし、かかる方法で作製された電極は、面内Ｘ線測定による回折ピークの半値幅が極めて広い。ストライプの周期が１００μｍレベルのサイズで、結晶における元素のÅ（オングストローム）レベルの周期には大きなかい離がある。透明電極用途など要求される結晶品質が高くない場合は有効だが、この技術でエピタキシャル結晶成長用基板として用いることはできないと考えられる。
国際公開第２００９／０３１３３２号
　実施形態は、低コストなエピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子を提供する。
　実施形態のエピタキシャル成長用基板は、無配向性である基材と、基材上に金属カルコゲナイドを含むバッファー層とを含み、バッファー層の基板側とは反対側の表面において、金属カルコゲナイドは結晶配向性が揃っており、バッファー層の厚さは、１．０μｍ以上である。
実施形態に係るエピタキシャル成長用基板の概念図。 実施形態に係るエピタキシャル成長用基板の走査型電子顕微鏡による断面撮影像。 実施形態に係るエピタキシャル成長用基板の４軸Ｘ線測定結果。 実施形態に係るエピタキシャル成長用基板の作製方法のフロー図。 実施形態に係るエピタキシャル成長用基板の作製方法の工程図。 実施形態に係るエピタキシャル基板の概念図。 実施形態に係る半導体素子の概念図。 実施形態に係る半導体素子の概念図。 実施形態に係る半導体素子の概念図。 実施形態に係る半導体素子の概念図。
　以下、図面を参照して、本発明の実施形態について詳細に説明する。なお、以下の説明では、同一部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
（第１実施形態）
　第１実施形態は、エピタキシャル成長用基板に関する。図１の断面概念図に第１実施形態のエピタキシャル成長用基板１００を示す。図１に示すエピタキシャル成長用基１００は、基板１と、基板１上に存在するバッファー層２を有する。図２に、エピタキシャル成長用基板１００の走査型電子顕微鏡による断面撮影像を示す。
（基板）
　実施形態の基材１は、無配向性の基材である。結晶配向の無い基材１は、ガラス、金属、多結晶体、プラスチック（樹脂）、セラミックス、非晶質など一義的に決まる結晶配向がなければ何でもよい。基材１は、エピタキシャル成長に必要なバッファー層２を保持するものであれば特に限定されない。基材１には、高価な単結晶基材は用いない。
（バッファー層）
　実施形態のバッファー層２は、金属カルコゲナイドを含む層である。バッファー層２の基材１側とは反対側の表面の結晶配向性が揃っている。バッファー層２の基材１側とは反対側の表面がエピタキシャル成長が可能な面である。バッファー層２は基材１と直接接した表面を有する。バッファー層２の基材１側とは反対側の表面は、バッファー層２の基材１と直接接した表面とは反対側の面である。
　バッファー層２の厚さは、１．０μｍ以上であることが好ましい。バッファー層２の厚さが１μｍ未満であると、バッファー層２が薄すぎて、結晶配向性が揃った面を有するバッファー層２の作製が困難である。また、バッファー層２の作製時にバッファー層２の一部は、単結晶ウエハとともに剥離され、薄すぎるバッファー層２は、この剥離の際に基材１からはがれて、結晶配向性が揃った面が得られにくくなるため好ましくない。そこで、バッファー層２の厚さは、３μｍ以上、５μｍ以上、そして１０μｍ以上であることがより好ましい。また、バッファー層２の厚さは、３００μｍ以下が好ましい。バッファー層２の厚さが３００μｍを超えると、バッファー層２に含まれる金属カルコゲナイドの使用量が多くなりコストの観点から好ましくない。また、バッファー層２の作製時に加熱を行うが、作製されるバッファー層２が厚すぎると加熱ムラが生じやすく、特に、面積がセンチメートル平米以上の面で結晶配向性を揃えるのが難しくなるため好ましくない。例えば、３００ｍｍウエハ用など大面積なエピタキシャル成長用基板の場合、厚すぎるバッファー層２は好ましくない。バッファー層２のより好ましい厚さは、１．０μｍ以上１００μｍ以下である。
　バッファー層２の厚さの定義は以下のとおりである。安価な無配向性基材１はさまざまなものを選択することができるため、平坦性も一律ではなく、ガラス基板のように比較的平坦度の高いものもあれば、焼結セラミックス基材のように局所的に凹凸が含まれる。ここでエピタキシャル成長用基板１００を造る際に金属カルコゲナイドは融解するため、基材１の凹凸の隙間に十分充填される。そして結晶格子の型となる単結晶ウエハは平たん性の高い基材であるため、劈開して出来上がったエピタキシャル成長用基板１００は単結晶ウエハに近い平坦度を持っている。この場合、バッファー層２の厚さはバッファー層２の基材１側とは反対側の表面から垂直に凹凸のもっともへこんだ部分までの距離である。厚さを求めるには、電子顕微鏡観察像で、バッファー層２の厚さに応じて１μｍ以上１０００μ以下程度の幅でエピタキシャル成長用基板の側面を観察すればよい。
　バッファー層２の基材１側とは反対側の表面の面内回折ピークの半値幅が１０００ａｒｃ．ｓｅｃ．以内の範囲にあることが好ましい。バッファー層２の基材１側とは反対側の表面で、４軸Ｘ線回折による極点観察を行うと、金属カルコゲナイドの結晶配向性が揃っているため、スポット状で対称性を有する強度分布が観察される。この強度分布のピークの半値幅が５１０００ａｒｃ．ｓｅｃ．以内の範囲であれば、バッファー層２の基材１側とは反対側の表面は、単結晶レベルの結晶品質があるとする。なお、エピタキシャル成長させる観点から、バッファー層２の基材１側とは反対側の表面は結晶配向性が高いほど好ましいため、面内回折ピークの半値幅が５００ａｒｃ．ｓｅｃ．以内の範囲にあることがより好ましい。図３に実施形態のエピタキシャル成長用基板１００の４軸Ｘ線測定結果を示す。金属カルコゲナイドの面内配向の定義は４軸Ｘ線回折により決定される。エピタキシャル成長用基板１００を上から見たときエピタキシャル成長用基板１００が円形、四角形などである場合は、中央および対角、外周から中央の点の中点を、任意で３点ほど測定すればよい。面内の回折ピーク（たとえば（１　０　－１　１）など）の逆極点図を測定し、極点が対称性を有しており、６回対称など高い対称性が確認できればよい。図３に実施形態のエピタキシャル成長用基板１００の４軸Ｘ線測定結果を示す。図３の極点図において、６回対称が確認される。また、極点の半値幅は、５００ａｒｃ．ｓｅｃ．程度である。
　バッファー層２には、金属カルコゲナイド構造を維持する添加物を含んでもよい。なお、バッファー層２に金属カルコゲナイド構造を保持しない不純物が含まれるとバッファー層２の基材１側とは反対側の表面の結晶配向性に悪影響を及ぼす。そこで、バッファー層２は、金属カルコゲナイドからなる層であることが好ましい。なお、金属カルコゲナイドからなるバッファー層２には、不可避てきな不純物が含まれることがある。
　バッファー層２の基材１側の表面は、結晶配向性が揃っていなくてもよい。図２に示すように、バッファー層２の基材１側の表面は、エピタキシャル成長させる面ではないため、その面に含まれる金属カルコゲナイドの結晶配向性は揃わなくてもよい。また、バッファー層２の基材１側とは反対側の表面のから０．５μｍの深さからバッファー層２の基材１側の表面までの内部領域には、非晶質な金属カルコゲナイド、多結晶なカルコゲナイド、又は、非晶質なカルコゲナイド及び多結晶なカルコゲナイドが含まれていてもよい。バッファー層２のかかる内部の領域は、エピタキシャル成長に対して影響を及ぼさない。また、バッファー層２が内部領域も含め全体的に結晶配向性が揃っていると、作製時に単結晶ウエハから剥離させる際に、安価な基材１上のバッファー層が全体的にはがれてしまいやすくなる。これらの理由により、バッファー層２の内部領域には、非晶質な金属カルコゲナイド、多結晶なカルコゲナイド、又は、非晶質なカルコゲナイド及び多結晶なカルコゲナイドを含むことが好ましい。
　金属カルコゲナイドは、Ｓｅ、ＳとＴｅからなる群から選ばれる１種以上の元素と金属との化合物である。金属カルコゲナイドは、面方向に広がる二次元のシート状である。金属カルコゲナイドは、元素の選択により格子定数を任意に変えることができる。金属カルコゲナイドの組成を変えることで、エピタキシャル成長させる単結晶層の格子定数と金属カルコゲナイドの格子定数を合わせることができる。つまり、エピタキシャル成長させる単結晶層及び成長させたい結晶方位に応じて、金属カルコゲナイドの組成を変えることで、例えば、ＳｉＣエピタキシャル成長用、ＧａＮエピタキシャル成長用などに適した基板を用意することができる。成長させる面方位も調整可能である。ＳｉＣ層やＧａＮ層に限られず金属カルコゲナイドで調整可能な範囲内であれば、成長可能な単結晶層は限定されない。成長可能な単結晶層は、他には例えば、ＧａＡｓ、ＩｎＮやＡｌＮなどから構成される半導体層などが含まれる。単結晶層は、ＳｉやＧｅなどの半金属、各種酸化物と化合物などからなる群から選ばれる１種以上であり特に限定されない。
　エピタキシャル成長させる単結晶層の格子定数（エピタキシャル成長方向の結晶方位の格子定数）とバッファー層２の基材１側とは反対側の表面の金属カルコゲナイドの格子定数のとの差（［エピタキシャル成長させる単結晶層の格子定数］－［バッファー層２の基材１側とは反対側の表面の金属カルコゲナイドの格子定数］／「エピタキシャル成長させる単結晶層の格子定数」）は、±（プラスマイナス）１．０％以内が好ましい。格子定数の差が大きいと、エピタキシャル成長しにくく、ずれが大きいとエピタキシャル成長しない。そこで、エピタキシャル成長させる単結晶層の格子定数とバッファー層２の基材１側とは反対側の表面の金属カルコゲナイドの格子定数のとの差は、±０．５％以内であることがより好ましい。格子定数は、４軸Ｘ線回折測定によって求められる。
　金属カルコゲナイドの金属は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ｐｔ、Ａｕ、Ｃｕ、Ａｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｂ及びＢｉからなる群より選ばれる１種以上であることが好ましい。
　二次元シート状の金属カルコゲナイドは、基材１側とは反対側の表面が、複数の二次元シート状の金属カルコゲナイドで構成されている場合がある。このとき、基材１側とは反対側の表面は、複数の二次元シート状の金属カルコゲナイドの結晶配向性が揃うように配列されている。複数の二次元シート状の金属カルコゲナイドは重なっていても問題はないし、図２のように段差があってもよい。単結晶ウエハとの剥離の際に、基材１側とは反対側の表面が１枚の二次元シートの金属カルコゲナイドではなくても、複数枚の二次元シートの金属カルコゲナイドの結晶配向性が揃っていれば、エピタキシャル成長が可能である。完璧な１枚のシート状物でなくともエピタキシャル成長が可能であることから、実施形態のエピタキシャル成長用基板は、安価に提供可能である。
　ＳｉＣウエハ、ＧａＮウエハ、ＧａＡｓウエハを成長させる際に好適な金属カルコゲナイドの一例を示す。下記に示すように、金属カルコゲナイドの元素の組み合わせによって、ウエハに応じて好適な金属カルコゲナイドに調整することができる。
　また、例えば、面方位が（０００１）のエピタキシャルＳｉＣウエハの成長用基板では、金属カルコゲナイドにＣｒ０．９６Ｓｎ０．０４Ｓ２を用いる。すると、ＳｉＣのａ軸長３．０７３Åと金属カルコゲナイドのａ軸長３．０７３Åの誤差が０．０％となりＳｉＣのエピタキシャル成長に好適である。
　また、例えば、面方位が（０００１）のエピタキシャルＧａＮウエハの成長用基板では、金属カルコゲナイドにＭｏＳｅ１．６Ｓ０．４を用いる。すると、ＧａＮのａ軸長３．１８９Åと金属カルコゲナイドのａ軸長３．１８９Åの誤差が０．０％となりＧａＮのエピタキシャル成長に好適である。
　また、例えば、面方位が（１１１）のエピタキシャルＧａＡｓウエハの成長用基板では、金属カルコゲナイドにＩｎ０．９９Ｇａ０．０１Ｓｅを用いる。すると、ＧａＡｓ（１１１）面のａ軸長３．９９７Åと金属カルコゲナイドの３角格子軸長３．９９７Åの誤差が０％となりＧａＡｓのエピタキシャル成長に好適である。
（第２実施形態）
　第２実施形態は、エピタキシャル成長用基板の作製方法に関する。図４にエピタキシャル成長用基板の作製方法のフロー図を示す。図５にエピタキシャル成長用基板の作製方法の工程図を示す。以下に説明するエピタキシャル成長用基板の作製方法は、図４、５の工程に沿ったものである。第２実施形態で作製するエピタキシャル成長用基板は、第１実施形態のエピタキシャル成長用基板である。
　第２実施形態のエピタキシャル成長用基板の作製方法は、無配向性である基材１上に多結晶の金属カルコゲナイド３と、多結晶の金属カルコゲナイド３の格子定数との差が±１．０％以内の単結晶ウエハ４を順に重ね（工程１）、加熱、冷却して基板１と単結晶ウエハ４の間に中間層５を形成し（工程２）単結晶ウエハと伴に中間層５の一部を剥離して（工程３）、基板１上に厚さが１．０μｍ以上のバッファー層２が存在するエピタキシャル成長用基板１００を得る。得られたエピタキシャル成長用基板１００を用いて、ヘテロエピタキシャル成長を行い目的のエピタキシャル基板を作製することができる。
　第１実施形態に記載の基材１上に多結晶の金属カルコゲナイド３を設ける（図５（ａ））。多結晶の金属カルコゲナイド３は、薄膜又は粉体であることが好ましい。多結晶の金属カルコゲナイド３の薄膜は、蒸着又はスパッタで製膜することができる。
　そして、基材１、多結晶の金属カルコゲナイド３、単結晶ウエハ４の順に重ねる（図５（ｂ））。このとき用いる単結晶ウエハ４は、多結晶の金属カルコゲナイド３の格子定数との差が±１．０％以内のウエハであることが好ましい。作製したいエピタキシャル基板を鋳型として単結晶ウエハ４に用いる。
　そして、多結晶の金属カルコゲナイド３が溶融するまで加熱し、冷却して結晶化させて基材１と単結晶ウエハ４の間に結晶化した金属カルコゲナイドの中間層５が形成される（図５（ｃ））。多結晶の金属カルコゲナイド３を溶融する際に、基材１と単結晶ウエハ４を押し合わせて圧力をかけてもよいし、金属カルコゲナイド３を溶融させる雰囲気を加圧してもよい。中間層４の単結晶ウエハ４側では、単結晶ウエハ４の結晶格子とエピタキシャル関係を保った金属カルコゲナイドのエピタキシャル膜（固相エピキタシー）が形成される。従って、金属カルコゲナイドの結晶配向性が揃っている。これは、単結晶ウエハ４の格子定数（基材１側の面方位）が金属カルコゲナイドの格子定数とマッチしているため、単結晶ウエハ４の結晶面を鋳型にして金属カルコゲナイドが結晶化するからである。金属カルコゲナイドは、二次元シート状の結晶構造を有し、単結晶ウエハ４の結晶面に沿って全面的に配列された金属カルコゲナイドの二次元シートが、単結晶ウエハ４の基材１側の面と接し、基材１側方向に積層している。中間層５の厚さは、１．０μｍより厚いことが好ましく、３μｍ、５μｍ、１０μｍのいずれよりも厚いことがより好ましい。また、中間層５の厚さは、３５０μｍよりも薄いことが好ましい。融点の上昇や下降、剥離性の向上、結晶性向上、結晶格子マッチングの向上などの目的で、金属カルコゲナイドを構成する元素は適宜調整される。
　そして、中間層５から劈開することで、単結晶ウエハ４と伴に中間層５の一部を剥離して、基材１上に厚さが１．０μｍ以上の第１実施形態に記載のバッファー層２が存在するエピタキシャル成長用基板１００（図５（ｄ））を得る。中間層５の一部は、バッファー層２となる。金属カルコゲナイドは二次元シート状の結晶であるため、シート間で劈開される。従って、基材１側のバッファー層２の表面も単結晶ウエハ４に残った中間層の一部の表面も金属カルコゲナイド６の二次元シート状の結晶が配列している。どちらの面も複数の金属カルコゲナイドの二次元シートで構成されていてもよい。１枚の二次元シートでなくても大面積のエピタキシャル成長が可能な基板が得られる。エピタキシャル成長させたい物質及び面方位に応じて、単結晶ウエハ４と多結晶の金属カルコゲナイド３の組み合わせを変えることができる。従って、実施形態のエピタキシャル成長用基板１００の作製方法は、Ｓｉ、ＳｉＣ、ＧａＡｓ、Ｇｅなどのエピタキシャル基板の種類に限定されない。単結晶ウエハ４は、ＳｉやＧｅなどの半金属、各種酸化物と化合物などからなる群より選ばれる１種以上の単結晶ウエハであり特に限定されない。
 
　劈開によって得られた単結晶ウエハ４は、中間層５を形成する際に用いる単結晶ウエハ４として再利用が可能である。また、単結晶ウエハ４に残り単結晶ウエハ４と接している中間層５の一部の金属カルコゲナイド６も中間層５の原料として再利用が可能である。単結晶ウエハ４は高価であるが第２実施形態のエピタキシャル成長用基板の作製方法では、再利用が可能であるため、エピタキシャル成長用基板の作製コストを下げることができる。エピタキシャル成長用基板の作製方法のプロセスが単結晶ウエハ４に大きな負荷を与えないため再利用可能な回数が、例えば、数百回、数千回と非常に多い点で、第２実施形態のエピタキシャル成長用基板の作製方法は優れている。
（第３実施形態）
　第３実施形態は、エピタキシャル基板に関する。第３実施形態のエピタキシャル基板は、第１実施形態のエピタキシャル成長用基板１００を用いてエピタキシャル成長させた基板である。図６に第３実施形態のエピタキシャル基板２００の概念図を示す。図６のエピタキシャル基板２００は、基材１と、バッファー層２と、エピタキシャル層７とを有する。
　基材１とバッファー層２は、エピタキシャル成長用基板１００である。バッファー層２の基材１側とは反対側の表面にある金属カルコゲナイドの格子定数は、エピタキシャル層７に合わせてある。エピタキシャル層７の格子定数（基材１側の面方位）は、金属カルコゲナイドの格子定数との差（［エピタキシャル層７の格子定数］－［バッファー層２の基材１側とは反対側の表面の金属カルコゲナイドの格子定数］／「エピタキシャル層７の格子定数」）が１．０％以内であり、バッファー層２とエピタキシャル層７は、ヘテロエピタキシャルである。
　エピタキシャル層７は、ＳｉＣ層、ＧａＡｓ層やＧａＮ層などの半導体層、ＹＢＣＯなどの超伝導層である。エピタキシャル層７は、ＳｉやＧｅなどの半金属、各種酸化物と化合物などからなる群より選ばれる１種以上のエピタキシャル層であり特に限定されない。
　エピタキシャル基板２００が実施形態のエピタキシャル成長用基板１００を用いていることは、エピタキシャル基板２００の任意の４点を観察、測定すればよい。エピタキシャル基板２００を上から見たとき素子が円形、四角形などである場合は、中央および対角、外周から中央の点の中点を、任意で３点ほど測定すればよい。測定項目としては、透過型電子顕微鏡によりエピタキシャル基板２００の断面を観察し、膜厚、組成などを明らかにすることと、Ｘ線回折によりエピタキシャル基板２００の膜面直や面内の回折ピークを観測することにより、エピタキシャル膜７とバッファー層２とのエピタキシャル関係が分かる。
　エピタキシャル基板２００から基材１を引きはがしてもよい。また、エピタキシャル基板２００からバッファー層２を除去することもできる。例えば、エピタキシャル層７がＹＢＣＯなどの超伝導層である場合、基材１及びバッファー層２を除去して、エピタキシャル層７上に絶縁層を設け、超伝導配線や超伝導磁石を作製することができる。
（第４実施形態）
　第４実施形態は、半導体素子に関する。図７に実施形態の半導体素子３００の概念図を示す。図７に示す半導体素子３００は、太陽電池である。図７に示す半導体素子３００は、下部電極３０１、遷移金属カルコゲナイド３０２、ｐ型ＧａＡｓ層３０３、ｎ型ＧａＡｓ層３０４と、上部電極３０５を有する。遷移金属カルコゲナイド３０２、ｐ型ＧａＡｓ層３０３とｎ型ＧａＡｓ層３０４が第３実施形態のエピタキシャル基板に相当する。第４実施形態では、エピタキシャル基板の基材を除去し、下部電極３０１を設けてもよいし、基材に金属板を用い、金属板を下部電極３０１としてもよい。遷移金属カルコゲナイド３０２は、導電性があるため、ｐ型ＧａＡｓ層３０３と下部電極３０１との間に設けてもよいし、遷移金属カルコゲナイド３０２を除去してもよい。第４実施形態では、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＧａＡｓ層が含まれる。通常、エピタキシャルＧａＡｓ層の形成には、大きなコストが必要であるが、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＧａＡｓ層は低コストで形成が可能であるため、半導体素子の作製コストを下げることができる。なお、太陽電池は、多接合型太陽電池としてもよい。
（第５実施形態）
　第５実施形態は、半導体素子に関する。図８に実施形態の半導体素子４００の概念図を示す。図８に示す半導体素子４００は、高周波デバイスである。図８に示す半導体素子４００は、アルミナ板４０１、遷移金属カルコゲナイド４０２、半絶縁ＧａＡｓ層４０３、能動層４０４、ゲート４０５、ドレイン４０６とソース４０７を有する。遷移金属カルコゲナイド４０２と半絶縁ＧａＡｓ層４０３の格子定数がマッチし、アルミナ板４０１、遷移金属カルコゲナイド４０２と半絶縁ＧａＡｓ層４０３が第３実施形態のエピタキシャル基板に相当する。遷移金属カルコゲナイド４０２は、ｐ半絶縁ＧａＡｓ層４０３とアルミナ板４０１との間に設けてもよいし、基材とともに遷移金属カルコゲナイド４０２を除去してもよい。第５実施形態では、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＧａＡｓ層が含まれる。通常、エピタキシャルＧａＡｓ層の形成には、大きなコストが必要であるが、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＧａＡｓ層は低コストで形成が可能であるため、半導体素子の作製コストを下げることができる。
（第６実施形態）
　第６実施形態は、半導体素子に関する。図９に実施形態の半導体素子５００の概念図を示す。図９に示す半導体素子５００は、発光デバイス（Light Emitting Device: LED）である。図９に示す半導体素子５００は、下部電極５０１、遷移金属カルコゲナイド５０２、ｎ型ＧａＮ層５０３、量子井戸層５０４、ｐ型ＧａＮ層５０５と上部電極５０６を有する。遷移金属カルコゲナイド５０２とｎ型ＧａＮ層５０３の格子定数がマッチし、下部電極５０１が第３実施形態のエピタキシャル基板に相当する。第６実施形態では、下部電極５０１や遷移金属カルコゲナイド５０２を除去し、絶縁膜を形成してもよい。第６実施形態では、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＧａＮ層が含まれる。通常、エピタキシャルＧａＮ層の形成には、大きなコストが必要であるが、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＧａＮ層は低コストで形成が可能であるため、半導体素子の作製コストを下げることができる。
（第７実施形態）
　第７実施形態は、半導体素子に関する。図１０に実施形態の半導体素子６００の概念図を示す。図１０に示す半導体素子６００は、トレンチ型ＳｉＣ－ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。図１０に示す半導体素子６００は、ドレイン電極６０１、遷移金属カルコゲナイド６０２、ｎ型ＳｉＣドリフト層６０３、ｐ－層６０４、ｐ＋領域６０５、ｎ＋領域６０６、ゲート６０７、絶縁膜６０８、ソース電極６０９を有する。遷移金属カルコゲナイド６０２とｎ型ＳｉＣドリフト層６０３の格子定数がマッチし、ドレイン電極６０１、遷移金属カルコゲナイド６０２、ｎ型ＳｉＣドリフト層６０３、ｐ－層６０４、ｎ＋領域６０５とｐ＋領域６０６が第３実施形態のエピタキシャル基板に相当する。遷移金属カルコゲナイド６０２は、導電性があるため、ｎ型ＳｉＣドリフト層６０３とドレイン電極６０１との間に設けてもよいし、遷移金属カルコゲナイド６０２を除去してもよい。第７実施形態では、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＳｉＣ層が含まれる。通常、エピタキシャルＳｉＣ層の形成には、大きなコストが必要であるが、実施形態のエピタキシャル成長用基板１００から成長させたエピタキシャルＳｉＣ層は低コストで形成が可能であるため、半導体素子の作製コストを下げることができる。
　以下、実施例および比較例を説明する。
　（実施例１）
　基板として、厚さ０．５ｍｍのガラス基板（イーグルＸＧ）を用意した。この基板上に、蒸着法により微量のＧａを含むＩｎＳｅを５０μｍ形成した。蒸着膜にＧａＡｓ（１１１）単結晶基板を重ねて置いた。これをアルゴン雰囲気１気圧の電気炉で加熱、徐冷し、ＩｎＳｅを溶解、結晶化させた。これを取り出し、２００℃程度に保ちながらガラス基板とＧａＡｓ（１１１）単結晶基板の間にカッターナイフを差し込み、基板を上下に引きはがした。これによりガラス上に２次元層状化合物の形成されたエピタキシャル成長用基板を得た。４軸Ｘ線回折によりＩｎＳｅ化合物のａ軸長を決定したところ、４．０００Åであった。これを基材に用いてにＧａＡｓ系三接合光電変換素子を作製し、作製後にガラス基材から引きはがして電極を形成した。
（実施例２）
　基板として、厚さ０．５ｍｍのアルミナ基板を用意した。この基板上に、スパッタ法により２０％程度のＳｅを含むセレン化硫化モリブデンを５０μｍ形成した。蒸着膜にＧａＮ（０００１）単結晶基板を重ねて置いた。これをアルゴン雰囲気１０気圧の電気炉に加熱、徐冷し、セレン化硫化モリブデン化合物を溶解、結晶化させた。これを２００℃程度に保ちながらアルミナ基板とＧａＮ（０００１）単結晶基板の間にカッターナイフを差し込み、基板を上下に引きはがした。これによりアルミナ基板上に２次元層状化合物の形成されたエピタキシャル成長用基板を得た。４軸Ｘ線回折によりセレン化硫化モリブデン化合物のａ軸長を決定したところ、３．１８９Åであった。これを基材に用いてにＧａＮ系発光素子を作製した。作製後にアルミナ基材から引きはがして電極を形成した。また横型素子を用いる場合、アルミナ基板を引きはがす必要はない。
（実施例３）
　基板として、厚さ０．５ｍｍのアルミナ基板を用意した。この基板上に、スパッタ法により４０％程度のＣｒを含む硫化クロムモリブデンを５０μｍ形成した。蒸着膜にＳｉＣ（０００１）単結晶基板を重ねて置いた。これをアルゴン雰囲気１０気圧の電気炉に加熱、徐冷し、硫化クロムモリブデン化合物を溶解、結晶化させた。これを２００℃程度に保ちながらアルミナ基板とＳｉＣ（０００１）単結晶基板の間にカッターナイフを差し込み、基板を上下に引きはがした。これによりアルミナ基板上に２次元層状化合物の形成されたエピタキシャル成長用基板を得た。４軸Ｘ線回折により硫化クロムモリブデン化合物のａ軸長を決定したところ、３．０７３Åであった。これを基材に用いてにＳｉＣパワーデバイスを作製した。作製後にアルミナ基材から引きはがして電極を形成した。また横型素子を用いる場合、アルミナ基板を引きはがす必要はない。
（比較例１）
　基板として、厚さ０．５ｍｍのガラス基板（イーグルＸＧ）を用意した。この基板上に、蒸着法により微量のＧａを含むＩｎＳｅを５０μｍ形成した。蒸着膜ガラス基板を重ねて置いた。これをアルゴン雰囲気１気圧の電気炉で加熱、徐冷し、ＩｎＳｅを溶解、結晶化させた。これを取り出し、２００℃程度に保ちながらガラス基板とガラス基板の間にカッターナイフを差し込み、基板を上下に引きはがした。これについてＸＲＤ回折パターン測定を行ったところ、ガラス上に２次元層状化合物が形成されていることはわかったが、面直はある程度ｃ軸配向だったものの面内の配向はランダムで半値幅が１００００程度と大きく、エピタキシャル成長用基板として使用できるものではなかった。
　明細書中、一部の元素は、元素記号のみで表している。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない上述したこれら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行なうことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００…エピタキシャル成長用基板、１…基材、…２…バッファー層、３…多結晶の金属カルコゲナイド３、４…単結晶ウエハ、５…中間層、６…金属カルコゲナイド、
２００…エピタキシャル基板、７…エピタキシャル層、
３００…半導体素子、３０１…下部電極、３０２…遷移金属カルコゲナイド、３０３…ｐ型ＧａＡｓ層、３０４…ｎ型ＧａＡｓ層、３０５…上部電極、
４００…半導体素子、４０１…アルミナ板、４０２…遷移金属カルコゲナイド、４０３…半絶縁ＧａＡｓ層、４０４…能動層、４０５…ゲート、４０６…ソース、４０７…ドレイン、
５００…半導体素子、５０１…下部電極、５０２…遷移金属カルコゲナイド、５０３…ｎ型ＧａＮ層、５０４…量子井戸層、５０５…ｐ型ＧａＮ層、５０６…上部電極、
６００…半導体素子、６０１…ドレイン電極、６０２…遷移金属カルコゲナイド、６０３…ｎ型ＳｉＣドリフト層、６０４…ｐ－層、６０５…ｎ＋領域、６０６ｐ＋領域、６０７…ゲート、６０８…絶縁膜、６０９…ソース電極、

 

Claims (14)

  1. 　無配向性である基材と、
    　前記基材上に金属カルコゲナイドを含むバッファー層とを含み、
    　前記バッファー層の前記基板側とは反対側の表面において、前記金属カルコゲナイドは結晶配向性が揃っており、
    　前記バッファー層の厚さは、１．０μｍ以上であるエピタキシャル成長用基板。
  2. 　前記バッファー層の前記基材側とは反対側の表面の面内回折ピークの半値幅が１０００ａｒｃ．ｓｅｃ．以内の範囲にあるエピタキシャル成長用基板。
  3. 　前記バッファー層は、前記金属カルコゲナイドからなる層である請求項１又は２に記載のエピタキシャル成長用基板。
  4. 　前記バッファー層の前記基材側の表面は、結晶配向性が揃っていない金属カルコゲナイドを含む請求項１ないし３のいずれか１項に記載のエピタキシャル成長用基板。
  5. 　前記金属カルコゲナイドの金属は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ｐｔ、Ａｕ、Ｃｕ、Ａｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｂ及びＢｉからなる群より選ばれる１種以上である請求項１ないし４のいずれか１項に記載のエピタキシャル成長用基板。
  6. 　前記バッファー層の厚さは、１．０μｍ以上３００μ以下である請求項１ないし５のいずれか１項に記載のエピタキシャル成長用基板。
  7. 　無配向性である基材上に金属カルコゲナイドと、前記金属カルコゲナイドの格子定数との差が±１．０％以内の単結晶ウエハを順に重ね、加熱、冷却して前記基板と前記単結晶ウエハの間に中間層を形成し、
    　前記単結晶ウエハと伴に前記中間層の一部を剥離して、前記基板上に厚さが１．０μｍ以上のバッファー層が存在するエピタキシャル成長用基板を得るエピタキシャル成長用基板の作製方法。
  8. 　前記加熱の際に、加圧を行う請求項７に記載のエピタキシャル成長用基板の作製方法。
  9. 　前記加熱によって、前記金属カルコゲナイドを溶融させる請求項７又は８に記載のエピタキシャル成長用基板の作製方法。
  10. 　前記バッファー層の厚さは、３００μｍ以下である請求項７ないし９のいずれか１項に記載尾エピタキシャル成長用基板の作製方法。
  11. 　前記中間層の一部とともに剥離した単結晶ウエハを前記中間層を形成する際に使用する請求項７ないし１０のいずれか１項に記載のエピタキシャル成長用基板の作製方法。
  12. 　エピタキシャル層と、
    　前記エピタキシャル層と接した請求項１ないし６のいずれか１項に記載の金属カルコゲナイドを含むバッファー層とを有し、
    　前記バッファー層の前記エピタキシャル層側の表面の前記金属カルコゲナイドは、結晶配向性が揃い、
    　前記エピタキシャル層の格子定数は、前記金属カルコゲナイドの格子定数との差が±１．０％以内であるエピタキシャル基板。
  13. 　エピタキシャル半導体層と、
    　前記エピタキシャル半導体層と接した請求項１ないし６のいずれか１項に記載の金属カルコゲナイドを含むバッファー層とを有し、
    　前記バッファー層の前記エピタキシャル半導体層側の表面の前記金属カルコゲナイドは、結晶配向性が揃い、
    　前記エピタキシャル半導体層の格子定数は、前記金属カルコゲナイドの格子定数との差が±１．０％以内である半導体素子。
  14. 　前記金属カルコゲナイドの金属は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、ＰｂとＢｉの内のいずれか１種以上である請求項１３に記載の半導体素子。
PCT/JP2017/033975 2017-09-20 2017-09-20 エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子 WO2019058467A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018564430A JP6686183B2 (ja) 2017-09-20 2017-09-20 エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子
PCT/JP2017/033975 WO2019058467A1 (ja) 2017-09-20 2017-09-20 エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子
US16/812,561 US20200211841A1 (en) 2017-09-20 2020-03-09 Epitaxial growth substrate, method of manufacturing epitaxial growth substrate, epitaxial substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/033975 WO2019058467A1 (ja) 2017-09-20 2017-09-20 エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/812,561 Continuation US20200211841A1 (en) 2017-09-20 2020-03-09 Epitaxial growth substrate, method of manufacturing epitaxial growth substrate, epitaxial substrate, and semiconductor device

Publications (1)

Publication Number Publication Date
WO2019058467A1 true WO2019058467A1 (ja) 2019-03-28

Family

ID=65810681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/033975 WO2019058467A1 (ja) 2017-09-20 2017-09-20 エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子

Country Status (3)

Country Link
US (1) US20200211841A1 (ja)
JP (1) JP6686183B2 (ja)
WO (1) WO2019058467A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058308A1 (ja) * 2021-10-05 2023-04-13 株式会社ジャパンディスプレイ 発光装置および発光装置形成基板
US11713518B2 (en) 2021-01-06 2023-08-01 POSTECH Research and Business Development Foundation Method for forming chalcogenide thin film

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113089088A (zh) * 2021-04-12 2021-07-09 东北师范大学 一种二维过渡金属硫族化合物的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161737A (ja) * 1993-12-08 1995-06-23 Nec Corp ＨｇＣｄＴｅ薄膜の成長方法
JP2009062216A (ja) * 2007-09-05 2009-03-26 National Institute For Materials Science 結晶成長用基板とこれを用いた結晶成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161737A (ja) * 1993-12-08 1995-06-23 Nec Corp ＨｇＣｄＴｅ薄膜の成長方法
JP2009062216A (ja) * 2007-09-05 2009-03-26 National Institute For Materials Science 結晶成長用基板とこれを用いた結晶成長方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11713518B2 (en) 2021-01-06 2023-08-01 POSTECH Research and Business Development Foundation Method for forming chalcogenide thin film
WO2023058308A1 (ja) * 2021-10-05 2023-04-13 株式会社ジャパンディスプレイ 発光装置および発光装置形成基板

Also Published As

Publication number Publication date
JP6686183B2 (ja) 2020-04-22
US20200211841A1 (en) 2020-07-02
JPWO2019058467A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
EP0551721B1 (en) Gallium nitride base semiconductor device and method of fabricating the same
US9716004B2 (en) Crystal laminate structure and method for producing same
CN111682061B (zh) 氮化物外延片及其制备方法和半导体器件
JP4249184B2 (ja) 窒化物半導体成長用基板
EP0607435B1 (en) Nitride based semiconductor device and manufacture thereof
US9142623B2 (en) Substrate for epitaxial growth, and crystal laminate structure
US8247684B2 (en) Solar cell and method for fabricating the same
US20200211841A1 (en) Epitaxial growth substrate, method of manufacturing epitaxial growth substrate, epitaxial substrate, and semiconductor device
US7157307B2 (en) Zn-base semiconductor light-emitting device and method for manufacturing same
US8663802B2 (en) Substrate and method for fabricating the same
US8772830B2 (en) Semiconductor wafer including lattice matched or pseudo-lattice matched buffer and GE layers, and electronic device
JP4127463B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2014111527A (ja) Ｉｉｉ族金属窒化物結晶およびその形成方法
KR20120100296A (ko) 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
US8236603B1 (en) Polycrystalline semiconductor layers and methods for forming the same
JP2004296821A (ja) ＺｎＯ系半導体素子およびその製造方法
JP4749584B2 (ja) 半導体基板の製造方法
JPH11243056A (ja) Ｉｉｉ族窒化物半導体の製造方法
JP4559586B2 (ja) 単結晶薄膜材料
Dutta et al. Epitaxial thin film GaAs deposited by MOCVD on low-cost, flexible substrates for high efficiency photovoltaics
EP4090790A1 (en) High-quality group-iii metal nitride seed crystal and method of making
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
TW202033843A (zh) 磊晶成長用基板、磊晶成長用基板的製造方法、磊晶基板及半導體元件
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
JP4052458B2 (ja) ＺｎＯ半導体びその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018564430

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17925879

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17925879

Country of ref document: EP

Kind code of ref document: A1