JP4538920B2 - 半導体レーザおよび半導体装置 - Google Patents
半導体レーザおよび半導体装置 Download PDFInfo
- Publication number
- JP4538920B2 JP4538920B2 JP2000243338A JP2000243338A JP4538920B2 JP 4538920 B2 JP4538920 B2 JP 4538920B2 JP 2000243338 A JP2000243338 A JP 2000243338A JP 2000243338 A JP2000243338 A JP 2000243338A JP 4538920 B2 JP4538920 B2 JP 4538920B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- electrode
- alloying
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザおよび半導体装置に関し、特にＡｌＧａＡｓ系化合物半導体による埋め込みヘテロ接合型半導体レーザと、表面に段差が形成されている半導体装置に関する。
【０００２】
【従来の技術】
低閾値電流を有する半導体レーザは、例えば活性層の横方向に、即ち活性層の面方向と直交する方向に屈折率差を付与し、しかも電流狭搾を行う電流ブロック手段を形成することで実現できる。
【０００３】
上記の構造を実現する半導体レーザが、例えば特許掲載公報第３０１１９３８号に開示されている。
図４（ａ）は、上記の半導体レーザの例の断面図である。
（１００）結晶面による主面に側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを有するＧａＡｓなどからなるｐ型化合物半導体基板１０上に、この化合物半導体基板１０のメサ突起１０ａを有する主面側に、全面的にＡｌＧａＡｓなどからなるｐ型クラッド層１１と、活性層１２と、ＡｌＧａＡｓなどからなる第１のｎ型クラッド層１３と、ＡｌＧａＡｓなどからなるｐ型の電流ブロック層１５と、ＡｌＧａＡｓなどからなるｎ型の第２クラッド層１６と、ＧａＡｓなどからなるｎ型のキャップ層１７との各エピタキシャル層が順次積層されている。
ここで、上記のメサ突起１０ａを形成するメサ溝１０ｂ内の電流ブロック層１５が、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、かつ、第１のｎ型クラッド層１３と第２のｎ型クラッド層１６の間に挟まれて配置された構成となっている。
【０００４】
上記の構成の半導体積層体のｎ型のキャップ層１７に接続してｎ電極２０が形成されている。
上記ｎ電極２０は、例えば図４（ｂ）に示すように、ＡｕＧｅ層２１、Ｎｉ層２２およびＡｕ層２３の積層体からなり、ＡｕＧｅ層２１側がｎ型のキャップ層１７側となっている。
一方、ｐ型半導体基板１０の裏面には、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０が形成されている。
以上のようにして、埋め込みヘテロ接合型半導体レーザＬＤが構成されている。
【０００５】
上記の構成においては、半導体基板１０のメサ突起１０ａ上に形成された動作領域となる活性層１２が、ｐ型クラッド層１１と第１のｎ型クラッド層１３によって挟まれ、その横方向が電流ブロック層１５によって包囲された埋め込みヘテロ（ＢＨ：Buried Hetero ）構造となっている。
活性層１２の両側はｐ型クラッド層１１に生じた（１１１）Ｂ結晶面による側壁斜面１１ａの延長上で規制されるとともに、ｐ型電流ブロック層１５によって規制される。
即ち、ストライプ状のメサ突起１０ａ上の動作領域となる活性層１２自体を挟んでその両側に電流ブロック層１５が形成され、メサ溝１０ｂ領域において、ｐ−ｎ−ｐ−ｎ構造が形成されるので、電流狭搾が効果的に行われ、メサ突起１０ａ上の活性層１２への電流の集中を効果的に行うことができる。
【０００６】
上記の構造の半導体レーザは、１回のエピタキシャル成長で製造することが可能となっている。
上記の半導体レーザの製造方法としては、例えば、（１００）面を主面とするＧａＡｓなどからなるｐ型化合物半導体基板１０の主面に、フォトレジストからなるマスク層の形成および硫酸系の結晶学的エッチングを行い、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを形成する。ここで、メサ突起１０ａのストライプ方向は、図１（ａ）断面を（０１１）面として、この面に垂直な方向に延伸するように形成する。
次に、ＭＯＣＶＤ（有機金属気相成長）法などにより、必要に応じてｐ型のバッファ層を形成した後、ＡｌＧａＡｓからなるｐ型クラッド層１１をエピタキシャル成長させる。この場合、エピタキシャル成長が進行するとメサ突起１０ａの上面では（１００）面に対しての角度が約５５度をなす（１１１）Ｂ結晶面よりなる斜面１０ｂがメサ突起１０ａの両側に自然発生的に生じる。
上記の（１１１）Ｂ結晶面よりなる斜面１０ｂが存在している状態でｐ型クラッド層１１の成長を停止し、連続ＭＯＣＶＤ工程により活性層１２をエピタキシャル成長させると、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長速度が非常に遅いため、実質的に成長せず、活性層１２はメサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。
【０００７】
次に、連続ＭＯＣＶＤ工程により、活性層１２の上層にＡｌＧａＡｓからなる第１のｎ型クラッド層１３をエピタキシャル成長させる。上記の活性層１２の成長と同様に、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長は実質的にしないので、メサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。ここで、メサ突起１０ａ上においてメサ突起１０ａの両側における２つの（１１１）Ｂ結晶面よりなる斜面が交叉する位置まで、かつ、メサ溝１０ｂにおいてｐ型クラッド層１１の斜面１１ａの中間位置までの膜厚で、成長させる。
上記のエピタキシャル成長により、メサ突起１０ａ上に、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４が形成される。
【０００８】
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３の上層にＡｌＧａＡｓからなる電流ブロック層１５をエピタキシャル成長させる。ここで、電流ブロック層１５は、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、メサ溝１０ｂ領域に形成する。
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３および電流ブロック層１５の上層に、全面にＡｌＧａＡｓからなる第２のｎ型クラッド層１６をエピタキシャル成長させる。
次に、連続ＭＯＣＶＤ工程により、第２のｎ型クラッド層１６の上層に、全面にＧａＡｓからなるｎ型キャップ層１６をエピタキシャル成長させる。
以上で、半導体基板１０上に上記構成の半導体積層体を連続した１回のエピタキシャル成長により形成することができる。
さらに、ＡｕＧｅ層２１、Ｎｉ層２２およびＡｕ層２３の積層体からなるｎ電極２０をｎ型のキャップ層１７に接続して形成し、一方、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０をｐ型半導体基板１０の裏面に形成し、ペレタイズ工程などを経て、図４（ａ）に示す半導体とすることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の構造の半導体レーザは、ｎ電極側からハンダなどを用いて実装したときに、下記のように、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４に、ｎ電極とハンダとの接合面から応力がかかってしまい、発振するレーザ光の偏光方向を意図せずに回転させたり、欠陥が発生する可能性があるという問題があった。
【００１０】
図５は、上記の従来の構造の半導体レーザＬＤを、ｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層４１を用いて実装したときの模式図である。
サブマウント基板４０上にはハンダ層４１に接続する配線部４２が形成されており、さらにリード４２ａが接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の両リード（３０ａ，４２ａ）に所定の電圧を印加すると、動作領域１４における活性層１２からレーザ光が発振する。
【００１１】
上記構成の半導体レーザにおいて、半導体基板に形成されたメサ突起の高さの分、ｎ電極側の半導体積層体表面に段差が残されてしまうため、サブマウント基板４０と半導体レーザＬＤとの熱膨張率の差に起因する応力ＳＴが、半導体積層体内部に断面が略三角形形状の構造に集中してかかってしまう構造となり、発振するレーザ光の偏光方向などのレーザ特性に影響を与えたり、欠陥が発生して信頼性が低下するという問題の原因となっていた。
【００１２】
特に、上記の発振するレーザ光の偏光方向などのレーザ特性に影響を与えることの問題は、１チップ上に２つの半導体レーザ素子を搭載する２ビームレーザの場合に顕著となる。
図６（ａ）は、上記のような１チップ上に２つの半導体レーザ素子（ＬＤ１，ＬＤ２）を搭載する２ビームレーザの断面図である。各半導体レーザ素子（ＬＤ１，ＬＤ２）の構造は、図４（ａ）に示す単独で構成される場合と実質的に同様である。各半導体レーザ素子（ＬＤ１，ＬＤ２）の境界領域は分離溝Ｉが形成され、素子分離される。
図６（ｂ）は、上記の２ビームレーザをｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層（４１，４３）を用いて実装したときの模式図である。
サブマウント基板４０上にはハンダ層（４１，４３）に接続する配線部（４２，４４）が形成されており、さらにリード（４２ａ，４４ａ）が接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の各リード（３０ａ，４２ａ，４４ａ）に所定の電圧を印加すると、各レーザダイオード（ＬＤ１，ＬＤ２）の動作領域１４における活性層１２からレーザ光が発振する。
【００１３】
上記構造の２ビームレーザにおいて、サブマウント基板４０と２ビームレーザとの熱膨張率の差に起因する応力ＳＴが、各レーザダイオード（ＬＤ１，ＬＤ２）の間で異方的にかかってしまうため、各レーザダイオード（ＬＤ１，ＬＤ２）の発振するレーザ光の偏光の回転方向（Ｐ１，Ｐ２）が逆方向となってしまい、その回転角の差は３０°にも達してしまう場合がある。
また、サブマウント基板をより安価なシリコン基板などにすると、サブマウント基板４０と２ビームレーザとの熱膨張率の差に起因する応力ＳＴがさらに大きくなり、回転角の差は４５°にも達してしまう。
上記のように偏光回転角に差があると、無偏光光学系を用いていていても反射率などに差が出てしまい、無視できない量となっている。
【００１４】
上記のような問題は、表面に段差を有する半導体に電極を設け、該電極側から実装する半導体装置一般においても、上記と同様に半導体に応力がかかってしまうため、欠陥の発生を促進するなど、信頼性に問題を有する。
【００１５】
本発明は上述の状況に鑑みてなされたものであり、従って本発明は、半導体基板にメサ突起が形成されて、その高さの分の段差が半導体積層体の表面に残されてしまう半導体レーザにおいて、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和して、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止できる半導体レーザ、および、表面に段差を有する半導体に電極を設けた場合にも、半導体にかかる応力を緩和できる半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体レーザは、ストライプ状のメサ突起が形成された基板と、上記メサ突起上に形成された第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層と、上記メサ突起の両側におけるメサ溝において、上記活性層の両側面に該活性層の全厚さに跨がって接触するように形成された第１導電型の電流ブロック層とを含む半導体積層体と上記半導体積層体の上層に形成された第１電極と、上記基板の裏面に形成された第２電極とを有し、上記メサ突起の高さに起因する段差が上記半導体積層体の表面に形成されており、上記第１電極が、合金化阻止膜を含む。
【００１７】
上記の本発明の半導体レーザは、好適には、上記半導体レーザを実装する実装面に向かって上記第１電極側から実装されて用いられる。
【００１８】
上記の本発明の半導体レーザは、好適には、上記第１電極が、２層の合金化阻止膜と、該２層の合金化阻止膜の間に形成された該２層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とを含む。
【００１９】
上記の本発明の半導体レーザは、さらに好適には、上記合金化阻止膜がプラチナを含む。
【００２０】
上記の本発明の半導体レーザは、さらに好適には、上記応力緩和層が、少なくとも金あるいはインジウムを含む。
【００２１】
上記の本発明の半導体レーザは、さらに好適には、上記第１電極が、上記２層の合金化阻止膜の上記半導体積層体側に該半導体積層体と合金化する層を有する。
【００２２】
上記の本発明の半導体レーザは、さらに好適には、上記半導体レーザを実装する実装面に向かって上記第１電極側からハンダを介して実装されて用いられ、上記第１電極が、上記２層の合金化阻止膜の上記ハンダ側に該ハンダと合金化する層を有する。
【００２３】
上記の本発明の半導体レーザは、好適には、上記基板の主面が（１００）面であり、上記ストライプ状のメサ突起の側面が、上記基板の基部側に向かって凸のなだらかな湾曲面である。
【００２４】
上記の本発明の半導体レーザは、好適には、上記電流ブロック層と上記活性層との接触面が上記メサ突起の長手方向に沿って直線的になるように上記電流ブロック層が成膜されている。
さらに好適には、上記電流ブロック層の上記直線的成膜部分が｛３１１｝結晶面からなる。
【００２５】
上記の本発明の半導体レーザは、好適には、上記基板上に、素子分離された複数個の上記半導体積層体が形成されて、複数個のレーザ素子が搭載されている。
【００２６】
上記の本発明の半導体レーザは、メサ突起の高さに起因する段差が形成された半導体積層体の表面に形成された第１電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和することができ、これにより、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
上記の合金化が電極−半導体積層体界面部分と電極−ハンダ界面部分の両方で進行する場合には、２層の合金化阻止膜の間にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置した構成とすることで、２層の合金化阻止膜の間の応力緩和層の合金化が阻止されるため、上記のように、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和することができ、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
【００２７】
また、上記の目的を達成するため、本発明の半導体装置は、表面に段差が形成された半導体層と、上記半導体層の上層に形成された電極とを有する半導体装置であって、上記半導体装置を実装する実装面に向かって上記電極側から実装されて用いられ、上記電極が、合金化阻止膜を含む。
【００２８】
上記の本発明の半導体装置は、好適には、上記電極が、２層の合金化阻止膜と、該２層の合金化阻止膜の間に形成された該２層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とを含む。
【００２９】
上記の本発明の半導体装置は、表面に段差が形成された半導体積層体の表面に形成された電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、半導体にかかる応力を緩和することができる。
【００３０】
【発明の実施の形態】
以下、本発明の半導体レーザの実施の形態について図面を参照して説明する。
【００３１】
第１実施形態
図１（ａ）は、本実施形態に係る半導体レーザの断面図である。
（１００）結晶面による主面に側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを有するＧａＡｓなどからなるｐ型化合物半導体基板１０上に、この化合物半導体基板１０のメサ突起１０ａを有する主面側に、全面的にＡｌＧａＡｓなどからなるｐ型クラッド層１１と、活性層１２と、ＡｌＧａＡｓなどからなる第１のｎ型クラッド層１３と、ＡｌＧａＡｓなどからなるｐ型の電流ブロック層１５と、ＡｌＧａＡｓなどからなるｎ型の第２クラッド層１６と、ＧａＡｓなどからなるｎ型のキャップ層１７との各エピタキシャル層が順次積層されている。
ここで、上記のメサ突起１０ａを形成するメサ溝１０ｂ内の電流ブロック層１５が、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、かつ、第１のｎ型クラッド層１３と第２のｎ型クラッド層１６の間に挟まれて配置された構成となっている。
また、上記構成の半導体レーザでは、半導体基板１０に形成されたメサ突起１０ａの高さに対応するように、その上層にクラッド層や活性層などの各層を積層させて得た半導体積層体の表面にも高さＨの段差が生じている。
【００３２】
上記の構成の半導体積層体において、ｐ型の電流ブロック層１５と活性層１２との接触面がメサ突起１０ａの長手方向に沿って直線的になるようにｐ型の電流ブロック層１５が成膜されており、その直線的成膜部分は｛３１１｝結晶面からなっている。
【００３３】
上記の構成の半導体積層体の高さＨの段差が生じている表面において、ｎ型のキャップ層１７に接続してｎ電極２０が形成されている。
図１（ｂ）は、上記のｎ電極２０部分の拡大断面図である。
ｎ電極２０は、例えば、膜厚１６０ｎｍのＡｕＧｅ層２１、膜厚５０ｎｍのＮｉ層２２、膜厚５００ｎｍのＡｕ層２３、膜厚５０ｎｍのＴｉ層２４、膜厚１００ｎｍのＰｔ層２５、膜厚５００ｎｍのＡｕ層２６、膜厚１００ｎｍのＰｔ層２７および膜厚５００ｎｍのＡｕ層２８の積層体からなり、ＡｕＧｅ層２１側がｎ型のキャップ層１７側となっている。
上記の構成のｎ電極において、Ｐｔ層２５およびＰｔ層２７は半導体層やハンダと合金を形成しにくい合金化阻止膜であり、その間のＡｕ層２６はＰｔ層２５およびＰｔ層２７により合金化の進行から保護された位置となっており、Ｐｔ層２５およびＰｔ層２７よりも柔らかい応力緩和層となっている。
また、ＡｕＧｅ層２１、Ｎｉ層２２およびＡｕ層は、従来よりｎ電極として用いていた層構成であり、Ｔｉ層２４は密着層として機能する。
Ｐｔ層２５よりも下層側、即ち、ＡｕＧｅ層２１、Ｎｉ層２２、Ａｕ層２３およびＴｉ層２４は、ｎ型のキャップ層１７側からの合金化が進行する領域となり、合金化することでｎ型のキャップ層１７とオーミックコンタクトをとることができる。
また、Ｐｔ層２７よりも上層側、即ち、Ａｕ層２８は、ハンダ層を介して実装した場合にハンダ層との合金化が進行する領域となり、合金化することでハンダ層とオーミックコンタクトをとることができる。
【００３４】
一方、ｐ型半導体基板１０の裏面には、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０が形成されている。
以上のようにして、埋め込みヘテロ接合型半導体レーザＬＤが構成されている。
【００３５】
上記の構成においては、半導体基板１０のメサ突起１０ａ上に形成された動作領域となる活性層１２が、ｐ型クラッド層１１と第１のｎ型クラッド層１３によって挟まれ、その横方向が電流ブロック層１５によって包囲された埋め込みヘテロ（ＢＨ：Buried Hetero ）構造となっている。
活性層１２の両側はｐ型クラッド層１１に生じた（１１１）Ｂ結晶面による側壁斜面１１ａの延長上で規制されるとともに、ｐ型電流ブロック層１５によって規制される。
即ち、ストライプ状のメサ突起１０ａ上の動作領域となる活性層１２自体を挟んでその両側に電流ブロック層１５が形成され、メサ溝１０ｂ領域において、ｐ−ｎ−ｐ−ｎ構造が形成されるので、電流狭搾が効果的に行われ、メサ突起１０ａ上の活性層１２への電流の集中を効果的に行うことができる。
【００３６】
上記の本実施形態に係る半導体レーザは、ｎ電極側からハンダなどを用いてサブマウント基板などに実装する。
図２（ａ）は、上記の半導体レーザＬＤを、ｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層４１を用いて実装したときの断面図である。
サブマウント基板４０上にはハンダ層４１に接続する配線部４２が形成されており、さらにリード４２ａが接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の両リード（３０ａ，４２ａ）に所定の電圧を印加すると、動作領域１４における活性層１２からレーザ光が発振する。
【００３７】
図２（ｂ）は、上記のｎ電極２０とハンダ層４１との接合部分の拡大断面図である。
Ｐｔ層２５よりもｎ型のキャップ層１７側の積層膜Ａ、即ち、ＡｕＧｅ層２１、Ｎｉ層２２、Ａｕ層２３およびＴｉ層２４は、ｎ型のキャップ層１７側からの合金化が進行する領域となり、ｎ型のキャップ層１７と合金化膜ａを形成することでｎ型のキャップ層１７とオーミックコンタクトをとることができる。
また、Ｐｔ層２７よりもハンダ層４１側の膜Ｂ、即ち、Ａｕ層２８は、ハンダ層４１との合金化が進行する領域となり、ハンダ層４１と合金化膜ｂを形成することでハンダ層４１とオーミックコンタクトをとることができる。
Ｐｔ層２５およびＰｔ層２７は半導体層やハンダと合金を形成しにくい合金化阻止膜Ｃであり、ｎ型のキャップ層１７側から、あるいはハンダ層４１側からの合金化はこの層で停止する。
また、２層の合金化阻止膜Ｃの間のＡｕ層２６は、２層の合金化阻止膜Ｃによりｎ型のキャップ層１７側から、あるいはハンダ層４１側からの合金化の進行から保護された位置となっており、２層の合金化阻止膜Ｃよりも柔らかい材料で構成され、Ａｕ層２６を介しての応力がかけられたときにその応力を緩和することができる応力緩和層Ｄとなっている。
【００３８】
上記の構成の半導体積層体の高さＨの段差が残されているため、サブマウント基板４０と半導体レーザＬＤとの熱膨張率の差に起因する応力が、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４に集中してかかってしまう構造となっているが、上記のようにｎ電極２０が２層の合金化阻止膜Ｃに挟まれた応力緩和層Ｄを有する構造となっているので、上記の応力を緩和することができ、これにより、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
【００３９】
上記の構造の半導体レーザは、図４に示す従来例と同様、１回のエピタキシャル成長で製造することが可能となっている。
上記の半導体レーザの製造方法としては、例えば、（１００）面を主面とするＧａＡｓなどからなるｐ型化合物半導体基板１０の主面に、フォトレジストからなるマスク層の形成および硫酸系の結晶学的エッチングを行い、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを形成する。ここで、メサ突起１０ａのストライプ方向は、図１（ａ）断面を（０１１）面として、この面に垂直な方向に延伸するように形成する。
次に、ＭＯＣＶＤ（有機金属気相成長）法などにより、必要に応じてｐ型のバッファ層を形成した後、ＡｌＧａＡｓからなるｐ型クラッド層１１をエピタキシャル成長させる。この場合、エピタキシャル成長が進行するとメサ突起１０ａの上面では（１００）面に対しての角度が約５５度をなす（１１１）Ｂ結晶面よりなる斜面１０ｂがメサ突起１０ａの両側に自然発生的に生じる。
上記の（１１１）Ｂ結晶面よりなる斜面１０ｂが存在している状態でｐ型クラッド層１１の成長を停止し、連続ＭＯＣＶＤ工程により活性層１２をエピタキシャル成長させると、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長速度が非常に遅いため、実質的に成長せず、活性層１２はメサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。
【００４０】
次に、連続ＭＯＣＶＤ工程により、活性層１２の上層にＡｌＧａＡｓからなる第１のｎ型クラッド層１３をエピタキシャル成長させる。上記の活性層１２の成長と同様に、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長は実質的にしないので、メサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。ここで、メサ突起１０ａ上においてメサ突起１０ａの両側における２つの（１１１）Ｂ結晶面よりなる斜面が交叉する位置まで、かつ、メサ溝１０ｂにおいてｐ型クラッド層１１の斜面１１ａの中間位置までの膜厚で、成長させる。
上記のエピタキシャル成長により、メサ突起１０ａ上に、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４が形成される。
【００４１】
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３の上層にＡｌＧａＡｓからなる電流ブロック層１５をエピタキシャル成長させる。ここで、電流ブロック層１５は、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、メサ溝１０ｂ領域に形成する。
このとき、上記において形成するメサ突起１０ａとして、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）とすることで、電流ブロック層１５の主たる面として（３１１）面が確実に出るようにすることができ、これにより、ｐ型の電流ブロック層１５と活性層１２との接触面がメサ突起１０ａの長手方向に沿って、｛３１１｝結晶面により直線的になるように成膜でき、活性層１２の全厚さに跨がって接するように電流ブロック層１５を容易に成膜できる。
【００４２】
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３および電流ブロック層１５の上層に、全面にＡｌＧａＡｓからなる第２のｎ型クラッド層１６をエピタキシャル成長させる。
次に、連続ＭＯＣＶＤ工程により、第２のｎ型クラッド層１６の上層に、全面にＧａＡｓからなるｎ型キャップ層１６をエピタキシャル成長させる。
以上で、半導体基板１０上に上記構成の半導体積層体を連続した１回のエピタキシャル成長により形成することができる。
さらに、上記構成のｎ電極２０をｎ型のキャップ層１７に接続して形成し、一方、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０をｐ型半導体基板１０の裏面に形成し、ペレタイズ工程などを経て、図１（ａ）に示す半導体とすることができる。
【００４３】
第２実施形態
図３（ａ）は、本実施形態に係る１チップ上に２つの半導体レーザ素子（ＬＤ１，ＬＤ２）を搭載する２ビームレーザの断面図である。
各半導体レーザ素子（ＬＤ１，ＬＤ２）の構造は、図１（ａ）に示す第１実施形態に係る半導体レーザと実質的に同様である。各半導体レーザ素子（ＬＤ１，ＬＤ２）の境界領域は分離溝Ｉが形成され、素子分離される。
即ち、上記の各半導体レーザ素子（ＬＤ１，ＬＤ２）を構成する半導体積層体の表面には、基板１０に形成されたメサ突起１０ａに起因する段差が残されており、その表面に、２層の合金化阻止膜に挟まれた応力緩和層を有する構造を有するｎ電極２０が形成されている。
【００４４】
図３（ｂ）は、上記の２ビームレーザをｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層（４１，４３）を用いて実装したときの断面図である。
サブマウント基板４０上にはハンダ層（４１，４３）に接続する配線部（４２，４４）が形成されており、さらにリード（４２ａ，４４ａ）が接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の各リード（３０ａ，４２ａ，４４ａ）に所定の電圧を印加すると、各半導体レーザ素子（ＬＤ１，ＬＤ２）の動作領域１４における活性層１２からレーザ光が発振する。
【００４５】
上記構造の２ビームレーザにおいて、サブマウント基板４０と２ビームレーザとの熱膨張率の差に起因する応力が、各半導体レーザ素子（ＬＤ１，ＬＤ２）の間で異方的にかかってしまい、各半導体レーザ素子（ＬＤ１，ＬＤ２）の発振するレーザ光の偏光を逆に回転させていたが、本実施形態に係る２ビームレーザでは、上記のようにｎ電極２０が２層の合金化阻止膜に挟まれた応力緩和層を有する構造となっているので、上記の応力を緩和することができ、これにより、発振するレーザ光の偏光方向の回転を抑制するなど、レーザ特性への影響を抑制し、また、欠陥発生などの信頼性の低下を防止することができる。
また、上記のように応力を緩和できるので、２ビームレーザとの熱膨張率の差が大きいシリコン基板をサブマウント基板として用い、コストを削減することも可能である。
【００４６】
以上、本発明を２形態の実施形態により説明したが、本発明はこれらの実施形態に何ら限定されるものではない。
例えば、メサ突起の形状は、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状とする他、断面が逆台形のいわゆる逆メサ突起とすることも可能である。
また、上記半導体レーザを構成する半導体材料や金属材料およびそれらの膜厚などは適宜選択することが可能である。
また、第２実施形態においてモノリシックに搭載される複数個の半導体レーザとしては、発光波長が異なる素子、発光波長が同じで発光強度が異なる素子、あるいは素子特性が同一の素子などとすることが可能である。
また、３個以上の半導体レーザ素子を有する半導体発光装置にも適用可能である。
さらに、本発明は半導体レーザだけでなく、表面に段差を有する半導体に電極を設け、該電極側から実装する半導体装置においても適用可能であり、上記と同様に半導体にかかる応力を緩和することができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。
【００４７】
【発明の効果】
本発明の半導体レーザによれば、メサ突起の高さに起因する段差が形成された半導体積層体の表面に形成された第１電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和することができ、これにより、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
【００４８】
本発明の半導体装置によれば、表面に段差が形成された半導体積層体の表面に形成された電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、半導体にかかる応力を緩和することができる。
【図面の簡単な説明】
【図１】図１（ａ）は第１実施形態に係る半導体レーザの断面図であり、図１（ｂ）はｎ電極部分の拡大断面図である。
【図２】図２（ａ）は、図１に示す半導体レーザを実装したときの断面図であり、図２（ｂ）は、上記のｎ電極とハンダ層との接合部分の拡大断面図である。
【図３】図３（ａ）は第２実施形態に係る半導体発光装置の断面図であり、図３（ｂ）は図３（ａ）に示す半導体発光装置を実装したときの断面図である。
【図４】図４（ａ）は第１従来例に係る半導体レーザの断面図であり、図４（ｂ）はｎ電極部分の拡大断面図である。
【図５】図５は、図４に示す半導体レーザを実装したときの問題点を示す模式図である。
【図６】図６（ａ）は第２従来例に係る半導体発光装置の断面図であり、図６（ｂ）は図６（ａ）に示す半導体発光装置を実装したときの問題点を示す模式図である。
【符号の説明】
１０…半導体基板、１０ａ…メサ突起、１０ｂ…メサ溝、１１…ｐ型のクラッド層、１１ａ…（１１１）Ｂ結晶面による側壁斜面、１２…活性層、１３…第１のｎ型クラッド層、１４…動作領域、１５…電流ブロック層、１６…第２のｎ型クラッド層、１７…ｎ型キャップ層、２０…ｎ電極、２１…ＡｕＧｅ層、２２…Ｎｉ層、２３…Ａｕ層、２４…Ｔｉ層、２５…Ｐｔ層、２６…Ａｕ層、２７…Ｐｔ層、２８…Ａｕ層、３０…ｐ電極、４０…サブマウント基板、４１，４３…ハンダ層、４２，４４…配線部、３０ａ，４２ａ，４４ａ…リード、Ａ…Ｐｔ層よりもｎ型のキャップ層側の積層膜、ａ…合金化膜、Ｂ…Ｐｔ層よりもハンダ層側の膜、ｂ…合金化膜、Ｃ…合金化阻止膜、Ｄ…応力緩和層、Ｈ…段差の高さ、Ｉ…素子分離溝。
【発明の属する技術分野】
本発明は、半導体レーザおよび半導体装置に関し、特にＡｌＧａＡｓ系化合物半導体による埋め込みヘテロ接合型半導体レーザと、表面に段差が形成されている半導体装置に関する。
【０００２】
【従来の技術】
低閾値電流を有する半導体レーザは、例えば活性層の横方向に、即ち活性層の面方向と直交する方向に屈折率差を付与し、しかも電流狭搾を行う電流ブロック手段を形成することで実現できる。
【０００３】
上記の構造を実現する半導体レーザが、例えば特許掲載公報第３０１１９３８号に開示されている。
図４（ａ）は、上記の半導体レーザの例の断面図である。
（１００）結晶面による主面に側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを有するＧａＡｓなどからなるｐ型化合物半導体基板１０上に、この化合物半導体基板１０のメサ突起１０ａを有する主面側に、全面的にＡｌＧａＡｓなどからなるｐ型クラッド層１１と、活性層１２と、ＡｌＧａＡｓなどからなる第１のｎ型クラッド層１３と、ＡｌＧａＡｓなどからなるｐ型の電流ブロック層１５と、ＡｌＧａＡｓなどからなるｎ型の第２クラッド層１６と、ＧａＡｓなどからなるｎ型のキャップ層１７との各エピタキシャル層が順次積層されている。
ここで、上記のメサ突起１０ａを形成するメサ溝１０ｂ内の電流ブロック層１５が、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、かつ、第１のｎ型クラッド層１３と第２のｎ型クラッド層１６の間に挟まれて配置された構成となっている。
【０００４】
上記の構成の半導体積層体のｎ型のキャップ層１７に接続してｎ電極２０が形成されている。
上記ｎ電極２０は、例えば図４（ｂ）に示すように、ＡｕＧｅ層２１、Ｎｉ層２２およびＡｕ層２３の積層体からなり、ＡｕＧｅ層２１側がｎ型のキャップ層１７側となっている。
一方、ｐ型半導体基板１０の裏面には、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０が形成されている。
以上のようにして、埋め込みヘテロ接合型半導体レーザＬＤが構成されている。
【０００５】
上記の構成においては、半導体基板１０のメサ突起１０ａ上に形成された動作領域となる活性層１２が、ｐ型クラッド層１１と第１のｎ型クラッド層１３によって挟まれ、その横方向が電流ブロック層１５によって包囲された埋め込みヘテロ（ＢＨ：Buried Hetero ）構造となっている。
活性層１２の両側はｐ型クラッド層１１に生じた（１１１）Ｂ結晶面による側壁斜面１１ａの延長上で規制されるとともに、ｐ型電流ブロック層１５によって規制される。
即ち、ストライプ状のメサ突起１０ａ上の動作領域となる活性層１２自体を挟んでその両側に電流ブロック層１５が形成され、メサ溝１０ｂ領域において、ｐ−ｎ−ｐ−ｎ構造が形成されるので、電流狭搾が効果的に行われ、メサ突起１０ａ上の活性層１２への電流の集中を効果的に行うことができる。
【０００６】
上記の構造の半導体レーザは、１回のエピタキシャル成長で製造することが可能となっている。
上記の半導体レーザの製造方法としては、例えば、（１００）面を主面とするＧａＡｓなどからなるｐ型化合物半導体基板１０の主面に、フォトレジストからなるマスク層の形成および硫酸系の結晶学的エッチングを行い、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを形成する。ここで、メサ突起１０ａのストライプ方向は、図１（ａ）断面を（０１１）面として、この面に垂直な方向に延伸するように形成する。
次に、ＭＯＣＶＤ（有機金属気相成長）法などにより、必要に応じてｐ型のバッファ層を形成した後、ＡｌＧａＡｓからなるｐ型クラッド層１１をエピタキシャル成長させる。この場合、エピタキシャル成長が進行するとメサ突起１０ａの上面では（１００）面に対しての角度が約５５度をなす（１１１）Ｂ結晶面よりなる斜面１０ｂがメサ突起１０ａの両側に自然発生的に生じる。
上記の（１１１）Ｂ結晶面よりなる斜面１０ｂが存在している状態でｐ型クラッド層１１の成長を停止し、連続ＭＯＣＶＤ工程により活性層１２をエピタキシャル成長させると、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長速度が非常に遅いため、実質的に成長せず、活性層１２はメサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。
【０００７】
次に、連続ＭＯＣＶＤ工程により、活性層１２の上層にＡｌＧａＡｓからなる第１のｎ型クラッド層１３をエピタキシャル成長させる。上記の活性層１２の成長と同様に、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長は実質的にしないので、メサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。ここで、メサ突起１０ａ上においてメサ突起１０ａの両側における２つの（１１１）Ｂ結晶面よりなる斜面が交叉する位置まで、かつ、メサ溝１０ｂにおいてｐ型クラッド層１１の斜面１１ａの中間位置までの膜厚で、成長させる。
上記のエピタキシャル成長により、メサ突起１０ａ上に、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４が形成される。
【０００８】
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３の上層にＡｌＧａＡｓからなる電流ブロック層１５をエピタキシャル成長させる。ここで、電流ブロック層１５は、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、メサ溝１０ｂ領域に形成する。
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３および電流ブロック層１５の上層に、全面にＡｌＧａＡｓからなる第２のｎ型クラッド層１６をエピタキシャル成長させる。
次に、連続ＭＯＣＶＤ工程により、第２のｎ型クラッド層１６の上層に、全面にＧａＡｓからなるｎ型キャップ層１６をエピタキシャル成長させる。
以上で、半導体基板１０上に上記構成の半導体積層体を連続した１回のエピタキシャル成長により形成することができる。
さらに、ＡｕＧｅ層２１、Ｎｉ層２２およびＡｕ層２３の積層体からなるｎ電極２０をｎ型のキャップ層１７に接続して形成し、一方、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０をｐ型半導体基板１０の裏面に形成し、ペレタイズ工程などを経て、図４（ａ）に示す半導体とすることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の構造の半導体レーザは、ｎ電極側からハンダなどを用いて実装したときに、下記のように、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４に、ｎ電極とハンダとの接合面から応力がかかってしまい、発振するレーザ光の偏光方向を意図せずに回転させたり、欠陥が発生する可能性があるという問題があった。
【００１０】
図５は、上記の従来の構造の半導体レーザＬＤを、ｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層４１を用いて実装したときの模式図である。
サブマウント基板４０上にはハンダ層４１に接続する配線部４２が形成されており、さらにリード４２ａが接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の両リード（３０ａ，４２ａ）に所定の電圧を印加すると、動作領域１４における活性層１２からレーザ光が発振する。
【００１１】
上記構成の半導体レーザにおいて、半導体基板に形成されたメサ突起の高さの分、ｎ電極側の半導体積層体表面に段差が残されてしまうため、サブマウント基板４０と半導体レーザＬＤとの熱膨張率の差に起因する応力ＳＴが、半導体積層体内部に断面が略三角形形状の構造に集中してかかってしまう構造となり、発振するレーザ光の偏光方向などのレーザ特性に影響を与えたり、欠陥が発生して信頼性が低下するという問題の原因となっていた。
【００１２】
特に、上記の発振するレーザ光の偏光方向などのレーザ特性に影響を与えることの問題は、１チップ上に２つの半導体レーザ素子を搭載する２ビームレーザの場合に顕著となる。
図６（ａ）は、上記のような１チップ上に２つの半導体レーザ素子（ＬＤ１，ＬＤ２）を搭載する２ビームレーザの断面図である。各半導体レーザ素子（ＬＤ１，ＬＤ２）の構造は、図４（ａ）に示す単独で構成される場合と実質的に同様である。各半導体レーザ素子（ＬＤ１，ＬＤ２）の境界領域は分離溝Ｉが形成され、素子分離される。
図６（ｂ）は、上記の２ビームレーザをｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層（４１，４３）を用いて実装したときの模式図である。
サブマウント基板４０上にはハンダ層（４１，４３）に接続する配線部（４２，４４）が形成されており、さらにリード（４２ａ，４４ａ）が接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の各リード（３０ａ，４２ａ，４４ａ）に所定の電圧を印加すると、各レーザダイオード（ＬＤ１，ＬＤ２）の動作領域１４における活性層１２からレーザ光が発振する。
【００１３】
上記構造の２ビームレーザにおいて、サブマウント基板４０と２ビームレーザとの熱膨張率の差に起因する応力ＳＴが、各レーザダイオード（ＬＤ１，ＬＤ２）の間で異方的にかかってしまうため、各レーザダイオード（ＬＤ１，ＬＤ２）の発振するレーザ光の偏光の回転方向（Ｐ１，Ｐ２）が逆方向となってしまい、その回転角の差は３０°にも達してしまう場合がある。
また、サブマウント基板をより安価なシリコン基板などにすると、サブマウント基板４０と２ビームレーザとの熱膨張率の差に起因する応力ＳＴがさらに大きくなり、回転角の差は４５°にも達してしまう。
上記のように偏光回転角に差があると、無偏光光学系を用いていていても反射率などに差が出てしまい、無視できない量となっている。
【００１４】
上記のような問題は、表面に段差を有する半導体に電極を設け、該電極側から実装する半導体装置一般においても、上記と同様に半導体に応力がかかってしまうため、欠陥の発生を促進するなど、信頼性に問題を有する。
【００１５】
本発明は上述の状況に鑑みてなされたものであり、従って本発明は、半導体基板にメサ突起が形成されて、その高さの分の段差が半導体積層体の表面に残されてしまう半導体レーザにおいて、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和して、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止できる半導体レーザ、および、表面に段差を有する半導体に電極を設けた場合にも、半導体にかかる応力を緩和できる半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体レーザは、ストライプ状のメサ突起が形成された基板と、上記メサ突起上に形成された第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層と、上記メサ突起の両側におけるメサ溝において、上記活性層の両側面に該活性層の全厚さに跨がって接触するように形成された第１導電型の電流ブロック層とを含む半導体積層体と上記半導体積層体の上層に形成された第１電極と、上記基板の裏面に形成された第２電極とを有し、上記メサ突起の高さに起因する段差が上記半導体積層体の表面に形成されており、上記第１電極が、合金化阻止膜を含む。
【００１７】
上記の本発明の半導体レーザは、好適には、上記半導体レーザを実装する実装面に向かって上記第１電極側から実装されて用いられる。
【００１８】
上記の本発明の半導体レーザは、好適には、上記第１電極が、２層の合金化阻止膜と、該２層の合金化阻止膜の間に形成された該２層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とを含む。
【００１９】
上記の本発明の半導体レーザは、さらに好適には、上記合金化阻止膜がプラチナを含む。
【００２０】
上記の本発明の半導体レーザは、さらに好適には、上記応力緩和層が、少なくとも金あるいはインジウムを含む。
【００２１】
上記の本発明の半導体レーザは、さらに好適には、上記第１電極が、上記２層の合金化阻止膜の上記半導体積層体側に該半導体積層体と合金化する層を有する。
【００２２】
上記の本発明の半導体レーザは、さらに好適には、上記半導体レーザを実装する実装面に向かって上記第１電極側からハンダを介して実装されて用いられ、上記第１電極が、上記２層の合金化阻止膜の上記ハンダ側に該ハンダと合金化する層を有する。
【００２３】
上記の本発明の半導体レーザは、好適には、上記基板の主面が（１００）面であり、上記ストライプ状のメサ突起の側面が、上記基板の基部側に向かって凸のなだらかな湾曲面である。
【００２４】
上記の本発明の半導体レーザは、好適には、上記電流ブロック層と上記活性層との接触面が上記メサ突起の長手方向に沿って直線的になるように上記電流ブロック層が成膜されている。
さらに好適には、上記電流ブロック層の上記直線的成膜部分が｛３１１｝結晶面からなる。
【００２５】
上記の本発明の半導体レーザは、好適には、上記基板上に、素子分離された複数個の上記半導体積層体が形成されて、複数個のレーザ素子が搭載されている。
【００２６】
上記の本発明の半導体レーザは、メサ突起の高さに起因する段差が形成された半導体積層体の表面に形成された第１電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和することができ、これにより、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
上記の合金化が電極−半導体積層体界面部分と電極−ハンダ界面部分の両方で進行する場合には、２層の合金化阻止膜の間にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置した構成とすることで、２層の合金化阻止膜の間の応力緩和層の合金化が阻止されるため、上記のように、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和することができ、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
【００２７】
また、上記の目的を達成するため、本発明の半導体装置は、表面に段差が形成された半導体層と、上記半導体層の上層に形成された電極とを有する半導体装置であって、上記半導体装置を実装する実装面に向かって上記電極側から実装されて用いられ、上記電極が、合金化阻止膜を含む。
【００２８】
上記の本発明の半導体装置は、好適には、上記電極が、２層の合金化阻止膜と、該２層の合金化阻止膜の間に形成された該２層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とを含む。
【００２９】
上記の本発明の半導体装置は、表面に段差が形成された半導体積層体の表面に形成された電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、半導体にかかる応力を緩和することができる。
【００３０】
【発明の実施の形態】
以下、本発明の半導体レーザの実施の形態について図面を参照して説明する。
【００３１】
第１実施形態
図１（ａ）は、本実施形態に係る半導体レーザの断面図である。
（１００）結晶面による主面に側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを有するＧａＡｓなどからなるｐ型化合物半導体基板１０上に、この化合物半導体基板１０のメサ突起１０ａを有する主面側に、全面的にＡｌＧａＡｓなどからなるｐ型クラッド層１１と、活性層１２と、ＡｌＧａＡｓなどからなる第１のｎ型クラッド層１３と、ＡｌＧａＡｓなどからなるｐ型の電流ブロック層１５と、ＡｌＧａＡｓなどからなるｎ型の第２クラッド層１６と、ＧａＡｓなどからなるｎ型のキャップ層１７との各エピタキシャル層が順次積層されている。
ここで、上記のメサ突起１０ａを形成するメサ溝１０ｂ内の電流ブロック層１５が、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、かつ、第１のｎ型クラッド層１３と第２のｎ型クラッド層１６の間に挟まれて配置された構成となっている。
また、上記構成の半導体レーザでは、半導体基板１０に形成されたメサ突起１０ａの高さに対応するように、その上層にクラッド層や活性層などの各層を積層させて得た半導体積層体の表面にも高さＨの段差が生じている。
【００３２】
上記の構成の半導体積層体において、ｐ型の電流ブロック層１５と活性層１２との接触面がメサ突起１０ａの長手方向に沿って直線的になるようにｐ型の電流ブロック層１５が成膜されており、その直線的成膜部分は｛３１１｝結晶面からなっている。
【００３３】
上記の構成の半導体積層体の高さＨの段差が生じている表面において、ｎ型のキャップ層１７に接続してｎ電極２０が形成されている。
図１（ｂ）は、上記のｎ電極２０部分の拡大断面図である。
ｎ電極２０は、例えば、膜厚１６０ｎｍのＡｕＧｅ層２１、膜厚５０ｎｍのＮｉ層２２、膜厚５００ｎｍのＡｕ層２３、膜厚５０ｎｍのＴｉ層２４、膜厚１００ｎｍのＰｔ層２５、膜厚５００ｎｍのＡｕ層２６、膜厚１００ｎｍのＰｔ層２７および膜厚５００ｎｍのＡｕ層２８の積層体からなり、ＡｕＧｅ層２１側がｎ型のキャップ層１７側となっている。
上記の構成のｎ電極において、Ｐｔ層２５およびＰｔ層２７は半導体層やハンダと合金を形成しにくい合金化阻止膜であり、その間のＡｕ層２６はＰｔ層２５およびＰｔ層２７により合金化の進行から保護された位置となっており、Ｐｔ層２５およびＰｔ層２７よりも柔らかい応力緩和層となっている。
また、ＡｕＧｅ層２１、Ｎｉ層２２およびＡｕ層は、従来よりｎ電極として用いていた層構成であり、Ｔｉ層２４は密着層として機能する。
Ｐｔ層２５よりも下層側、即ち、ＡｕＧｅ層２１、Ｎｉ層２２、Ａｕ層２３およびＴｉ層２４は、ｎ型のキャップ層１７側からの合金化が進行する領域となり、合金化することでｎ型のキャップ層１７とオーミックコンタクトをとることができる。
また、Ｐｔ層２７よりも上層側、即ち、Ａｕ層２８は、ハンダ層を介して実装した場合にハンダ層との合金化が進行する領域となり、合金化することでハンダ層とオーミックコンタクトをとることができる。
【００３４】
一方、ｐ型半導体基板１０の裏面には、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０が形成されている。
以上のようにして、埋め込みヘテロ接合型半導体レーザＬＤが構成されている。
【００３５】
上記の構成においては、半導体基板１０のメサ突起１０ａ上に形成された動作領域となる活性層１２が、ｐ型クラッド層１１と第１のｎ型クラッド層１３によって挟まれ、その横方向が電流ブロック層１５によって包囲された埋め込みヘテロ（ＢＨ：Buried Hetero ）構造となっている。
活性層１２の両側はｐ型クラッド層１１に生じた（１１１）Ｂ結晶面による側壁斜面１１ａの延長上で規制されるとともに、ｐ型電流ブロック層１５によって規制される。
即ち、ストライプ状のメサ突起１０ａ上の動作領域となる活性層１２自体を挟んでその両側に電流ブロック層１５が形成され、メサ溝１０ｂ領域において、ｐ−ｎ−ｐ−ｎ構造が形成されるので、電流狭搾が効果的に行われ、メサ突起１０ａ上の活性層１２への電流の集中を効果的に行うことができる。
【００３６】
上記の本実施形態に係る半導体レーザは、ｎ電極側からハンダなどを用いてサブマウント基板などに実装する。
図２（ａ）は、上記の半導体レーザＬＤを、ｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層４１を用いて実装したときの断面図である。
サブマウント基板４０上にはハンダ層４１に接続する配線部４２が形成されており、さらにリード４２ａが接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の両リード（３０ａ，４２ａ）に所定の電圧を印加すると、動作領域１４における活性層１２からレーザ光が発振する。
【００３７】
図２（ｂ）は、上記のｎ電極２０とハンダ層４１との接合部分の拡大断面図である。
Ｐｔ層２５よりもｎ型のキャップ層１７側の積層膜Ａ、即ち、ＡｕＧｅ層２１、Ｎｉ層２２、Ａｕ層２３およびＴｉ層２４は、ｎ型のキャップ層１７側からの合金化が進行する領域となり、ｎ型のキャップ層１７と合金化膜ａを形成することでｎ型のキャップ層１７とオーミックコンタクトをとることができる。
また、Ｐｔ層２７よりもハンダ層４１側の膜Ｂ、即ち、Ａｕ層２８は、ハンダ層４１との合金化が進行する領域となり、ハンダ層４１と合金化膜ｂを形成することでハンダ層４１とオーミックコンタクトをとることができる。
Ｐｔ層２５およびＰｔ層２７は半導体層やハンダと合金を形成しにくい合金化阻止膜Ｃであり、ｎ型のキャップ層１７側から、あるいはハンダ層４１側からの合金化はこの層で停止する。
また、２層の合金化阻止膜Ｃの間のＡｕ層２６は、２層の合金化阻止膜Ｃによりｎ型のキャップ層１７側から、あるいはハンダ層４１側からの合金化の進行から保護された位置となっており、２層の合金化阻止膜Ｃよりも柔らかい材料で構成され、Ａｕ層２６を介しての応力がかけられたときにその応力を緩和することができる応力緩和層Ｄとなっている。
【００３８】
上記の構成の半導体積層体の高さＨの段差が残されているため、サブマウント基板４０と半導体レーザＬＤとの熱膨張率の差に起因する応力が、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４に集中してかかってしまう構造となっているが、上記のようにｎ電極２０が２層の合金化阻止膜Ｃに挟まれた応力緩和層Ｄを有する構造となっているので、上記の応力を緩和することができ、これにより、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
【００３９】
上記の構造の半導体レーザは、図４に示す従来例と同様、１回のエピタキシャル成長で製造することが可能となっている。
上記の半導体レーザの製造方法としては、例えば、（１００）面を主面とするＧａＡｓなどからなるｐ型化合物半導体基板１０の主面に、フォトレジストからなるマスク層の形成および硫酸系の結晶学的エッチングを行い、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）メサ突起１０ａを形成する。ここで、メサ突起１０ａのストライプ方向は、図１（ａ）断面を（０１１）面として、この面に垂直な方向に延伸するように形成する。
次に、ＭＯＣＶＤ（有機金属気相成長）法などにより、必要に応じてｐ型のバッファ層を形成した後、ＡｌＧａＡｓからなるｐ型クラッド層１１をエピタキシャル成長させる。この場合、エピタキシャル成長が進行するとメサ突起１０ａの上面では（１００）面に対しての角度が約５５度をなす（１１１）Ｂ結晶面よりなる斜面１０ｂがメサ突起１０ａの両側に自然発生的に生じる。
上記の（１１１）Ｂ結晶面よりなる斜面１０ｂが存在している状態でｐ型クラッド層１１の成長を停止し、連続ＭＯＣＶＤ工程により活性層１２をエピタキシャル成長させると、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長速度が非常に遅いため、実質的に成長せず、活性層１２はメサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。
【００４０】
次に、連続ＭＯＣＶＤ工程により、活性層１２の上層にＡｌＧａＡｓからなる第１のｎ型クラッド層１３をエピタキシャル成長させる。上記の活性層１２の成長と同様に、（１１１）Ｂ結晶面よりなる斜面１０ｂ上への成長は実質的にしないので、メサ突起１０ａ上とメサ溝１０ｂ上とに分離して形成される。ここで、メサ突起１０ａ上においてメサ突起１０ａの両側における２つの（１１１）Ｂ結晶面よりなる斜面が交叉する位置まで、かつ、メサ溝１０ｂにおいてｐ型クラッド層１１の斜面１１ａの中間位置までの膜厚で、成長させる。
上記のエピタキシャル成長により、メサ突起１０ａ上に、ｐ型クラッド層１１と第１のｎ型クラッド層１３に挟まれた活性層１２からなり、断面が略三角形形状の動作領域１４が形成される。
【００４１】
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３の上層にＡｌＧａＡｓからなる電流ブロック層１５をエピタキシャル成長させる。ここで、電流ブロック層１５は、メサ突起１０ａ上にエピタキシャル成長されたｐ型クラッド層１１および第１のｎ型クラッド層１３に挟まれた活性層１２の側面に、活性層１２の全厚さに跨がって接するように、メサ溝１０ｂ領域に形成する。
このとき、上記において形成するメサ突起１０ａとして、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状（紙面に対して直交する方向に延在）とすることで、電流ブロック層１５の主たる面として（３１１）面が確実に出るようにすることができ、これにより、ｐ型の電流ブロック層１５と活性層１２との接触面がメサ突起１０ａの長手方向に沿って、｛３１１｝結晶面により直線的になるように成膜でき、活性層１２の全厚さに跨がって接するように電流ブロック層１５を容易に成膜できる。
【００４２】
次に、連続ＭＯＣＶＤ工程により、第１のｎ型クラッド層１３および電流ブロック層１５の上層に、全面にＡｌＧａＡｓからなる第２のｎ型クラッド層１６をエピタキシャル成長させる。
次に、連続ＭＯＣＶＤ工程により、第２のｎ型クラッド層１６の上層に、全面にＧａＡｓからなるｎ型キャップ層１６をエピタキシャル成長させる。
以上で、半導体基板１０上に上記構成の半導体積層体を連続した１回のエピタキシャル成長により形成することができる。
さらに、上記構成のｎ電極２０をｎ型のキャップ層１７に接続して形成し、一方、例えば、Ｔｉ層、Ｐｔ層およびＡｕ層からなるｐ電極３０をｐ型半導体基板１０の裏面に形成し、ペレタイズ工程などを経て、図１（ａ）に示す半導体とすることができる。
【００４３】
第２実施形態
図３（ａ）は、本実施形態に係る１チップ上に２つの半導体レーザ素子（ＬＤ１，ＬＤ２）を搭載する２ビームレーザの断面図である。
各半導体レーザ素子（ＬＤ１，ＬＤ２）の構造は、図１（ａ）に示す第１実施形態に係る半導体レーザと実質的に同様である。各半導体レーザ素子（ＬＤ１，ＬＤ２）の境界領域は分離溝Ｉが形成され、素子分離される。
即ち、上記の各半導体レーザ素子（ＬＤ１，ＬＤ２）を構成する半導体積層体の表面には、基板１０に形成されたメサ突起１０ａに起因する段差が残されており、その表面に、２層の合金化阻止膜に挟まれた応力緩和層を有する構造を有するｎ電極２０が形成されている。
【００４４】
図３（ｂ）は、上記の２ビームレーザをｎ電極２０側からＡｌＮなどのサブマウント基板４０上にハンダ層（４１，４３）を用いて実装したときの断面図である。
サブマウント基板４０上にはハンダ層（４１，４３）に接続する配線部（４２，４４）が形成されており、さらにリード（４２ａ，４４ａ）が接続して形成されている。
一方、半導体レーザＬＤを構成するｐ型半導体基板に形成されたｐ電極３０にもリード３０ａが接続して形成されている。
上記の各リード（３０ａ，４２ａ，４４ａ）に所定の電圧を印加すると、各半導体レーザ素子（ＬＤ１，ＬＤ２）の動作領域１４における活性層１２からレーザ光が発振する。
【００４５】
上記構造の２ビームレーザにおいて、サブマウント基板４０と２ビームレーザとの熱膨張率の差に起因する応力が、各半導体レーザ素子（ＬＤ１，ＬＤ２）の間で異方的にかかってしまい、各半導体レーザ素子（ＬＤ１，ＬＤ２）の発振するレーザ光の偏光を逆に回転させていたが、本実施形態に係る２ビームレーザでは、上記のようにｎ電極２０が２層の合金化阻止膜に挟まれた応力緩和層を有する構造となっているので、上記の応力を緩和することができ、これにより、発振するレーザ光の偏光方向の回転を抑制するなど、レーザ特性への影響を抑制し、また、欠陥発生などの信頼性の低下を防止することができる。
また、上記のように応力を緩和できるので、２ビームレーザとの熱膨張率の差が大きいシリコン基板をサブマウント基板として用い、コストを削減することも可能である。
【００４６】
以上、本発明を２形態の実施形態により説明したが、本発明はこれらの実施形態に何ら限定されるものではない。
例えば、メサ突起の形状は、側面が基部側に向かって凸のなだらかな凹曲湾曲面とされたストライプ状とする他、断面が逆台形のいわゆる逆メサ突起とすることも可能である。
また、上記半導体レーザを構成する半導体材料や金属材料およびそれらの膜厚などは適宜選択することが可能である。
また、第２実施形態においてモノリシックに搭載される複数個の半導体レーザとしては、発光波長が異なる素子、発光波長が同じで発光強度が異なる素子、あるいは素子特性が同一の素子などとすることが可能である。
また、３個以上の半導体レーザ素子を有する半導体発光装置にも適用可能である。
さらに、本発明は半導体レーザだけでなく、表面に段差を有する半導体に電極を設け、該電極側から実装する半導体装置においても適用可能であり、上記と同様に半導体にかかる応力を緩和することができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。
【００４７】
【発明の効果】
本発明の半導体レーザによれば、メサ突起の高さに起因する段差が形成された半導体積層体の表面に形成された第１電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、実装基板と半導体レーザとの熱膨張率の差に起因する応力を緩和することができ、これにより、発振するレーザ光の偏光方向などのレーザ特性への影響や欠陥発生などの信頼性の低下を防止することができる。
【００４８】
本発明の半導体装置によれば、表面に段差が形成された半導体積層体の表面に形成された電極がＰｔなどの合金化阻止膜を含んでおり、この合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。従って、合金化の進行を阻止された位置にＡｕ層などの合金化阻止膜よりも柔らかい応力緩和層を配置することで、半導体にかかる応力を緩和することができる。
【図面の簡単な説明】
【図１】図１（ａ）は第１実施形態に係る半導体レーザの断面図であり、図１（ｂ）はｎ電極部分の拡大断面図である。
【図２】図２（ａ）は、図１に示す半導体レーザを実装したときの断面図であり、図２（ｂ）は、上記のｎ電極とハンダ層との接合部分の拡大断面図である。
【図３】図３（ａ）は第２実施形態に係る半導体発光装置の断面図であり、図３（ｂ）は図３（ａ）に示す半導体発光装置を実装したときの断面図である。
【図４】図４（ａ）は第１従来例に係る半導体レーザの断面図であり、図４（ｂ）はｎ電極部分の拡大断面図である。
【図５】図５は、図４に示す半導体レーザを実装したときの問題点を示す模式図である。
【図６】図６（ａ）は第２従来例に係る半導体発光装置の断面図であり、図６（ｂ）は図６（ａ）に示す半導体発光装置を実装したときの問題点を示す模式図である。
【符号の説明】
１０…半導体基板、１０ａ…メサ突起、１０ｂ…メサ溝、１１…ｐ型のクラッド層、１１ａ…（１１１）Ｂ結晶面による側壁斜面、１２…活性層、１３…第１のｎ型クラッド層、１４…動作領域、１５…電流ブロック層、１６…第２のｎ型クラッド層、１７…ｎ型キャップ層、２０…ｎ電極、２１…ＡｕＧｅ層、２２…Ｎｉ層、２３…Ａｕ層、２４…Ｔｉ層、２５…Ｐｔ層、２６…Ａｕ層、２７…Ｐｔ層、２８…Ａｕ層、３０…ｐ電極、４０…サブマウント基板、４１，４３…ハンダ層、４２，４４…配線部、３０ａ，４２ａ，４４ａ…リード、Ａ…Ｐｔ層よりもｎ型のキャップ層側の積層膜、ａ…合金化膜、Ｂ…Ｐｔ層よりもハンダ層側の膜、ｂ…合金化膜、Ｃ…合金化阻止膜、Ｄ…応力緩和層、Ｈ…段差の高さ、Ｉ…素子分離溝。
Claims (10)
- ストライプ状のメサ突起が形成された基板と、
上記メサ突起上に形成された第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層と、上記メサ突起の両側におけるメサ溝において、上記活性層の両側面に該活性層の全厚さに跨がって接触するように形成された第１導電型の電流ブロック層とを含む半導体積層体と
上記半導体積層体の上層に形成された第１電極と、
上記基板の裏面に形成された第２電極と
を有し、
上記メサ突起の高さに起因する段差が上記半導体積層体の表面に形成されており、
上記第１電極が、２層の合金化阻止膜と、該２層の合金化阻止膜の間に形成された該２層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とを含み、
実装基板の実装面に向かって上記第１電極側からハンダを介して実装されて用いられ、
上記合金化阻止膜は、上記実装基板に実装されたときの上記半導体積層体と上記第１電極の界面部分の合金化と上記第１電極と上記ハンダの界面部分の合金化の一方あるいは両方の進行を阻止する
半導体レーザ。 - 上記合金化阻止膜がプラチナを含む
請求項１に記載の半導体レーザ。 - 上記応力緩和層が、少なくとも金あるいはインジウムを含む
請求項１または２に記載の半導体レーザ。 - 上記第１電極が、上記２層の合金化阻止膜の上記半導体積層体側に該半導体積層体と合金化する層を有する
請求項１〜３のいずれかに記載の半導体レーザ。 - 上記第１電極が、上記２層の合金化阻止膜の上記ハンダ側に該ハンダと合金化する層を有する
請求項１〜４のいずれかに記載の半導体レーザ。 - 上記基板の主面が（１００）面であり、
上記ストライプ状のメサ突起の側面が、上記基板の基部側に向かって凸のなだらかな湾曲面である
請求項１〜５のいずれかに記載の半導体レーザ。 - 上記電流ブロック層と上記活性層との接触面が上記メサ突起の長手方向に沿って直線的になるように上記電流ブロック層が成膜されている
請求項１〜６のいずれかに記載の半導体レーザ。 - 上記電流ブロック層の上記直線的成膜部分が｛３１１｝結晶面からなる
請求項７に記載の半導体レーザ。 - 上記基板上に、素子分離された複数個の上記半導体積層体が形成されて、複数個のレーザ素子が搭載されている
請求項１〜８のいずれかに記載の半導体レーザ。 - 表面に段差が形成された半導体層と、上記半導体層の上層に形成された電極とを有し、
上記電極が、２層の合金化阻止膜と、該２層の合金化阻止膜の間に形成された該２層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とを含み、
実装基板の実装面に向かって上記電極側からハンダを介して実装されて用いられ、
上記合金化阻止膜は、上記実装基板に実装されたときの上記半導体層と上記電極の界面部分の合金化と上記電極と上記ハンダの界面部分の合金化の一方あるいは両方の進行を阻止する
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243338A JP4538920B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体レーザおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243338A JP4538920B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体レーザおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057401A JP2002057401A (ja) | 2002-02-22 |
| JP4538920B2 true JP4538920B2 (ja) | 2010-09-08 |
Family
ID=18734209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243338A Expired - Fee Related JP4538920B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体レーザおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4538920B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012899A (ja) * | 2004-06-22 | 2006-01-12 | Sharp Corp | 半導体レーザ素子および半導体レーザ素子の製造方法 |
| JP4908982B2 (ja) * | 2005-09-30 | 2012-04-04 | シャープ株式会社 | 半導体レーザ素子 |
| JP4845132B2 (ja) | 2007-05-25 | 2011-12-28 | 日本オプネクスト株式会社 | 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法 |
| JP2009111065A (ja) * | 2007-10-29 | 2009-05-21 | Opnext Japan Inc | 光半導体装置 |
| JP5259166B2 (ja) * | 2007-12-06 | 2013-08-07 | 日本オクラロ株式会社 | 半導体レーザ装置 |
| JP5280119B2 (ja) * | 2008-06-30 | 2013-09-04 | 日本オクラロ株式会社 | 半導体レーザ装置 |
| JP2009238989A (ja) | 2008-03-27 | 2009-10-15 | Sony Corp | マルチビーム半導体レーザ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183449A (ja) * | 1998-12-15 | 2000-06-30 | Fuji Photo Film Co Ltd | 半導体レーザ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2523643B2 (ja) * | 1987-06-03 | 1996-08-14 | 松下電器産業株式会社 | 半導体レ−ザ装置 |
| JP3011938B2 (ja) * | 1988-12-27 | 2000-02-21 | ソニー株式会社 | 半導体レーザー |
| JPH04364084A (ja) * | 1991-06-11 | 1992-12-16 | Sony Corp | 波長多重レーザ |
| JP3190718B2 (ja) * | 1992-01-14 | 2001-07-23 | 株式会社東芝 | 半導体レーザ用サブマウント |
| JP3346971B2 (ja) * | 1995-12-20 | 2002-11-18 | 株式会社東芝 | 光半導体素子用サブマウントおよびそのマウント方法 |
| JPH09232690A (ja) * | 1996-02-27 | 1997-09-05 | Victor Co Of Japan Ltd | 半導体装置 |
-
2000
- 2000-08-10 JP JP2000243338A patent/JP4538920B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183449A (ja) * | 1998-12-15 | 2000-06-30 | Fuji Photo Film Co Ltd | 半導体レーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057401A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072374B2 (en) | Ridge waveguide semiconductor laser diode | |
| US20070274360A1 (en) | Semiconductor laser element and semiconductor laser device | |
| US7023891B2 (en) | Semiconductor optical device | |
| JP2010267871A (ja) | 半導体レーザおよびその製造方法 | |
| JP2003258382A (ja) | ＧａＮ系レーザ素子 | |
| JP4966283B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
| JP7332623B2 (ja) | 半導体レーザ装置 | |
| US20090168827A1 (en) | Nitride semiconductor laser chip and method of fabricating same | |
| JP4538920B2 (ja) | 半導体レーザおよび半導体装置 | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| JP2011124521A (ja) | 半導体レーザおよびその製造方法 | |
| JP4959644B2 (ja) | 半導体レーザ素子、半導体ウェハおよび半導体レーザ素子の製造方法 | |
| JP3857294B2 (ja) | 半導体レーザ | |
| JP4244058B2 (ja) | 半導体発光素子の製造方法 | |
| JP3932466B2 (ja) | 半導体レーザ | |
| US5379314A (en) | Semiconductor laser and method of manufacturing semiconductor laser | |
| JP4111696B2 (ja) | 窒化物系半導体レーザ素子 | |
| JP2001244560A (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
| GB2306048A (en) | Electrodes for semiconductor lasers | |
| JP2758253B2 (ja) | 集積型半導体レーザ装置 | |
| JP3573976B2 (ja) | マルチビームレーザダイオード | |
| JP2022020503A (ja) | 半導体レーザおよび半導体レーザ装置 | |
| JP5079613B2 (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
| JP3663096B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |