JP4531816B2

JP4531816B2 - セグメント化されたｍｒａｍアレイにおけるワード線セグメント数を最適化するための方法及びシステム。

Info

Publication number: JP4531816B2
Application number: JP2007527724A
Authority: JP
Inventors: カイ（カール）ヤン、スー; シー、シーゾン; ワン、ポ−カン; イーヤン、ブルース
Original assignee: ヘッドウェイテクノロジーズインコーポレイテッド
Priority date: 2004-06-09
Filing date: 2005-06-09
Publication date: 2010-08-25
Anticipated expiration: 2025-06-09
Also published as: US20050276100A1; US7613868B2; JP2008517406A; WO2005124558A3; EP1782207A2; WO2005124558A2; EP1782207A4

Description

本発明は磁気メモリに関し、特にワード線セグメントに関連付けられるビット数を増加させる方法及びシステムに関する。

不揮発性及び揮発性メモリへの応用が潜在的に可能であるために、薄膜磁気ランダム・アクセス・メモリ（ＭＲＡＭ）は精力的に研究されている。従来のＭＲＡＭにおいて、磁気記憶セルには、自由層、絶縁トンネル・バリア層、及び固定層を有する磁気トンネル接合（ＭＴＪ）積層構成を典型的に含む。従来のＭＴＪ積層構成の利用により、ＭＲＡＭセルが高集積密度、高速度、低読み出し電力及びソフト・エラー率（ＳＥＲ）耐性を有するように設計することが可能になる。

従来のＭＥＡＭにはまた、ビット線(bit line)及びワード線(word line)が含まれ、これらの線は一般に直交する。従来の導線の名前は代わることがあることに注意されたい。ロー線(row line)、カラム線(column line)、ディジット線(digit line)、データ線(data line)のような別名が利用されてもよい。磁気記憶セルはビット線とワード線との交点に典型的に配置される。特定の磁気記憶セルに書き込むために、書き込み電流が特定の磁気記憶セルに関連するワード線及びビット線の両者を介して供給される。ワード線又はビット線の一方の電流のみではセルに書き込むには不十分である。しかし、これらを組み合わせることにより電流が十分な磁場を作り、ＭＴＪ積層構成に所望するように書き込むことができる。

このような従来のＭＲＡＭの機能にもかかわらず、従来のＭＲＡＭは、近隣のセルに誤って書き込むかもしれないことに当業者はすぐに気づくであろう。従って、従来のワード線はセグメント化され得る。このような従来のＭＲＡＭにおいて、従来のグローバル・ワード線はトランジスタのようなスイッチを介して各ワード線セグメントに結合される。多くの磁気記憶セル、すなわち多くのビットが各セグメントに関連付けられる。上記にて説明したように、ビット線は各磁気記憶セルのセグメントに直交する。典型的には、８又は１６ビットが、セグメント化されたワード線を有する従来のＭＲＡＭの各セグメントに関連付けられる。セグメント化されたワード線を有する従来のＭＲＡＭにおいて、書き込み電流は、書き込み中にワード線の特定のセグメントのみに提供される。その結果、セグメントに関連付けられないセルに誤って書き込む可能性が実質的に低減される。

例えば、図１により、特定のセグメントに関連付けられる磁気記憶セルに書き込むための従来の方法１０が示される。従来の書き込み電流I₁が、ステップ１２において、ワード線セグメントに提供される。一般に、ステップ１２はワード線セグメントに関連付けられるトランジスタをオン状態にすることにより実行され、グローバル・ワード線を流れる電流が、選択されたワード線セグメントに流れる。このようにして、残りのワード線セグメントには電流が流れず、これらのワード線セグメントに関連付けられるＭＴＪ積層構成に誤って書き込まれる可能性が低減される。第二書き込み電流I₂が、ステップ１４において、書き込まれているワード線セグメントに関連付けられる従来のビット線に提供される。ワード線とビット線との電流の組み合わせは、ワード線に関連付けられる所望の磁気記憶セルに書き込むには十分である。

上記従来のＭＴＪ積層構成は従来の方法１０を利用して記載されるが、セグメント化されたワード線の利用により従来のＭＲＡＭには大きな負荷が生じることに、当業者はすぐに気づくであろう。図２は従来のＭＲＡＭにおけるＭＴＪ積層構成の星形図(asteroid chart)５０を図示している。従来のＭＲＡＭにおける、ビットの書き込みを実現するための領域がI_Mとして示される。ビット線に沿った他の磁気記憶セルに支障のない安全領域がI_Sとして示される。一般に、ステップ１２で提供されるワード線セグメントの電流I₁は、図５０の点ａである。ステップ１４で提供されるビット線の電流は、図５０の点ｂ又はｃのいずれかである。このバイアスのために、同じワード線セグメントに関連付けられる他のメモリ・セルには、従来の方法１０において誤って書き込まれる可能性が残っている。この可能性を低減するために、特定のワード線セグメントに関連付けられる磁気記憶セルの数は小さい。上記にて説明したように、従来のＭＲＡＭは、８又は１６ビットを基として典型的に編成される。従って、書き込み動作が方法１０を利用して実行されるとき、特定のワード線セグメントに関連付けられる全てのビットはステップ１４で書き込まれる。ＭＲＡＭにより、各ワード線セグメント用の選択トランジスタが利用される。ワード線セグメントの選択で利用されるトランジスタのサイズは、ワード線セグメントに関連付けられるビット数（８又は１６）に対する大幅な負荷をもたらす。従って、従来のセグメント化されたワード線を利用する従来のＭＲＡＭの利用には重大な欠点が残っている。

従って、必要とされているものは、近隣の磁気記憶セルに誤って書き込むことがない負荷がより小さいＭＲＡＭを提供するためのシステム及び方法である。本発明は、このような需要を扱う。

本発明により、磁気メモリに書き込む方法及びシステムと、磁気メモリを読み出す方法及びシステムとが提供される。磁気メモリには複数のワード線セグメントと、複数のワード線セグメントの各々に対応する複数の磁気記憶セルとが含まれる。複数のワード線セグメントの各々は選択可能である。方法及びシステムは、複数ワード線セグメントの中の一ワード線セグメントに対応する複数の磁気記憶セルを読み出して複数の磁気記憶セルの各々の状態を判定することを備える。一態様において、方法及びシステムはまた、書き込み動作中に成される読み出し動作の間に判定される複数の磁気記憶セルの各々の状態を記憶するための少なくとも一つの記憶装置を利用することを備える。方法及びシステムはまた、読み出し後にワード線セグメントに対応する複数の磁気セルの一部にデータを書き込むことをも備える。方法及びシステムはまた、複数の磁気セルの部分が書き込まれるときと実質的に同時に、ワード線セグメントに対応する複数の磁気記憶セルの残りの各々に状態を再書き込みすることを備える。

本明細書により開示されるシステム及び方法に従って、本発明によりワード線セグメントに関連付けられるビット数を最適化するための方法が提供される。

本発明は、磁気メモリの改善に関する。以下の記載は、当業者が本発明を作成及び利用することができるように表現され、且つ特許出願及び特許出願に要求されることの観点から提供される。好適な実施形態に対する様々な改良が当業者にはすぐに明らかになり、本明細書の一般原理は他の実施形態に応用できる。従って、本発明により示される実施形態に制限されることが意図されておらず、本明細書に記載される原理及び特徴と矛盾しない最も広い範囲に一致することが意図されている。

本発明により、磁気メモリに書き込む方法及びシステムと、磁気メモリを読み出す方法及びシステムとが提供される。磁気メモリは複数のワード線セグメントと、複数のワード線セグメントの各々に対応する複数の磁気記憶セルとを含む。複数のワード線セグメントの各々は選択可能である。方法及びシステムは、複数の磁気記憶セルの各々の状態を判定するための複数ワード線セグメントの中の一ワード線セグメントに対応する複数の磁気記憶セルを読み出すことを備える。一態様において、方法及びシステムはまた、書き込み動作中に成される読み出し動作の間に判定される複数の磁気記憶セルの各々の状態を記憶するための少なくとも一つの記憶装置を利用することを備える。方法及びシステムはまた、読み出し後にワード線セグメントに対応する複数の磁気セルの一部にデータを書き込むことを備える。方法及びシステムはまた、複数の磁気セルの部分が書き込まれるときと実質的に同時に、ワード線セグメントに対応する複数の磁気記憶セルの残りの各々に状態を再書き込みすることを備える。

本発明は、磁気メモリ・セルの特定の型、特定の物質及び要素の特定の構成を利用して記載される。しかし、この方法及びシステムは、本発明に矛盾しない他の磁気メモリ・セル、並びに他の物質及び構成に対して効果的に動作するであろうことは、当業者にはすぐに明らかになるであろう。

より詳細に本発明に従う方法及びシステムを説明するために、図３を参照すると、磁気メモリの部位に書き込むための方法１００の、一実施形態の高レベル・フロー図が示されている。磁気メモリは、複数のワード線セグメント及び複数のワード線セグメントの各々に対応する複数の磁気記憶セルを含む。好適には、磁気記憶セルはワード線セグメントとビット線との交点に備えられ、ビット線はワード線セグメントに直交する。各磁気記憶セルはＭＴＪ及びアイソレーション・トランジスタを好適に含む。しかし、他の型の磁気記憶セルを利用してはいけない理由は無い。多数の磁気記憶セル、すなわちビットが各ワード線セグメントに関連付けられる。好適な実施形態において、１６又は３２ビットが各ワード線セグメントに関連付けられる。各ワード線セグメントは各々選択可能であり、セグメントに各々読み出し及び書き込みをすることができる。方法１００は、特定のワード線セグメントに関連付けられる記憶セルに書き込む観点から記載されているが、方法１００は複数のワード線セグメントに書き込むために採用され得ることに、当業者はすぐに気づくであろう。

書き込み指定されているワード線セグメントの任意のセルに書き込む前に、ステップ１１０で、ワード線セグメントに対応する磁気記憶セルが読み出される。好適には、ステップ１１０は、ワード線セグメントに関連付けられる全ての記憶セルを読み出して磁気記憶セルの各々の状態を判定することが含まれる。別実施形態において、書き込まれるようにスケジューリングされていないこれらの記憶セルは、ステップ１１０において読み出される。好適な実施形態において、ステップ１１０にはまた、好適にはワード線セグメントに結合した検出アンプにおいて、読み出し動作の結果を記憶することも含まれる。

読み出し動作が実行された後、ステップ１２０で新データがワード線セグメントに対応する磁気セルの部位に書き込まれる。磁気記憶セルの部位は書き込み用にスケジューリングされたターゲット・セルである。一実施形態において、ステップ１２０により、１バイトのデータが書き込まれる。こうして、磁気記憶セルの部位の状態は、ステップ１２０において変化する。書き込み電流I₁をワード線セグメントに提供し、且つ第二書き込み電流I₂を書き込まれた磁気記憶セルに関連付けられるビット線に提供することにより、ステップ１２０は一般に実行される。一般には、書き込み電流はワード線セグメントに関連付けられたトランジスタをオン状態にすることにより提供され、グローバル・ワード線を流れる電流が選択されたワード線セグメントに流れる。残りのセルに事前に記憶されていたデータは、ステップ１３０で、ステップ１２０で新データが書き込まれたときと実質的に同時に再書き込みされる。従って、ステップ１３０を利用して、ステップ１１０において判定された事前の状態は、ステップ１２０でデータが書き込まれたときと実質的に同時に、ステップ１２０で書き込まれなかった各残りの記憶セルに再書き込みされる。好適な実施形態において、残りの２４ビットは、従ってステップ１３０で再書き込みされる。また、好適な実施形態において、ステップ１２０及びステップ１３０は、例えば、各ビット線ドライバ（図示せず）を利用して、ワード線セグメントに対応するビット線において書き込まれる新データ及び再書き込みされるデータ両者の適切な電流を供給することにより、同時に実行されて一つのステップになる。従って、ステップ１２０及びステップ１３０において、適切な電流がワード線セグメントに関連付けられる全てのビット線に提供される。ステップ１２０及びステップ１３０を利用して、このように、新データ及び事前に保存されたデータが実質的に同時に、特定のワード線セグメントに関連付けられる全てのセルに書き込まれる。

方法１００を利用して、特定のワード線セグメントに関連付けられる磁気記憶セルの部位のみが書き込まれる。書き込まれないセルのデータが、ステップ１３０において、書き込まれる新データと共に再書き込みされるので、これらのセルの状態を上書き又はランダム化するいかなる危険も取り除かれる。従って、多数の記憶セルが特定のワード線セグメント及び特定の選択トランジスタに関連付けられる。ワード線セグメントの負荷は従って低減される。

図４は、ワード線セグメントに関連付けられるビット数を改善した、本発明に従う磁気メモリ２００の第一実施形態を描いたブロック図である。磁気メモリ２００は、好適には方法１００と共に利用される、磁気メモリ２００はブロック２１０を含むものとして示され、ブロック２１０の各々は好適には相等しいものである。各ブロックはワード線セグメント２２０−１〜２２０−ｎの一群に対応する。図４Ａに示されるように、ｎ個のワード線セグメントとｍ本のビット線がブロック毎に存在する。従って、各ブロック２１０にはｍ×ｎ個の記憶セルが含まれる。好適な実施形態において、ｍは３２である。記憶セル２１２−１〜２１２−ｍは各ワード線セグメント２２０−１〜２２０−ｎに関連付けられる。図４Ｂはメモリ２２０で利用される記憶セル２１２−１〜２１２−ｍの一実施形態の回路図である。図４Ａ及び図４Ｂを参照して、各磁気記憶セル２１２−１〜２１２−ｍは、好適にはアイソレーション・トランジスタ２１１及びＭＴＪ積層構成２１３から構成される。しかし別実施形態において、交点セルのような他の型のメモリ・セルが利用されてもよい。加えて、ワード線２２２−１〜２２２−ｎの読み出し及びワード線２２４−１〜２２４−ｎの書き込みはブロック２１０に関連付けられ、且つロー・ドライバ２２６−１〜２２６−ｎ各々を利用して選択される。ワード線セグメント２２０−１〜２２０−ｎはワード線選択トランジスタ２２１−１〜２２１−ｎ各々を利用して活性化される。

また、図示されているものは、書き込みバス２１６、読み出し／書き込みバス２１８、及び読み出しバス２３４である。読み出しバス２１６は書き込みデータを、特定のワード線セグメント２２０−１〜２２０−ｎに関連付けられるセル２１２−１〜２１２−ｍの全てに転送することができる。読み出し／書き込みバス２１８は、好適には磁気セル２１２−１〜２１２−ｍの全てに対応するデータを転送することができる。読み出しバス２３４は好適には検出アンプ２３０−１〜２３０−ｍの全てからのデータを転送することができる。従って、書き込みバス２１６、読み出し／書き込みバス２１８、及び読み出しバス２３４は好適には３２本のバスである。

磁気メモリ２００はまた、記憶部を、好適には検出アンプ２３０−１〜２３０−ｍの形で含む。ビット線２１４−１〜２１４−ｍは検出アンプ２３０−１〜２３０−ｍに、各々ページ選択トランジスタ２２８及び読み出し／書き込みバス２１８を介して接続される。読み出されるセル２１２は好適にはバイト選択トランジスタ２３２−１〜２３２−ｍを利用して選択される。ページはページ選択トランジスタ２２８−１〜２２８−ｍ及び２２９−１〜２２９−ｍを利用して選択される。

磁気メモリ２００はまた、二つの検出器／マルチプレクサ２０２及び２０６と、二つのビット線ドライバ２０４及び２０８とを各々含む。検出器／マルチプレクサ２０２及び２０６は、適切な検出アンプ２３０−１〜２３０−ｍからデータを読み出す。特に検出器／マルチプレクサ２０２及び２０６はデータを検出アンプ２３０−１〜２３０−ｍの全てから受け取る。検出器／マルチプレクサ２０２及び２０６は新情報が書き込まれない記憶セル２１２−１〜２１２−ｍのデータ又は状態を選択する。アドレス情報を利用して、検出器／マルチプレクサ２０２及び２６はワード線セグメント２２０−１〜２２０−ｎの固有の位置を選択してこのデータを再書き込みする。書き込まれる新データはデータ入力バス２３６により提供される。好適な実施形態において、検出器／マルチプレクサ２０２及び２０６とビット線ドライバ２０４及び２０８との各々二つの群の組み合わせは、ビット線２１４−１〜２１４−ｍにおける双方向電流を供給することを可能にするために利用される。

図３、４Ａ及び４Ｂを参照して、動作において、メモリ２００は方法１００と共に利用される。説明を明確にするために、メモリ２００の動作は第一ワード線セグメント２２０−１の一部分が書き込まれていることを仮定して記載される。ワード線セグメント２２０−１に関連付けられる磁気記憶セル２１２−１〜２１２−ｍがステップ１１０で読み出される。そうするために、ワード線２２２−１の読み出しが実現され、ワード線セグメント２２０−１が選択され、且つ状態がビット線２１４−１〜２１４−ｍから読み出される。磁気記憶セル２１２−１〜２１２−ｍの状態は、読み出し／書き込みバス２１８を介して提供され、且つ検出アンプ２３０−１〜２３０−ｍ各々に記憶される。データがステップ１２０で磁気記憶セル２１２−１〜２１２−ｍの一部分に書き込まれる。図示されたメモリ２００において、ステップ１２０において書き込まれたセル数はｉである。好適には、ｉは８であり、データは８個の磁気記憶セル２１２−１〜２１２−ｍ（例えば１バイト）に提供される。例えば、磁気記憶セル２１２−１〜２１２−８（詳細には図示されず）がステップ１２０で書き込まれる。更に、データが記憶セル２１２−１〜２１２−８に書き込まれるときに、磁気記憶セル２１２−９〜２１２−ｍの残りに対応する検出アンプ２３０−９〜２３０−ｍに以前に記憶されていた状態が、ステップ１３０で磁気記憶セル２１２−９〜２１２−ｍの残りに再書き込みされる。この再書き込みは、検出アンプ２３０−１〜２３０−ｍの内容を検出器２０２及び２０６とビット線ドライバ２０８及び２０４とにバス２３４を介して提供することにより実行される。アドレス選択情報により、次に、再書き込みされた残りの記憶セルが判定され、従って、データを再書き込みするために供給した線が判定される。再書き込みされたデータは書き込まれた新データと共に、ビット線ドライバ２０４又は２０８を介して適切な線に提供される。書き込まれた新データはデータ入力バス２３６から得られる。こうして、図４Ａに図示されるＭＲＡＭ２００において、ステップ１２０及びステップ１３０が結合される。上記実施例において、検出アンプ２３０−９（詳細には図示されず）〜２３０−ｍにおける状態は磁気記憶セル２１２−９〜２１２−ｍに、新データが記憶セル２１２−１〜２１２−８に書き込まれるのと同時に再書き込みされる。

こうして、磁気メモリ２００には、各ワード線セグメント２２０−１〜２２０−ｍに関連付けられる好適には３２個の多数のビットがある。加えて、方法１００が利用されるため、ｍビット未満が一回の書き込み動作で書き込まれる。更に、書き込みは、残りの磁気記憶セルをランダム化する危険を犯さずに実行される。磁気メモリ２００はこうして負荷を低減する。

方法及びシステムが、ワード線のセグメントに関連付けられるビット数を最適化することにより開示された。本発明は示された実施形態に従って記載されてきたが、実施形態の変更形式があり得、且つこれらの変更形式が本発明の技術思想及び範囲に含まれることを、当業者はすぐに認識するであろう。従って、数多くの改良は当業者により添付した請求項の技術思想及び範囲から逸脱せずに成されるかもしれない。

セグメント化されたワード線を有する従来のＭＲＡＭを読み出すための従来の方法を描いたフロー図。従来のＭＲＡＭにおける磁気トンネル接合のアレイに対する星形図。セグメント化されたワード線を有するＭＲＡＭを読み出すための、本発明に従う方法の一実施形態を描いた高レベル・フロー図。ワード線セグメントに関連付けられたビット数を改善した、本発明に従う磁気メモリの実施形態を描いたブロック図。本発明に従う磁気メモリで利用される磁気記憶セルの一実施形態を描いた回路図。

Claims

磁気メモリの部位に書き込む方法であって、前記磁気メモリは、複数のワード線セグメントと前記複数のワード線セグメントの各々に対応する複数の磁気記憶セルとを含み、前記複数のワード線セグメントの各々が選択可能である、前記方法であって、
(a) 前記複数のワード線セグメントの一ワード線セグメントに対応する前記複数の磁気記憶セルを読み出して前記複数の磁気記憶セルの各々の状態を判定すること、
(b) 前記読み出しステップ(a)の後に、前記ワード線セグメントに対応する前記複数の磁気セルの一部にデータを書き込むこと、
(c) 前記複数の磁気セルの前記一部がステップ(b)で書き込まれるのと同時に、前記ワード線セグメントに対応する前記複数の磁気記憶セルの残りの各々に状態を再書き込みすること、
を備える方法。
前記磁気メモリは、前記複数のワード線セグメントを選択するための複数のデバイスを更に含み、前記書き込みステップ(b)は、
(b1) 前記ワード線セグメントを前記複数の選択デバイスの対応する選択デバイスを利用して選択することを含む、
請求項１に記載の方法。
前記複数の磁気記憶セルは３２ビットを含み、前記読み出しステップ(a)は、
(a1) 前記３２ビットを読み出すこと、
を更に含む、請求項１に記載の方法。
前記再書き込みステップ(c)は、
(c1) ３２ビット未満を再書き込みすることを含む、
請求項３に記載の方法。
磁気メモリであって、
複数のワード線セグメントであって、前記複数のワード線セグメントの各々が選択可能である、複数のワード線セグメントと、
前記複数のワード線セグメントの各々に対応する複数の磁気記憶セルと、
前記ワード線セグメントに対応する前記複数の磁気セルの一部が書き込まれるのと同時に書き込まれるように、書き込み動作中に成される読み出し動作の間に判定される前記複数の磁気記憶セルの各々の状態を記憶するための少なくとも一つの記憶部であって、前記状態は、前記少なくとも一つの記憶部の一部から前記ワード線セグメントに対応する前記複数の磁気記憶セルの残り各々に再書き込みされ得る、少なくとも一つの記憶部と、
を備える、磁気メモリ。
前記複数のワード線セグメントの各々に対応する複数のビット線であって、前記複数のビット線が少なくとも一つの記憶部に接続されている、複数のビット線、
を更に備える、請求項５に記載の磁気メモリ。
前記少なくとも一つの記憶部は、複数の記憶アンプを更に含む、請求項６に記載の磁気メモリ。
前記複数の記憶アンプの各々が前記複数のビット線の一ビット線に対応する、請求項７に記載の磁気メモリ。
前記複数のビット線と前記少なくとも一つの記憶装置との間に接続されている読み出しバス、
を更に備える、請求項６に記載の磁気メモリ。
前記複数のビット線において電流を供給するために、前記複数のビット線に接続される少なくとも一つのビット線ドライバ、
を更に備える、請求項６に記載の磁気メモリ。
前記少なくとも一つのビット線ドライバは、前記複数のビット線において順方向及び逆方向に電流を供給することができる少なくとも一つの双方向ビット線ドライバを含む、請求項１０に記載の磁気メモリ。