JP4530769B2 - ゲート制御装置 - Google Patents
ゲート制御装置 Download PDFInfo
- Publication number
- JP4530769B2 JP4530769B2 JP2004254174A JP2004254174A JP4530769B2 JP 4530769 B2 JP4530769 B2 JP 4530769B2 JP 2004254174 A JP2004254174 A JP 2004254174A JP 2004254174 A JP2004254174 A JP 2004254174A JP 4530769 B2 JP4530769 B2 JP 4530769B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- thyristor
- reverse voltage
- timer
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 64
- 238000010304 firing Methods 0.000 claims description 12
- 238000011084 recovery Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Description
従来のゲート制御装置は例えば特許文献1の第4図に開示されているものがある。同図の説明は特許文献1に詳細に示されているが、本願発明の理解を助けるため、以下に簡単に説明を行う。特許文献1の第4図においてS1〜Snは直列接続されサイリスタバルブを構成する複数個のサイリスタ、P,Nは直列接続されたサイリスタバルブの両端の端子、R1〜RnとC1〜Cnは個々のサイリスタの分担電圧を均等化するため、個々のサイリスタに並列に接続された抵抗とコンデンサである。
IVはサイリスタに逆電圧が印加されたことを検出する逆電圧検出手段、FVはサイリスタに順電圧が印加されたことを検出する順電圧検出手段、Tは逆電圧検出信号で動作する点弧余裕角検出タイマ、CCはサイリスタバルブの導通指令(ON信号)を出力する導通制御回路、FFは前記導通指令によりセットされ前記タイマの出力信号でリセットされるフリップフロップ回路、ANは前記フリップフロップの状態信号と順電圧検出手段(FV)の出力信号とのANDをとるAND回路、DFはAND回路の出力の立上りをとらえてパルスを出力する微分回路、PAは前記パルスを増幅して所定時間長さのゲート信号を出力するパルスアンプ回路、PTはパルスアンプ回路PAの出力パルスを絶縁して各サイリスタ素子のゲートに加えるパルストランスである。
第1フリップフロップ回路100は特許文献1の第4図のフリップフロップFFとは別のものである。
そして、FFがセットされている条件は、3)現在または過去に導通制御回路CCからセット信号が出力され、その後、逆電圧検出回路IVからのリセット信号がまだ到着していないという条件である。
図8は系統電圧に大きな歪みがある場合の従来装置の動作を説明する波形説明図である。図中、IV1はアーム中で逆回復電荷量(以下Qrrとも言う)が最大の素子(S1)の逆電圧検出信号(IV検出信号)を示し、IV2は2番目にQrrの大きい素子(S2)のIV検出信号を示す。
FV1はS1素子の順電圧検出信号(FV検出信号)。FV2はS2素子のFV検出信号を示す。
たとえば、図8に示すようにターンオフ直後(図中(2)で示すタイミング)のバルブPN間に図示(3)と(5)のタイミングで高周波の電圧変動が重畳したとする。このような場合、図中の(1)〜(9)の時点で、以下のような動作となる。
(2)アーム電流が負になりサイリスタS1〜Snが逆回復すると、各素子にはAC電圧を分圧した逆電圧が印加される。逆回復電荷量が大きい素子S1は印加される逆電圧が小さく、逆回復電荷量が小さい素子ほど印加される逆電圧が大きく、図に示すS1,S2,Snなどのように異なるレベルとなる。このとき、S1やS2の逆電圧IV1やIV2が検出され、IV信号が「H」となる。
(3)このタイミングで振動電圧が印加(図中の「電圧変動」参照)されたとする。振動電圧の大きさはS1の電圧が正に反転し、S2の電圧はほぼゼロ、他の素子の電圧は逆のままとなる程度であったと仮定する。即ち、AC電圧が振動してS1に印加される電圧が正電圧となると、S1の順電圧FV1が検出されFV信号は「H」となり、FFはセットされたままであるのでゲート信号が出力されて、S1はターンオンしてS1の素子電圧はゼロとなる。 このときIV信号は一旦「L」となる。
(5)S2の逆電圧印加期間がTOを超過する前にAC電圧が振動(ここでは電圧が下がる方向と仮定)してS1がオフし、正電圧印加となって順電圧FV1のみが再び検出される。この時点ではFFはまだセットされた状態にあるため、再びゲート信号が出力される。ゲート信号は所定の時間長さ(TG)の期間出力される。
(6)S2の逆電圧印加期間がTOを超過し、点弧余裕角検出タイマTは出力を出してFFをリセットする。FFがリセットされた後はFV信号が出力されてもゲート信号は新たには出力されないが、直前に出力されたゲート信号はFFがリセットされてもTGの期間の間は継続して出力されている。
(7)上記(5)のゲート信号により、その間に、順次正電圧が印加された時点でほとんどの素子がターンオンする。しかしTG間のゲート信号が終了するまでアーム全体の電圧は負であるから、少なくともどれか1個の素子には逆電圧が印加されていることになり、その素子はターンオンしない。 (8)アーム電圧が正となり、それまでにオンしていない残り素子が順電圧印加となった時点でFVnが検出されFV信号が出力される。しかし、 FFがリセットされている
ため新たなゲート信号は出力されない。
(9)(7)に示したターンオンしなかった素子に全電圧が集中し、過電圧となって、この素子が故障する。
図8の(9)のタイミングの右側に「ゲート信号なし」と記載しているのは、課題の理解を助けるため、(9)のタイミングでゲート信号が出力されないことを明記したものである。
前記サイリスタ素子の少なくとも1つに逆電圧が印加されていることを検出して出力する逆電圧検出手段、
前記逆電圧検出手段の出力に対応して、計時を開始し、前記計時が予め定めたタイマ設定時間に達したとき信号を出力する点弧余裕角検出タイマ、
指令された前記サイリスタバルブの導通指令信号をセット信号とし、前記点弧余裕角検出タイマの出力信号をリセット信号とするフリップフロップ回路、
前記サイリスタ素子の少なくとも一つに順電圧が印加されていることを検出する順電圧検出手段、
前記順電圧検出手段の検出信号と前記フリップフロップ回路の状態信号との論理積で前記サイリスタバルブにゲート信号を所定時間出力するとともに、前記ゲート信号により前記点弧余裕角検出タイマをリセットするゲート信号出力回路を備えたものである。
以下、この発明の実施の形態1を図1〜図3に基づいて説明する。
図1はサイリスタバルブとゲート制御装置の接続関係、及びゲート制御装置の構成を示すブロック図である。
図1においてS1〜Snは直列接続されサイリスタバルブを構成する複数個のサイリスタ、P、Nは直列接続された複数のサイリスタバルブの両端の端子、R1〜RnとCl〜Cnはサイリスタの分担電圧を均等化するため各サイリスタに並列に接続された抵抗とコンデンサ、RVはサイリスタに逆電圧が印加されたことを検出する逆電圧検出手段(特許文献1ではIVと呼ばれている)である。FVはサイリスタに順電圧が印加されたことを検出する順電圧検出手段、Tは逆電圧検出手段の出力である逆電圧信号(RV信号)が入力され、入力が「H」状態である期間だけ計時動作し、リセット信号により計時をゼロにリセットするリセット付き点弧余裕角検出タイマ(以下、点弧余裕角検出タイマという)である。
CCはサイリスタバルブの導通指令を出力する導通制御回路、FFは前記導通指令によりセットされ前記タイマの出力信号でリセットされるフリップフロップ、ANDは前記フリップフロップFFの状態信号と順電圧検出手段FVの出力信号とのANDをとるAND回路、OSはAND回路の立上りで所定時間(以下、TGとする)のゲート信号を出力するワンショット回路、EOは前記ゲート信号を光信号に変換し、光ファイバーLG1〜LGnを介してサイリスタS1〜Snのゲートに与える変換回路である。
図1の回路構成要素は前述の特許文献1の第4図の構成要素と同種の要素を用いている(図1のワンショット回路OSは特許文献1のDFと、RVはIVと、EOはPAと同じである。)が、接続はOSの出力(ゲート信号)をタイマTに接続して、ゲート信号によりタイマをリセットする構成としている点が異なっている。なお、導通制御回路CCは本発明のゲート制御装置には含まれず、外部に設置されていても良い。
図2は図1の順電圧検出手段FVおよび逆電圧検出手段RVを含むゲート制御装置の構成をより具体的に示したものである。図2に示す回路から順電圧検出手段FV、逆電圧検出手段RVおよび導通制御回路CCを除いた部分は本発明に言うゲート信号出力回路である。
順電圧検出手段FVは直列接続されたn個のサイリスタS1〜Snに順電圧が印加されたことを示すサイリスタ順電圧信号FV1〜FVnを入力し、これらの全信号のOR条件で順電圧信号(以下FV信号)を出力するOR回路で構成されている。また、逆電圧検出手段RVは直列接続されたn個のサイリスタのうち、逆回復電荷量の多いサイリスタから
順に4個(後述するが4個に限定はしない)のサイリスタを選び、それらのサイリスタに逆電圧が印加されたことを示すサイリスタ逆電圧信号RV1〜RV4を入力し、これらのいずれかが立ち上がった時点でセットし、これらのいずれかが立ち下がった時点でリセットするリセット優先の第1フリップフロップ100で構成し、第1フリップフロップ100の状態信号を逆電圧信号(以下RV信号)として出力する。
図3は、従来の課題の説明に際して示した図8と同じ電圧変動が系統電圧に重畳された場合における、図2のゲート制御装置の動作を説明する波形図である。以下、図中(1)〜(9)の時点での動作を図に従って説明する。
(1)最初、図1のサイリスタは全てオンし、アーム電流が流れている状態であるとする。図示していない他のサイリスタアームの素子に導通信号が与えられ、その素子がターンオンすることにより、図1のサイリスタS1〜Snに転流動作が始まりアーム電流が減少し始める。このとき、図1のサイリスタの点弧相の導通信号(CCの信号ON)がなくなる。しかしFFはSET優先であり、RESET信号がまだ「L」であるため、セットされたままでFF出力は「H」のままである。
(2)アーム電流が負になりサイリスタ素子S1〜Snが逆回復すると、各素子にはAC電圧を分圧した逆電圧が印加される。図にS1〜Snとして示すように逆回復電荷量が最も大きい素子(S1)は印加される逆電圧が最も小さく、逆回復電荷量が小さい素子ほど印加される逆電圧が大きい。このとき、S1、S2の逆電圧RV1,RV2が検出され、RV信号が「H」となる。
(3)AC電圧に図中に電圧変動として示す振動が印加されたとする。印加された振動の振幅はS1の電圧が正に、S2の電圧がほぼゼロに、他の素子の電圧は負のままとなる程度であったと仮定する。S1に印加される電圧が正電圧となると、S1のFV信号FV1が検出されFV信号は「H」となり、フリップフロップFFはセットされたままであるので、ゲート信号が出力され,S1はターンオンして電圧はほぼゼロとなる。このとき、RV信号は、一旦「L」となる。ゲート信号が出たとき、ゲート信号によって点弧余裕角検出タイマTは0にリセットされ、ゲート信号が無くなり、かつ、RV信号が出力されている時点から計時動作を再開する。
(5)点弧余裕角検出タイマTの計時時間がTOを超過する前に、今度はAC電圧が負方向に振動してS1がターンオフし、その後に正電圧印加となってFV1が再び検出される。この時点ではフリップフロップFFはリセットされていないセット状態にあるため、再びワンショット回路OSがゲート信号を出力する。このワンショット回路OS出力によって点弧余裕角検出タイマTがふたたび0にリセットされ、フリップフロップFFはセット状態を更に維持する。
(6)S2の印加電圧が正に変化する時点で、S2の逆電圧信号RV2が無くなり以後点弧余裕角検出タイマTの計時は0のままとなる。したがってフリップフロップFFにはリセット信号が出されずにセットされたままとなる。
(7)フリップフロップFFがセット状態であるため、素子は順次正電圧が印加され順電圧が検出されるたびにゲート信号が出力され、点弧余裕角検出タイマTはたとえ計時条件がそろっていてもその都度リセットされるので、フリップフロップFFはリセットされずにセット状態が維持される。このときアーム全体の電圧は負であり、少なくとも1個の素子には逆電圧が印加されており、その素子はターンオンしないで残っている。
(8)アーム全体の電圧が正電圧となり、ターンオンしていない最後の素子が順電圧印加となった時点でもフリップフロップFFがまだセットされているため、引続きゲート信号が出力される。
(9)全素子が正常にターンオンする。
以上のようにこの発明の実施形態1の回路によれば、系統電圧に大きな振動が発生した場合においても、バルブ全体が順バイアス状態となる時点、即ち、最後に逆回復する素子SnがFV信号FVnを検出した時点でもゲート信号を確実に出力できるようになるので、全ての素子を確実に保護することができる。
また、順電圧検出手段(FV)としてn個の素子のいずれかで順電圧が検出されても順電圧信号(FV信号)が出るので、どの素子が順電圧を検出しても確実にゲート信号を出力でき、素子を完全に保護することが出来る。
図4はこの発明の実施の形態2を示すゲート制御装置の回路構成図である。実施の形態1の図2の回路に加えて、導通指令信号ONとゲート信号とのOR論理をとるOR回路を追加しており、このOR回路の出力をフリップフロップFFのセット入力としている。フリップフロップFFはセット優先であり、セット信号が入力されている期間はセット状態を継続し、前記セット信号が無い条件でリセット信号が入力された時にリセット状態に移行する。
図4の回路の動作について説明する。
極まれなケースではあるが点弧余裕角検出タイマTが計数値TOになると同時にFV1が検出された場合、実施形態1の回路構成ではゲート信号が出力され、かつフリップフロップFFもリセットされる可能性がある。このような場合は、ゲート信号がTG期間だけ出た後に順電圧検出される素子にはゲート信号が出力されず、一部の素子がターンオンできずに故障する可能性がある。
これを防止するため、図4ではOR回路を追加している。OR回路を迫加することによりゲート信号が出力されたとき、フリップフロップFFにセット信号が入力されるので、たとえ、微妙なタイミング差で点弧余裕角検出タイマTが出力してフリップフロップFFがリセットされたとしても、フリップフロップFFが再セットされ、その後FV信号が出ればゲート信号が出力される。
なお、上記実施の形態1の図2、あるいは実施形態2の図4の逆電圧検出手段RVの具体的回路を、図5の構成のようにしても同様の効果を奏する。図5のものでは4個の代表素子のうち少なくとも2個で逆電圧が検出されている場合に逆電圧信号(RV信号)を出力する構成となっている。この構成の場合、代表素子の数は2個以上n個までの任意の数でよい。図5のような構成に本発明を適用する場合、代表素子数が3以上で同様の効果が得られる。
図6はこの発明の実施の形態1および2における点弧余裕角検出タイマTの具体的な一構成例を示すブロック図である。
図において、1は論理を反転させるNOT回路、2は入力の論理和をとるOR回路、3は一定周波数のパルスを出力する発信器、4は入力の論理積をとるAND回路、5は入力パルスが入力されるたびにカウント値を1だけ増加させてパルス数を計数するカウンタ、6はコンパレータ、7は余裕角設定値TOをセットする設定器である。カウンタはFV信号が「H」となると発信器3の出力パルスをカウントし、このカウント値がTOに達すると出力を「H」とする。RV信号が「L」となるか、ゲート信号が「H」となるとカウンタの計数値はゼロにリセットされた状態となる。
R1〜Rn 抵抗、 C1〜Cn コンデンサ、
RV 逆電圧検出手段、 FV 順電圧検出手段、
T 点弧余裕角検出タイマ、 CC 導通制御回路、
FF フリップフロップ、 AND AND回路、 0S ワンショット回路、 EO 変換回路、 LG1〜LGn 光ファイバー、 100 フリップフロップ回路。
Claims (8)
- 複数のサイリスタ素子を直列接続してなるサイリスタバルブ、
前記サイリスタ素子の少なくとも1つに逆電圧が印加されていることを検出する逆電圧検出手段、
前記逆電圧検出手段の出力に対応して、計時を開始し、前記計時が予め定めたタイマ設定時間に達したとき信号を出力する点弧余裕角検出タイマ、
指令された前記サイリスタバルブの導通指令信号をセット信号とし、前記点弧余裕角検出タイマの出力信号をリセット信号とするフリップフロップ回路、
前記サイリスタ素子の少なくとも一つに順電圧が印加されていることを検出する順電圧検出手段、
前記順電圧検出手段の検出信号と前記フリップフロップ回路の状態信号との論理積で前記サイリスタバルブにゲート信号を所定時間出力するとともに、前記ゲート信号により前記点弧余裕角検出タイマをリセットするゲート信号出力回路を備えたことを特徴とするゲート制御装置。 - 複数のサイリスタ素子を直列接続してなるサイリスタバルブ、
前記サイリスタ素子の少なくとも1つに逆電圧が印加されていることを検出する逆電圧検出手段、
前記逆電圧検出手段の出力に対応して、計時を開始し、前記計時が予め定めたタイマ設定時間に達したとき信号を出力する点弧余裕角検出タイマ、
指令された前記サイリスタバルブの導通指令と後記ゲート信号との論理和をセット信号とし、前記点弧余裕角検出タイマの出力をリセット信号とするフリップフロップ回路、
前記サイリスタ素子の少なくとも1つに順電圧が印加されていることを検出する順電圧検出手段、
前記順電圧検出手段の検出信号と前記フリップフロップ回路の状態信号との論理積で前記サイリスタバルブにゲート信号を所定時間出力するとともに、前記ゲート信号により前記点弧余裕角検出タイマをリセットするゲート信号出力回路を備えたことを特徴とするゲート制御装置。 - 前記点弧余裕角検出タイマの前記タイマ設定時間は、前記複数のサイリスタ素子のそれぞれの逆回復時間の内、最も長い時間以上に設定されたことを特徴とする請求項1または2記載のゲート制御装置。
- 前記フリップフロップ回路は、前記セット信号が入力されているときは前記リセット信号の有無にかかわらずセット状態を継続し、前記セット信号が無い条件で、かつ、前記リセット信号が入力された時にリセット状態に移行するセット優先特性を備えたことを特徴とする請求項1または2に記載のゲート制御装置。
- 前記逆電圧検出手段は前記複数のサイリスタ素子の中から任意のサイリスタ素子を選定し、選定したサイリスタ素子のいずれかに逆電圧が印加されたとき逆電圧信号の出力を開始し、前記選定したサイリスタ素子のいずれかに逆電圧が印加されなくなったとき逆電圧信号の出力を停止するリセット優先特性を有する第1のフリップフロップ回路を備えたことを特徴とする請求項1または2に記載のゲート制御装置。
- 前記複数のサイリスタ素子の個数は3個以上であり、前記逆電圧検出手段は前記複数のサイリスタ素子の中から任意の3個以上の素子を選定し、該選定素子のうち2個以上の素子に逆電圧が印加されているとき逆電圧信号を出力することを特徴とする請求項1または2記載のゲート制御装置。
- 前記順電圧検出手段は、直列接続されたサイリスタの中で逆回復電荷量が小さい1個以上の素子を選定し、該素子のいずれかに順電圧が印加されているとき順電圧信号を出力することを特徴とする請求項1または2記載のゲート制御装置。
- 前記点弧余裕角検出タイマは前記逆電圧検出手段によって検出された逆電圧信号が入力された時点でタイマ計数を開始し、前記逆電圧信号が入力されている期間は計数を継続し、前記逆電圧信号が前記タイマ設定時間継続することにより、前記タイマ計数値が前記タイマ設定値を超えた時点で出力信号を出すとともに、前記逆電圧信号が無いかまたは前記ゲート信号が前記リセット信号として入力された場合に前記タイマ計数値をゼロにリセットする機能を有することを特徴とする請求項1または2記載のゲート制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254174A JP4530769B2 (ja) | 2004-09-01 | 2004-09-01 | ゲート制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254174A JP4530769B2 (ja) | 2004-09-01 | 2004-09-01 | ゲート制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006074888A JP2006074888A (ja) | 2006-03-16 |
JP2006074888A5 JP2006074888A5 (ja) | 2007-05-24 |
JP4530769B2 true JP4530769B2 (ja) | 2010-08-25 |
Family
ID=36154885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004254174A Active JP4530769B2 (ja) | 2004-09-01 | 2004-09-01 | ゲート制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4530769B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6126815B2 (ja) * | 2012-09-21 | 2017-05-10 | 東芝三菱電機産業システム株式会社 | サイリスタ変換器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001128441A (ja) * | 1999-10-22 | 2001-05-11 | Mitsubishi Electric Corp | サイリスタバルブの保護装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51116663A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Gate control unit for thyrister valve |
JPS5391654A (en) * | 1977-01-24 | 1978-08-11 | Toshiba Corp | Protective device for thyristor conversion unit |
JPS5928875A (ja) * | 1982-08-10 | 1984-02-15 | Toshiba Corp | サイリスタバルブの保護方法 |
JPS63178757A (ja) * | 1987-01-16 | 1988-07-22 | Hitachi Ltd | ゲ−ト制御装置 |
JP3120183B2 (ja) * | 1991-05-13 | 2000-12-25 | 株式会社日立製作所 | サイリスタ変換器の制御装置および電力変換器の制御装置 |
JP2966152B2 (ja) * | 1991-08-28 | 1999-10-25 | 株式会社東芝 | サイリスタ変換器の保護装置 |
JPH0759256A (ja) * | 1993-08-19 | 1995-03-03 | Toshiba Corp | サイリスタバルブの保護装置 |
-
2004
- 2004-09-01 JP JP2004254174A patent/JP4530769B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001128441A (ja) * | 1999-10-22 | 2001-05-11 | Mitsubishi Electric Corp | サイリスタバルブの保護装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006074888A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019198216A (ja) | 電池保護システム | |
US6804793B2 (en) | Manipulating an integrated circuit clock in response to early detection of an operation known to trigger an internal disturbance | |
US3451042A (en) | Redundant signal transmission system | |
JP4530769B2 (ja) | ゲート制御装置 | |
SE421355B (sv) | Digital databehandlingsanordning speciellt for jernvegssekerhetssystem | |
JP2006020482A (ja) | バッテリー保護回路 | |
CN113826017B (zh) | 用于监控交流电压形式的信号的电路配置和方法 | |
RU2460121C1 (ru) | Резервированная двухпроцессорная вычислительная система | |
CN111986611B (zh) | 用于显示装置的保护电路及其显示装置以及使用保护电路保护显示装置方法 | |
US11656276B2 (en) | Monitoring circuit and method for function monitoring | |
JPH05103473A (ja) | インバータ装置 | |
JP5192269B2 (ja) | 過電圧保護機能付きサイリスタの直列回路 | |
JP2007027960A (ja) | 信号変化タイミング遅延回路、順序信号出力回路および停電監視回路 | |
CN217335430U (zh) | 一种高可靠性的多级电源时序控制系统 | |
JP2011035498A (ja) | スイッチングドライバ回路 | |
WO2017205897A1 (en) | Method of operation of a fail-safe solid state relay | |
SU1221732A2 (ru) | Устройство дл контрол последовательности импульсов | |
JP3794112B2 (ja) | パルス電源並びに異常検出方法 | |
SU1682993A1 (ru) | Устройство дл синхронизации пам ти | |
SU1603389A1 (ru) | Устройство дл контрол последовательностей импульсов | |
JP4032418B2 (ja) | 入力データホールド装置 | |
SU1269141A1 (ru) | Устройство дл контрол логических блоков | |
SU1617425A1 (ru) | Система электропитани | |
JPH05252729A (ja) | サイリスタ変換器の制御装置および電力変換器の制御装置 | |
JP2503886B2 (ja) | 自動計測装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4530769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |