JP3120183B2 - サイリスタ変換器の制御装置および電力変換器の制御装置 - Google Patents
サイリスタ変換器の制御装置および電力変換器の制御装置Info
- Publication number
- JP3120183B2 JP3120183B2 JP03107457A JP10745791A JP3120183B2 JP 3120183 B2 JP3120183 B2 JP 3120183B2 JP 03107457 A JP03107457 A JP 03107457A JP 10745791 A JP10745791 A JP 10745791A JP 3120183 B2 JP3120183 B2 JP 3120183B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- thyristor
- forward voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はサイリスタ変換器の制御
装置および電力変換器の制御装置に係り、特に、複数個
のサイリスタまたはスイッチング素子を少なくとも直列
接続してなるアームを有するサイリスタ変換器の制御装
置および電力変換器の制御装置に関する。
装置および電力変換器の制御装置に係り、特に、複数個
のサイリスタまたはスイッチング素子を少なくとも直列
接続してなるアームを有するサイリスタ変換器の制御装
置および電力変換器の制御装置に関する。
【０００２】
【従来の技術】直流送電などに使用される高電圧サイリ
スタ変換器は、高電圧に耐えるために複数個のサイリス
タを直列接続してアームを構成するようになっている。
そして互いに直列接続されたサイリスタ群を同時にオン
オフする制御方式が採用されている。ところが、サイリ
スタは２４０度の間オフとなり、１２０度の間オンとな
るように電圧が印加されるようになっているが、サイリ
スタが導通状態となっているときに逆電圧と順電圧の順
に電圧が印加された際、逆電圧時間が充分でないと、そ
の直後に順電圧が印加されてもサイリスタは順電圧を阻
止する特性が回復できないことがある。このような現象
が生じると、サイリスタ素子の特性のバラッキにより、
一部のサイリスタのみ特性を回復してターンオフする
が、残りのサイリスタは導通状態となることがある。直
列接続されたサイリスタ群のうち部分的にターンオフし
たサイリスタが存在する部分ターンオフが生じると、サ
イリスタのオフ期間にターンオフしたサイリスタのみに
順電圧が印加され、ターンオフしたサイリスタが過電圧
によって破壊する恐れがある。このような部分ターンオ
フからサイリスタが破壊するのを防止するために、特開
昭６０ー２２４６５号公報および特開昭６２ー１３８０
５５号公報に記載されているものが提案されている。
スタ変換器は、高電圧に耐えるために複数個のサイリス
タを直列接続してアームを構成するようになっている。
そして互いに直列接続されたサイリスタ群を同時にオン
オフする制御方式が採用されている。ところが、サイリ
スタは２４０度の間オフとなり、１２０度の間オンとな
るように電圧が印加されるようになっているが、サイリ
スタが導通状態となっているときに逆電圧と順電圧の順
に電圧が印加された際、逆電圧時間が充分でないと、そ
の直後に順電圧が印加されてもサイリスタは順電圧を阻
止する特性が回復できないことがある。このような現象
が生じると、サイリスタ素子の特性のバラッキにより、
一部のサイリスタのみ特性を回復してターンオフする
が、残りのサイリスタは導通状態となることがある。直
列接続されたサイリスタ群のうち部分的にターンオフし
たサイリスタが存在する部分ターンオフが生じると、サ
イリスタのオフ期間にターンオフしたサイリスタのみに
順電圧が印加され、ターンオフしたサイリスタが過電圧
によって破壊する恐れがある。このような部分ターンオ
フからサイリスタが破壊するのを防止するために、特開
昭６０ー２２４６５号公報および特開昭６２ー１３８０
５５号公報に記載されているものが提案されている。
【０００３】
【発明が解決しようとする課題】前記従来技術において
は、部分ターンオフが生じたときには、同一アームに属
するサイリスタをすべて強制的にターンオンし一部のサ
イリスタに過電圧が印加されるのを防止する構成が採用
されているが、部分ターンオフを検出する検出器が故障
したり、サイリスタが短いパルス幅の点弧パルスでター
ンオンしたときについて充分に配慮されておらず、サイ
リスタの運転を正常な状態で継続できない場合がある。
すなわち、前者のものは、サイリスタに印加される順電
圧を検出し、この検出電圧の立ち上がりと立ち下がりを
フリップフロップで規制しているため、幅の狭いパルス
を検出したときにはフリップフロップがセットされたま
まとなり、サイリスタがオン状態に維持される恐れがあ
る。また後者のものは、サイリスタに印加される順電圧
を検出する複数の順電圧検出手段の検出出力の論理和を
条件として点弧パルスを発生するようになっているの
で、順電圧検出手段が故障した場合には点弧パルスが常
に発生する恐れがある。
は、部分ターンオフが生じたときには、同一アームに属
するサイリスタをすべて強制的にターンオンし一部のサ
イリスタに過電圧が印加されるのを防止する構成が採用
されているが、部分ターンオフを検出する検出器が故障
したり、サイリスタが短いパルス幅の点弧パルスでター
ンオンしたときについて充分に配慮されておらず、サイ
リスタの運転を正常な状態で継続できない場合がある。
すなわち、前者のものは、サイリスタに印加される順電
圧を検出し、この検出電圧の立ち上がりと立ち下がりを
フリップフロップで規制しているため、幅の狭いパルス
を検出したときにはフリップフロップがセットされたま
まとなり、サイリスタがオン状態に維持される恐れがあ
る。また後者のものは、サイリスタに印加される順電圧
を検出する複数の順電圧検出手段の検出出力の論理和を
条件として点弧パルスを発生するようになっているの
で、順電圧検出手段が故障した場合には点弧パルスが常
に発生する恐れがある。
【０００４】本発明の目的は、サイリスタまたはスイッ
チング素子に印加される逆電圧の時間が短かかったりあ
るいはサイリスタまたはスイッチング素子に印加される
順電圧を検出する順電圧検出手段が故障したりしても正
常な運転を継続することができるサイリスタ変換器の制
御装置および電力変換器の制御装置を提供することにあ
る。
チング素子に印加される逆電圧の時間が短かかったりあ
るいはサイリスタまたはスイッチング素子に印加される
順電圧を検出する順電圧検出手段が故障したりしても正
常な運転を継続することができるサイリスタ変換器の制
御装置および電力変換器の制御装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の制御装置として、複数個のサイリ
スタを少なくとも直列に接続してなるアームを有するサ
イリスタ変換器において、前記アームの各サイリスタに
印加される順方向電圧を検出する複数の順電圧検出手段
と、各順電圧検出手段の検出出力を微分する複数の微分
手段と、各微分手段の微分出力の論理和を条件とするパ
ルスを発生する第１論理和手段と、各順電圧検出手段の
検出出力群の中から特定の検出出力を複数個取り込み、
これら検出出力の多数決に従った信号を出力する多数決
論理手段と、第１論理和手段の出力と多数決論理手段の
出力との論理和に従ったパルスを発生する第２論理和手
段と、前記アームのサイリスタ群のうち少なくとも一つ
のサイリスタに逆電圧が印加されたことを検出する逆電
圧検出手段と、逆電圧検出手段の検出出力の発生を条件
にオンパルスとオフパルスに従ってサイリスタの導通期
間を規定するための点弧パルス指令信号を出力する点弧
パルス指令手段と、点弧パルス指令信号と第２論理和手
段の出力パルスとの論理積に従った点弧パルスを発生す
る点弧パルス発生手段とを備えていることを特徴とする
サイリスタ変換器の制御装置を構成したものである。
に、本発明は、第１の制御装置として、複数個のサイリ
スタを少なくとも直列に接続してなるアームを有するサ
イリスタ変換器において、前記アームの各サイリスタに
印加される順方向電圧を検出する複数の順電圧検出手段
と、各順電圧検出手段の検出出力を微分する複数の微分
手段と、各微分手段の微分出力の論理和を条件とするパ
ルスを発生する第１論理和手段と、各順電圧検出手段の
検出出力群の中から特定の検出出力を複数個取り込み、
これら検出出力の多数決に従った信号を出力する多数決
論理手段と、第１論理和手段の出力と多数決論理手段の
出力との論理和に従ったパルスを発生する第２論理和手
段と、前記アームのサイリスタ群のうち少なくとも一つ
のサイリスタに逆電圧が印加されたことを検出する逆電
圧検出手段と、逆電圧検出手段の検出出力の発生を条件
にオンパルスとオフパルスに従ってサイリスタの導通期
間を規定するための点弧パルス指令信号を出力する点弧
パルス指令手段と、点弧パルス指令信号と第２論理和手
段の出力パルスとの論理積に従った点弧パルスを発生す
る点弧パルス発生手段とを備えていることを特徴とする
サイリスタ変換器の制御装置を構成したものである。
【０００６】第２の制御装置として、複数個のサイリス
タを少なくとも直列に接続してなるアームを有するサイ
リスタ変換器において、前記アームの各サイリスタに印
加される順方向電圧を検出する複数の順電圧検出手段
と、各順電圧検出手段の検出出力を微分する複数の微分
手段と、各微分手段の微分出力の論理和を条件とするパ
ルスを発生する論理和手段と、前記アームのサイリスタ
群のうち少なくとも一つのサイリスタに逆電圧が印加さ
れたことを検出する逆電圧検出手段と、逆電圧検出手段
の検出出力の発生を条件にオンパルスとオフパルスに従
ってサイリスタの導通期間を規定するための点弧パルス
指令信号を出力する点弧パルス指令手段と、論理和手段
の出力信号と点弧パルス指令信号との論理積を条件に従
ったパルスを発生する論理積手段と、論理積手段の出力
パルスとオンパルスとの論理和に従った点弧パルスを発
生する点弧パルス発生手段とを備えていることを特徴と
するサイリスタ変換器の制御装置を構成したものであ
る。
タを少なくとも直列に接続してなるアームを有するサイ
リスタ変換器において、前記アームの各サイリスタに印
加される順方向電圧を検出する複数の順電圧検出手段
と、各順電圧検出手段の検出出力を微分する複数の微分
手段と、各微分手段の微分出力の論理和を条件とするパ
ルスを発生する論理和手段と、前記アームのサイリスタ
群のうち少なくとも一つのサイリスタに逆電圧が印加さ
れたことを検出する逆電圧検出手段と、逆電圧検出手段
の検出出力の発生を条件にオンパルスとオフパルスに従
ってサイリスタの導通期間を規定するための点弧パルス
指令信号を出力する点弧パルス指令手段と、論理和手段
の出力信号と点弧パルス指令信号との論理積を条件に従
ったパルスを発生する論理積手段と、論理積手段の出力
パルスとオンパルスとの論理和に従った点弧パルスを発
生する点弧パルス発生手段とを備えていることを特徴と
するサイリスタ変換器の制御装置を構成したものであ
る。
【０００７】
【０００８】第３の制御装置として、複数個のスイッチ
ング素子を少なくとも直列に接続してなるアームを有す
る電力変換器において、前記アームの各スイッチング素
子に印加される順方向電圧を検出する複数の順電圧検出
手段と、各順電圧検出手段の検出出力を微分する複数の
微分手段と、各微分手段の微分出力の論理和を条件とす
るパルスを発生する第１論理和手段と、各順電圧検出手
段の検出出力群の中から特定の検出出力を複数個取り込
み、これら検出出力の多数決に従った信号を出力する多
数決論理手段と、第１論理和手段の出力と多数決論理手
段の出力との論理和に従ったパルスを発生する第２論理
和手段と、前記アームのスイッチング素子群のうち少な
くとも一つのスイッチング素子に逆電圧が印加されたこ
とを検出する逆電圧検出手段と、逆電圧検出手段の検出
出力の発生を条件にオンパルスとオフパルスに従ってス
イッチング素子の導通期間を規定するための点弧パルス
指令信号を出力する点弧パルス指令手段と、点弧パルス
指令信号と第２論理和手段の出力パルスとの論理積に従
った点弧パルスを発生する点弧パルス発生手段とを備え
ていることを特徴とする電力変換器の制御装置を構成し
たものである。
ング素子を少なくとも直列に接続してなるアームを有す
る電力変換器において、前記アームの各スイッチング素
子に印加される順方向電圧を検出する複数の順電圧検出
手段と、各順電圧検出手段の検出出力を微分する複数の
微分手段と、各微分手段の微分出力の論理和を条件とす
るパルスを発生する第１論理和手段と、各順電圧検出手
段の検出出力群の中から特定の検出出力を複数個取り込
み、これら検出出力の多数決に従った信号を出力する多
数決論理手段と、第１論理和手段の出力と多数決論理手
段の出力との論理和に従ったパルスを発生する第２論理
和手段と、前記アームのスイッチング素子群のうち少な
くとも一つのスイッチング素子に逆電圧が印加されたこ
とを検出する逆電圧検出手段と、逆電圧検出手段の検出
出力の発生を条件にオンパルスとオフパルスに従ってス
イッチング素子の導通期間を規定するための点弧パルス
指令信号を出力する点弧パルス指令手段と、点弧パルス
指令信号と第２論理和手段の出力パルスとの論理積に従
った点弧パルスを発生する点弧パルス発生手段とを備え
ていることを特徴とする電力変換器の制御装置を構成し
たものである。
【０００９】第４の制御装置として、複数個のスイッチ
ング素子を少なくとも直列に接続してなるアームを有す
る電力変換器において、前記アームの各スイッチング素
子に印加される順方向電圧を検出する複数の順電圧検出
手段と、各順電圧検出手段の検出出力を微分する複数の
微分手段と、各微分手段の微分出力の論理和を条件とす
るパルスを発生する論理和手段と、前記アームのスイッ
チング素子群のうち少なくとも一つのスイッチング素子
に逆電圧が印加されたことを検出する逆電圧検出手段
と、逆電圧検出手段の検出出力の発生を条件にオンパル
スとオフパルスに従ってスイッチング素子の導通期間を
規定するための点弧パルス指令信号を出力する点弧パル
ス指令手段と、論理和手段の出力信号と点弧パルス指令
信号との論理積を条件に従ったパルスを発生する論理積
手段と、論理積手段の出力パルスとオンパルスとの論理
和に従った点弧パルスを発生する点弧パルス発生手段と
を備えていることを特徴とする電力変換器の制御装置を
構成したものである。
ング素子を少なくとも直列に接続してなるアームを有す
る電力変換器において、前記アームの各スイッチング素
子に印加される順方向電圧を検出する複数の順電圧検出
手段と、各順電圧検出手段の検出出力を微分する複数の
微分手段と、各微分手段の微分出力の論理和を条件とす
るパルスを発生する論理和手段と、前記アームのスイッ
チング素子群のうち少なくとも一つのスイッチング素子
に逆電圧が印加されたことを検出する逆電圧検出手段
と、逆電圧検出手段の検出出力の発生を条件にオンパル
スとオフパルスに従ってスイッチング素子の導通期間を
規定するための点弧パルス指令信号を出力する点弧パル
ス指令手段と、論理和手段の出力信号と点弧パルス指令
信号との論理積を条件に従ったパルスを発生する論理積
手段と、論理積手段の出力パルスとオンパルスとの論理
和に従った点弧パルスを発生する点弧パルス発生手段と
を備えていることを特徴とする電力変換器の制御装置を
構成したものである。
【００１０】
【００１１】
【作用】前記した手段によれば、各順電圧検出手段の検
出出力を微分手段によって微分し、微分出力の論理和を
基本条件として点弧パルスを発生するようにしているた
め、順電圧検出手段の一部が故障しても正常な順電圧検
出手段の検出出力を基に点弧パルスを発生することがで
きる。また順電圧検出手段によって検出されるパルスの
幅が狭くても、順電圧検出手段の検出出力を微分手段に
よって微分しているため、短いパルスの立ち上がりに応
答して点弧パルスを発生させることができる。このため
順電圧検出手段が故障したり順電圧検出手段が短いパル
スを検出した場合でも点弧パルスを発生することによっ
て部分ターンオフからサイリスタまたはスイッチング素
子を保護することができ、安全な運転を継続することが
可能となる。また特定の順電圧検出手段の検出出力の多
数決を基に点弧パルスを発生するようにしているため、
サイリスタまたはスイッチング素子に印加される順電圧
の期間が短い場合でも誤動作することなくサイリスタま
たはスイッチング素子を駆動することができる。
出出力を微分手段によって微分し、微分出力の論理和を
基本条件として点弧パルスを発生するようにしているた
め、順電圧検出手段の一部が故障しても正常な順電圧検
出手段の検出出力を基に点弧パルスを発生することがで
きる。また順電圧検出手段によって検出されるパルスの
幅が狭くても、順電圧検出手段の検出出力を微分手段に
よって微分しているため、短いパルスの立ち上がりに応
答して点弧パルスを発生させることができる。このため
順電圧検出手段が故障したり順電圧検出手段が短いパル
スを検出した場合でも点弧パルスを発生することによっ
て部分ターンオフからサイリスタまたはスイッチング素
子を保護することができ、安全な運転を継続することが
可能となる。また特定の順電圧検出手段の検出出力の多
数決を基に点弧パルスを発生するようにしているため、
サイリスタまたはスイッチング素子に印加される順電圧
の期間が短い場合でも誤動作することなくサイリスタま
たはスイッチング素子を駆動することができる。
【００１２】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１３】図１において、サイリスタ変換器１０は電
力変換器として複数のアーム１２を備えており、各アー
ム１２は複数個のサイリスタＳ１〜Ｓｎが直列接続され
て構成されている。各サイリスタＳ１〜Ｓｎには各サイ
リスタに印加される順電圧を検出する順電圧検出手段と
しての順電圧検出回路ＦＶ１〜ＦＶｎが並列接続されて
いる。そして各順電圧検出回路ＦＶ１〜ＦＶｎはライト
ガイドＬＧ１〜ＬＧｎを介して光・電気変換器ＬＥ１〜
ＬＥｎに接続されている。すなわち各サイリスタＳ１〜
Ｓｎに順方向の電圧が印加されたときに順電圧検出回路
ＦＶ１〜ＦＶｎから光信号が出力され、この光信号がラ
イトガイドＬＧ１〜ＬＧｎを介して光・電気変換器ＬＥ
１〜ＬＥｎに供給され、各光・電気変換器ＬＥ１〜ＬＥ
ｎから順電圧検出信号ａ１〜ａｎが出力されるようにな
っている。そして各光・電気変換器ＬＥ１〜ＬＥｎはそ
れぞれ微分回路Ｄ１〜Ｄｎを介してＯＲ回路１４に接続
されている。このため順電圧検出信号ａ１〜ａｎは微分
回路Ｄ１〜Ｄｎによって微分され、順電圧検出信号ａ１
〜ａｎの立ち上がりに応答した信号が微分信号ｂ１〜ｂ
ｎとしてＯＲ回路１４に入力されるようになっている。
ＯＲ回路１４の出力信号ｃは波形整形器１６によって波
形整形され、信号ｄとしてＯＲ回路２０に入力されてい
る。このＯＲ回路２０には多数決論理回路１８からの出
力信号ｅが入力されている。多数決論理回路１８は順電
圧検出回路ＦＶ１〜ＦＶｎのうち特定の順電圧検出回路
で検出された複数の順電圧検出信号Ｚ１〜Ｚｎを取り込
み、これらの多数決に従った信号ｅを出力するようにな
っている。そしてＯＲ回路２０は信号ｅと信号ｄとの論
理和に従った信号ｆをＡＮＤ回路２２へ出力するように
なっている。ＡＮＤ回路２２にはフリップフロップ２６
からの信号ｋが入力されており、フリップフロップ２６
にはフリップフロップ２４からの信号ｇと遅延回路２８
からの信号ｈが入力されている。
力変換器として複数のアーム１２を備えており、各アー
ム１２は複数個のサイリスタＳ１〜Ｓｎが直列接続され
て構成されている。各サイリスタＳ１〜Ｓｎには各サイ
リスタに印加される順電圧を検出する順電圧検出手段と
しての順電圧検出回路ＦＶ１〜ＦＶｎが並列接続されて
いる。そして各順電圧検出回路ＦＶ１〜ＦＶｎはライト
ガイドＬＧ１〜ＬＧｎを介して光・電気変換器ＬＥ１〜
ＬＥｎに接続されている。すなわち各サイリスタＳ１〜
Ｓｎに順方向の電圧が印加されたときに順電圧検出回路
ＦＶ１〜ＦＶｎから光信号が出力され、この光信号がラ
イトガイドＬＧ１〜ＬＧｎを介して光・電気変換器ＬＥ
１〜ＬＥｎに供給され、各光・電気変換器ＬＥ１〜ＬＥ
ｎから順電圧検出信号ａ１〜ａｎが出力されるようにな
っている。そして各光・電気変換器ＬＥ１〜ＬＥｎはそ
れぞれ微分回路Ｄ１〜Ｄｎを介してＯＲ回路１４に接続
されている。このため順電圧検出信号ａ１〜ａｎは微分
回路Ｄ１〜Ｄｎによって微分され、順電圧検出信号ａ１
〜ａｎの立ち上がりに応答した信号が微分信号ｂ１〜ｂ
ｎとしてＯＲ回路１４に入力されるようになっている。
ＯＲ回路１４の出力信号ｃは波形整形器１６によって波
形整形され、信号ｄとしてＯＲ回路２０に入力されてい
る。このＯＲ回路２０には多数決論理回路１８からの出
力信号ｅが入力されている。多数決論理回路１８は順電
圧検出回路ＦＶ１〜ＦＶｎのうち特定の順電圧検出回路
で検出された複数の順電圧検出信号Ｚ１〜Ｚｎを取り込
み、これらの多数決に従った信号ｅを出力するようにな
っている。そしてＯＲ回路２０は信号ｅと信号ｄとの論
理和に従った信号ｆをＡＮＤ回路２２へ出力するように
なっている。ＡＮＤ回路２２にはフリップフロップ２６
からの信号ｋが入力されており、フリップフロップ２６
にはフリップフロップ２４からの信号ｇと遅延回路２８
からの信号ｈが入力されている。
【００１４】フリップフロップ２４はオンパルスによっ
てセットされ、オフパルスによってリセットされ、Ｑ端
子から信号ｇを出力し、信号ｇによってフリップフロッ
プ２６をセットするように構成されている。遅延回路２
８にはサイリスタＳ１〜Ｓｎのうちいずれか一つのサイ
リスタに逆電圧が印加されたことを検出する逆電圧検出
回路３０からの信号が入力されており、逆電圧検出回路
３０からの信号を一定時間遅延し、遅延した信号ｈをフ
リップフロップ２６のリセット端子へ入力するようにな
っている。フリップフロップ２６は信号ｇによってセッ
トされ、信号ｈによってリセットされ、セット時にＱ端
子から点弧パルス指令としての信号ｋを出力するように
なっている。すなわちフリップフロップ２４，２６、遅
延回路２８は逆電圧検出回路３０から出力される検出信
号の発生を条件にオンパルスとオフパルスに従ってサイ
リスタの導通期間を規定するための点弧パルス指令信号
を出力する点弧パルス指令手段として構成されている。
てセットされ、オフパルスによってリセットされ、Ｑ端
子から信号ｇを出力し、信号ｇによってフリップフロッ
プ２６をセットするように構成されている。遅延回路２
８にはサイリスタＳ１〜Ｓｎのうちいずれか一つのサイ
リスタに逆電圧が印加されたことを検出する逆電圧検出
回路３０からの信号が入力されており、逆電圧検出回路
３０からの信号を一定時間遅延し、遅延した信号ｈをフ
リップフロップ２６のリセット端子へ入力するようにな
っている。フリップフロップ２６は信号ｇによってセッ
トされ、信号ｈによってリセットされ、セット時にＱ端
子から点弧パルス指令としての信号ｋを出力するように
なっている。すなわちフリップフロップ２４，２６、遅
延回路２８は逆電圧検出回路３０から出力される検出信
号の発生を条件にオンパルスとオフパルスに従ってサイ
リスタの導通期間を規定するための点弧パルス指令信号
を出力する点弧パルス指令手段として構成されている。
【００１５】一方、ＡＮＤ回路２２は信号ｆと信号ｋと
の論理積を条件に信号ｌをパルス発生器３２へ出力する
ようになっている。このパルス発生器３２は信号ｌに応
答して点弧パルスｍを出力するようになっている。すな
わちＡＮＤ回路２２とパルス発生器３２は点弧パルス発
生手段として構成されている。
の論理積を条件に信号ｌをパルス発生器３２へ出力する
ようになっている。このパルス発生器３２は信号ｌに応
答して点弧パルスｍを出力するようになっている。すな
わちＡＮＤ回路２２とパルス発生器３２は点弧パルス発
生手段として構成されている。
【００１６】以上の構成において、通常の運転時には、
図２に示されるように、各サイリスタＳｉのオフ期間に
各サイリスタＳｉには順電圧が印加され、各光・電気変
換器ＬＥ１〜ＬＥｎからは順電圧検出信号ａ１〜ａｎが
出力される。これらの信号は微分回路Ｄ１〜Ｄｎで微分
され、信号ｂ１〜ｂｎとしてＯＲ回路１４に入力され
る。信号ｂ１〜ｂｎの論理和を条件とした信号ｃが波形
整形されると、信号ｄは信号ｃより幅の広いパルス信号
となる。この信号ｄは各サイリスタに順電圧がかかり始
めたときにハイレベルとなる信号である。
図２に示されるように、各サイリスタＳｉのオフ期間に
各サイリスタＳｉには順電圧が印加され、各光・電気変
換器ＬＥ１〜ＬＥｎからは順電圧検出信号ａ１〜ａｎが
出力される。これらの信号は微分回路Ｄ１〜Ｄｎで微分
され、信号ｂ１〜ｂｎとしてＯＲ回路１４に入力され
る。信号ｂ１〜ｂｎの論理和を条件とした信号ｃが波形
整形されると、信号ｄは信号ｃより幅の広いパルス信号
となる。この信号ｄは各サイリスタに順電圧がかかり始
めたときにハイレベルとなる信号である。
【００１７】一方、サイリスタＳ１〜Ｓｎのうち半数以
上のサイリスタが順電圧を阻止しているときには、多数
決論理回路１８から信号ｅが出力され、ＯＲ回路２０か
らは信号ｆが出力される。このときオンパルスがフリッ
プフロップ２４に入力されるとフリップフロップ２４が
セットされ、フリップフロップ２６から信号ｋが出力さ
れる。そして信号ｆと信号ｋとの論理積を条件とした信
号ｌが出力され、信号ｌに応答してパルス発生器３２か
ら点弧パルスｍが出力される。なお、信号ｇは、サイリ
スタに部分ターンオフ現象が生じないときには、各サイ
リスタＳ１〜Ｓｎがオンとなるべき期間はハイレベルと
なっており、オフとなるべき期間はローレベルとなって
いる。また遅延回路２８には、サイリスタＳ１〜Ｓｎの
うちいずれか一つに逆電圧が印加されたときにハイレベ
ルの信号が入力されるようになっており、出力信号ｈは
サイリスタＳｉに印加された逆電圧の時間が規定値以
上、すなわち継続して順電圧が印加されてもそれを阻止
するに充分な時間があったときにハイレベルとなってフ
リップフロップ２６をリセットするようになっている。
このため信号ｋがローレベルとなるのはオフパルスが入
力され、かつサイリスタに印加された逆電圧の時間が充
分な時間であったときである。このため信号ｋとサイリ
スタＳｉが順電圧を阻止しているときにハイレベルとな
る信号ｆとの論理積を条件に信号ｌが出力されるので、
信号ｌを基に点弧パルスｍを発生することによって各サ
イリスタＳｉを正常な状態で運転することができる。
上のサイリスタが順電圧を阻止しているときには、多数
決論理回路１８から信号ｅが出力され、ＯＲ回路２０か
らは信号ｆが出力される。このときオンパルスがフリッ
プフロップ２４に入力されるとフリップフロップ２４が
セットされ、フリップフロップ２６から信号ｋが出力さ
れる。そして信号ｆと信号ｋとの論理積を条件とした信
号ｌが出力され、信号ｌに応答してパルス発生器３２か
ら点弧パルスｍが出力される。なお、信号ｇは、サイリ
スタに部分ターンオフ現象が生じないときには、各サイ
リスタＳ１〜Ｓｎがオンとなるべき期間はハイレベルと
なっており、オフとなるべき期間はローレベルとなって
いる。また遅延回路２８には、サイリスタＳ１〜Ｓｎの
うちいずれか一つに逆電圧が印加されたときにハイレベ
ルの信号が入力されるようになっており、出力信号ｈは
サイリスタＳｉに印加された逆電圧の時間が規定値以
上、すなわち継続して順電圧が印加されてもそれを阻止
するに充分な時間があったときにハイレベルとなってフ
リップフロップ２６をリセットするようになっている。
このため信号ｋがローレベルとなるのはオフパルスが入
力され、かつサイリスタに印加された逆電圧の時間が充
分な時間であったときである。このため信号ｋとサイリ
スタＳｉが順電圧を阻止しているときにハイレベルとな
る信号ｆとの論理積を条件に信号ｌが出力されるので、
信号ｌを基に点弧パルスｍを発生することによって各サ
イリスタＳｉを正常な状態で運転することができる。
【００１８】次に、図３に示されるように、順電圧検出
回路ＦＶ１または光・電気変換器ＬＥ１が異常となって
信号ａ１がハイレベルの状態に維持された場合、微分回
路Ｄ１の出力信号ｂ１はローレベルに維持されるが、他
の微分回路Ｄ２〜Ｄｎからは正常な微分信号ｂ２〜ｂｎ
が出力されるため、ＯＲ回路１４からは論理和に従った
信号ｃが出力される。また多数決論理回路１８に入力さ
れる順電圧検出信号Ｚｉのうちいずれか一つの信号が故
障しても、故障した信号に影響されず正常な順電圧検出
信号Ｚｉの多数決に従った信号ｅが通常時と変わらず出
力されるため、正常な運転を継続することができる。
回路ＦＶ１または光・電気変換器ＬＥ１が異常となって
信号ａ１がハイレベルの状態に維持された場合、微分回
路Ｄ１の出力信号ｂ１はローレベルに維持されるが、他
の微分回路Ｄ２〜Ｄｎからは正常な微分信号ｂ２〜ｂｎ
が出力されるため、ＯＲ回路１４からは論理和に従った
信号ｃが出力される。また多数決論理回路１８に入力さ
れる順電圧検出信号Ｚｉのうちいずれか一つの信号が故
障しても、故障した信号に影響されず正常な順電圧検出
信号Ｚｉの多数決に従った信号ｅが通常時と変わらず出
力されるため、正常な運転を継続することができる。
【００１９】また、前記実施例においては、多数決論理
回路１８の出力信号ｅと波形整形器１６の出力信号ｄと
の論理和を条件としてＯＲ回路２０からＡＮＤ回路２２
に信号ｆを出力するようにしているので、多数決論理回
路１８がなくても、サイリスタに部分ターンオフが生じ
たときに、変換器を正常な状態で継続して運転すること
ができる。具体的には、順電圧検出回路ＦＶ１〜ＦＶ
ｎ、ライトガイドＬＧ１〜ＬＧｎ、光・電気変換器ＬＥ
１〜ＬＥｎ、微分回路Ｄ１〜Ｄｎ、ＯＲ回路１４、波形
整形器１６、ＯＲ回路２０、ＡＮＤ回路２２、フリップ
フロップ２４、２６、遅延回路２８、ＲＶ検出回路３
０、パルス発生器３２により制御装置を構成することが
できる。この場合、通常の運転時には、各サイリスタＳ
ｉのオフ期間に各サイリスタＳｉには順電圧が印加さ
れ、各光・電気変換器ＬＥ１〜ＬＥｎからは順電圧検出
信号ａ１〜ａｎが出力され、これらの信号は微分回路Ｄ
１〜Ｄｎで微分され、信号ｂ１〜ｂｎとしてＯＲ回路１
４に入力される。信号ｂ１〜ｂｎの論理和を条件とした
信号ｃが波形整形器１６で波形整形されると、信号ｄは
信号ｃより幅の広いパルス信号となってＯＲ回路２０に
入力され、ＯＲ回路２０からは信号ｆが出力される。こ
のときオンパルスがフリップフロップ２４に入力される
とフリップフロップ２４がセットされ、フリップフロッ
プ２６から信号ｋが出力される。そして信号ｆと信号ｋ
との論理積を条件とした信号ｌが出力され、信号ｌに応
答してパルス発生器３２から点弧パルスｍが出力され
る。一方、図４に示されるように、サイリスタＳ１のみ
がターンオフし、他のサイリスタがターンオンしアーム
１２に部分ターンオフが生じたときには、微分回路Ｄ１
のみから微分信号ｂ１が出力され、他の微分回路Ｄ２〜
Ｄｎからは微分信号は発生しないが、微分信号ｂ１に従
ってＯＲ回路１４から信号ｃが出力されるので、信号ｃ
に従った信号ｆにより点弧パルスｍが出力され、部分タ
ーンオフからサイリスタＳｉを保護することができる。
回路１８の出力信号ｅと波形整形器１６の出力信号ｄと
の論理和を条件としてＯＲ回路２０からＡＮＤ回路２２
に信号ｆを出力するようにしているので、多数決論理回
路１８がなくても、サイリスタに部分ターンオフが生じ
たときに、変換器を正常な状態で継続して運転すること
ができる。具体的には、順電圧検出回路ＦＶ１〜ＦＶ
ｎ、ライトガイドＬＧ１〜ＬＧｎ、光・電気変換器ＬＥ
１〜ＬＥｎ、微分回路Ｄ１〜Ｄｎ、ＯＲ回路１４、波形
整形器１６、ＯＲ回路２０、ＡＮＤ回路２２、フリップ
フロップ２４、２６、遅延回路２８、ＲＶ検出回路３
０、パルス発生器３２により制御装置を構成することが
できる。この場合、通常の運転時には、各サイリスタＳ
ｉのオフ期間に各サイリスタＳｉには順電圧が印加さ
れ、各光・電気変換器ＬＥ１〜ＬＥｎからは順電圧検出
信号ａ１〜ａｎが出力され、これらの信号は微分回路Ｄ
１〜Ｄｎで微分され、信号ｂ１〜ｂｎとしてＯＲ回路１
４に入力される。信号ｂ１〜ｂｎの論理和を条件とした
信号ｃが波形整形器１６で波形整形されると、信号ｄは
信号ｃより幅の広いパルス信号となってＯＲ回路２０に
入力され、ＯＲ回路２０からは信号ｆが出力される。こ
のときオンパルスがフリップフロップ２４に入力される
とフリップフロップ２４がセットされ、フリップフロッ
プ２６から信号ｋが出力される。そして信号ｆと信号ｋ
との論理積を条件とした信号ｌが出力され、信号ｌに応
答してパルス発生器３２から点弧パルスｍが出力され
る。一方、図４に示されるように、サイリスタＳ１のみ
がターンオフし、他のサイリスタがターンオンしアーム
１２に部分ターンオフが生じたときには、微分回路Ｄ１
のみから微分信号ｂ１が出力され、他の微分回路Ｄ２〜
Ｄｎからは微分信号は発生しないが、微分信号ｂ１に従
ってＯＲ回路１４から信号ｃが出力されるので、信号ｃ
に従った信号ｆにより点弧パルスｍが出力され、部分タ
ーンオフからサイリスタＳｉを保護することができる。
【００２０】このように本実施例によれば、各サイリス
タＳｉに順電圧が印加されたことを検出し、各順電圧検
出信号を微分し、微分した信号の論理和に基づいて点弧
信号を発生するようにしたため、順電圧検出系が故障し
たり、順電圧検出手段が順電圧時間の非常に短い順電圧
を検出した場合でも、順電圧検出系の一部が正常であれ
ば、少なくとも一つの微分回路から微分信号が出力さ
れ、この信号の論理和に従って点弧パルスが発生するの
で、変換器を正常な状態で継続して運転することが可能
となる。
タＳｉに順電圧が印加されたことを検出し、各順電圧検
出信号を微分し、微分した信号の論理和に基づいて点弧
信号を発生するようにしたため、順電圧検出系が故障し
たり、順電圧検出手段が順電圧時間の非常に短い順電圧
を検出した場合でも、順電圧検出系の一部が正常であれ
ば、少なくとも一つの微分回路から微分信号が出力さ
れ、この信号の論理和に従って点弧パルスが発生するの
で、変換器を正常な状態で継続して運転することが可能
となる。
【００２１】次に、本発明の他の実施例を図５に基づい
て説明する。
て説明する。
【００２２】本実施例は、図１に示される多数決論理回
路１８とＯＲ回路２０を用いる代わりに、波形整形器１
６の出力をそのままＡＮＤ回路２２に接続し、ＡＮＤ回
路２２とパルス発生器３２との間にＯＲ回路３４を挿入
し、ＯＲ回路３４の他方の入力にオンパルスを入力する
ようにしたものであり、他の構成は図１のものと同様で
あるので、同一のものには同一符号を付してそれらの説
明は省略する。
路１８とＯＲ回路２０を用いる代わりに、波形整形器１
６の出力をそのままＡＮＤ回路２２に接続し、ＡＮＤ回
路２２とパルス発生器３２との間にＯＲ回路３４を挿入
し、ＯＲ回路３４の他方の入力にオンパルスを入力する
ようにしたものであり、他の構成は図１のものと同様で
あるので、同一のものには同一符号を付してそれらの説
明は省略する。
【００２３】本実施例においては、通常時はオンパルス
に従って点弧パルスｍを発生し、部分ターンオフが発生
したときには信号ｄと信号ｋとの論理積に従った信号ｅ
に基づいて点弧パルスｍを発生することとしている。
に従って点弧パルスｍを発生し、部分ターンオフが発生
したときには信号ｄと信号ｋとの論理積に従った信号ｅ
に基づいて点弧パルスｍを発生することとしている。
【００２４】本実施例によれば、前記実施例と同様に、
部分ターンオフが発生した場合、最初にターンオフした
サイリスタＳｉに印加される順電圧の微分信号によって
点弧パルスが出力されるので、サイリスタを迅速に保護
することができる。
部分ターンオフが発生した場合、最初にターンオフした
サイリスタＳｉに印加される順電圧の微分信号によって
点弧パルスが出力されるので、サイリスタを迅速に保護
することができる。
【００２５】また前記各実施例においては、電力変換器
を構成する素子としてサイリスタを用いたものについて
述べたが、電力変換器を構成する素子として他のスイッ
チング素子を用いたものにも前記各実施例を適用するこ
とができる。
を構成する素子としてサイリスタを用いたものについて
述べたが、電力変換器を構成する素子として他のスイッ
チング素子を用いたものにも前記各実施例を適用するこ
とができる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
直列接続された複数のサイリスタまたはスイッチング素
子に印加される順電圧を検出し、各順電圧検出信号をそ
れぞれ微分し、微分した信号の論理和を基に点弧パルス
を発生するようにしたため、いずれかの順電圧検出系が
故障したりあるいは順電圧検出時間が短かくてもサイリ
スタまたはスイッチング素子を部分ターンオフから保護
することができ、正常な状態で運転を継続することがで
きる。
直列接続された複数のサイリスタまたはスイッチング素
子に印加される順電圧を検出し、各順電圧検出信号をそ
れぞれ微分し、微分した信号の論理和を基に点弧パルス
を発生するようにしたため、いずれかの順電圧検出系が
故障したりあるいは順電圧検出時間が短かくてもサイリ
スタまたはスイッチング素子を部分ターンオフから保護
することができ、正常な状態で運転を継続することがで
きる。
【図１】本発明の一実施例を示す構成図である。
【図２】図１の通常運転時の作用を説明するための波形
図である。
図である。
【図３】図１に示す装置の順電圧検出系の故障時の作用
を説明するための波形図である。
を説明するための波形図である。
【図４】図１に示す装置に部分ターンオフが生じたとき
の作用を説明するための波形図である。
の作用を説明するための波形図である。
【図５】本発明の他の実施例を示す構成図である。
１０ サイリスタ変換器 １２ アーム １４ ＯＲ回路 １８ 多数決論理回路 ２０ ＯＲ回路 ２２ ＡＮＤ回路 ２４、２６ フリップフロップ ３０ 逆電圧検出回路 ３２ パルス発生器 Ｓ１…Ｓｎ サイリスタ ＦＶ１…ＦＶｎ 順電圧検出回路 Ｄ１…Ｄｎ 微分回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 1/00
Claims (4)
- 【請求項１】 複数個のサイリスタを少なくとも直列に
接続してなるアームを有するサイリスタ変換器におい
て、前記アームの各サイリスタに印加される順方向電圧
を検出する複数の順電圧検出手段と、各順電圧検出手段
の検出出力を微分する複数の微分手段と、各微分手段の
微分出力の論理和を条件とするパルスを発生する第１論
理和手段と、各順電圧検出手段の検出出力群の中から特
定の検出出力を複数個取り込み、これら検出出力の多数
決に従った信号を出力する多数決論理手段と、第１論理
和手段の出力と多数決論理手段の出力との論理和に従っ
たパルスを発生する第２論理和手段と、前記アームのサ
イリスタ群のうち少なくとも一つのサイリスタに逆電圧
が印加されたことを検出する逆電圧検出手段と、逆電圧
検出手段の検出出力の発生を条件にオンパルスとオフパ
ルスに従ってサイリスタの導通期間を規定するための点
弧パルス指令信号を出力する点弧パルス指令手段と、点
弧パルス指令信号と第２論理和手段の出力パルスとの論
理積に従った点弧パルスを発生する点弧パルス発生手段
とを備えていることを特徴とするサイリスタ変換器の制
御装置。 - 【請求項２】 複数個のサイリスタを少なくとも直列に
接続してなるアームを有するサイリスタ変換器におい
て、前記アームの各サイリスタに印加される順方向電圧
を検出する複数の順電圧検出手段と、各順電圧検出手段
の検出出力を微分する複数の微分手段と、各微分手段の
微分出力の論理和を条件とするパルスを発生する論理和
手段と、前記アームのサイリスタ群のうち少なくとも一
つのサイリスタに逆電圧が印加されたことを検出する逆
電圧検出手段と、逆電圧検出手段の検出出力の発生を条
件にオンパルスとオフパルスに従ってサイリスタの導通
期間を規定するための点弧パルス指令信号を出力する点
弧パルス指令手段と、論理和手段の出力信号と点弧パル
ス指令信号との論理積を条件に従ったパルスを発生する
論理積手段と、論理積手段の出力パルスとオンパルスと
の論理和に従った点弧パルスを発生する点弧パルス発生
手段とを備えていることを特徴とするサイリスタ変換器
の制御装置。 - 【請求項３】 複数個のスイッチング素子を少なくとも
直列に接続してなるアームを有する電力変換器におい
て、前記アームの各スイッチング素子に印加される順方
向電圧を検出する複数の順電圧検出手段と、各順電圧検
出手段の検出出力を微分する複数の微分手段と、各微分
手段の微分出力の論理和を条件とするパルスを発生する
第１論理和手段と、各順電圧検出手段の検出出力群の中
から特定の検出出力を複数個取り込み、これら検出出力
の多数決に従った信号を出力する多数決論理手段と、第
１論理和手段の出力と多数決論理手段の出力との論理和
に従ったパルスを発生する第２論理和手段と、前記アー
ムのスイッチング素子群のうち少なくとも一つのスイッ
チング素子に逆電圧が印加されたことを検出する逆電圧
検出手段と、逆電圧検出手段の検出出力の発生を条件に
オンパルスとオフパルスに従ってスイッチング素子の導
通期間を規定するための点弧パルス指令信号を出力する
点弧パルス指令手段と、点弧パルス指令信号と第２論理
和手段の出力パルスとの論理積に従った点弧パルスを発
生する点弧パルス発生手段とを備えていることを特徴と
する電力変換器の制御装置。 - 【請求項４】 複数個のスイッチング素子を少なくとも
直列に接続してなるアームを有する電力変換器におい
て、前記アームの各スイッチング素子に印加される順方
向電圧を検出する複数の順電圧検出手段と、各順電圧検
出手段の検出出力を微分する複数の微分手段と、各微分
手段の微分出力の論理和を条件とするパルスを発生する
論理和手段と、前記アームのスイッチング素子群のうち
少なくとも一つのスイッチング素子に逆電圧が印加され
たことを検出する逆電圧検出手段と、逆電圧検出手段の
検出出力の発生を条件にオンパルスとオフパルスに従っ
てスイッチング素子の導通期間を規定するための点弧パ
ルス指令信号を出力する点弧パルス指令手段と、論理和
手段の出力信号と点弧パルス指令信号との論理積を条件
に従ったパルスを発生する論理積手段と、論理積手段の
出力パルスとオンパルスとの論理和に従った点弧パルス
を発生する点弧パルス発生手段とを備えていることを特
徴とする電力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03107457A JP3120183B2 (ja) | 1991-05-13 | 1991-05-13 | サイリスタ変換器の制御装置および電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03107457A JP3120183B2 (ja) | 1991-05-13 | 1991-05-13 | サイリスタ変換器の制御装置および電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252729A JPH05252729A (ja) | 1993-09-28 |
| JP3120183B2 true JP3120183B2 (ja) | 2000-12-25 |
Family
ID=14459659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03107457A Expired - Fee Related JP3120183B2 (ja) | 1991-05-13 | 1991-05-13 | サイリスタ変換器の制御装置および電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120183B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7380819B1 (ja) | 2022-12-06 | 2023-11-15 | フジテック株式会社 | エレベータの作業用かご装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530769B2 (ja) * | 2004-09-01 | 2010-08-25 | 東芝三菱電機産業システム株式会社 | ゲート制御装置 |
| TWI441428B (zh) * | 2011-07-06 | 2014-06-11 | Macroblock Inc | 自選維持電流電路 |
-
1991
- 1991-05-13 JP JP03107457A patent/JP3120183B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7380819B1 (ja) | 2022-12-06 | 2023-11-15 | フジテック株式会社 | エレベータの作業用かご装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05252729A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458511A2 (en) | Thyristor protection method and apparatus | |
| US4377835A (en) | Recovery protection device for a thyristor valve | |
| JPS5843993B2 (ja) | 高圧用サイリスタ整流器のための制御回路 | |
| JP3120183B2 (ja) | サイリスタ変換器の制御装置および電力変換器の制御装置 | |
| US4325114A (en) | Gate controlling circuit for a thyristor converter | |
| US4365164A (en) | Vital contact isolation circuit | |
| EP0225618B1 (en) | Protection circuit for a thyristor converter | |
| JPS6142512B2 (ja) | ||
| JPH0254025B2 (ja) | ||
| US3962624A (en) | Thyristor rectifier | |
| US6334009B1 (en) | Optical signal switching apparatus | |
| US4621314A (en) | Thyristor converter control apparatus including differentiation arrangement to prevent abnormal operation | |
| EP0575131A1 (en) | Control device for thyristor converter | |
| US4527227A (en) | False recovery detection circuit for parallel or serial strings of thyristors | |
| US4024454A (en) | Holding circuit for static convertor valves | |
| JP2966152B2 (ja) | サイリスタ変換器の保護装置 | |
| JP2725950B2 (ja) | 光サイリスタバルブの保護装置 | |
| JPH05160482A (ja) | パルスレーザ用パルス発生装置 | |
| SU966899A1 (ru) | Устройство дл установки логических элементов в исходное состо ние | |
| RU2028624C1 (ru) | Устройство контроля источника электропитания | |
| SU1394355A1 (ru) | Формирователь пр моугольных импульсов | |
| SU1488806A1 (ru) | Изобретение относится к вычислительной технике и может быть' использовано | |
| KR970010609B1 (ko) | 주상 변압기의 과부하 검출 및 경보 장치 | |
| JPH02106158A (ja) | 電力変換装置 | |
| SU1249644A2 (ru) | Устройство дл защиты автономного инвертора напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |