SU1249644A2 - Устройство дл защиты автономного инвертора напр жени - Google Patents

Abstract

Изобретение относитс  к электротехнике , предназначено дл  защиты и диагностики состо ни  тиристоров ав- ;тономного инвертора напр жени  и  а- л етс  усовершенствованием изобретени  по авт. ев. № 1116492. Цель изобретени  - расширение функциональных возможностей устройства. При поступлении сигналов с датчиков 6-8 минимального напр жени , длительность которых превышает длнтельность сигналов блокировки защиты с узла 5, на выходе элемента И-ШШ 9 в течение времени, равного разности длительностей сигналов датчика и блокировки, по вл етс  сигнал логической 1, Этот сигнал поступает на блокирующий вход блока 3 пам ти, на одном из выходов которого будет присутствовать сигнал логической 1. Этот сигнал поступает на соответствующий вход , блока 4 отображени  информации, с вы хода которого снимаетс  информаци  о номере плеча инвертора, при коммутации которого наступило короткое замьткание. 4 ил. (Л

Description

Изобретение относитс  к защите полупроводниковых преобразователей, предназначено дл  защиты и диагностики состо ни  тиристоров автономного инвертора напр жени  и  вл етс  усо вершенствсванием устройства по авт. св. № 1116492.

Цель изобретени  - расширение функциональных возможностей устройства .

На фиг. 1 представлена функциональна  схема устройства дл  защиты автономного инвертора напр жени ; на фиР. 2 - функциональна  схема узла блокировки защиты; на фиг. 3 - функциональна  схема блока рам ти; на фиг. А - функциональна  схема блока отображени  информации.

Устройство содержит систему 1 им- пульсно-фазового управлени , элемент ИЛИ- 2, блок 3 пам ти, блок 4 отображени  информации., узел 5 блокировки защиты, датчики 6-8 минимального напр жени , элемент И-ШТИ 9. Узел блокировки защиты содержит формирователи .10-15 импульсов и элементы ИЛИ-НЕ 16-18. Блок пам ти включает в себ  триггеры 19-25 пам ти и элемент ИЛИ 26. Блой отображени  информации включает в себ  усилители-инверторы 27-32 и элементы 33-38 индикации (светодиоды).

Устройство состоит из системы 1 импульсно-фазового управлени , выходы управлени  коммутирующими тиристорами которой соединены с входами элемента ИЛИ 2, а выходы управлени  главными тиристорами соединены с входами узла 5 блокировки защиты. Выход общего сброса системы 1 управлени  соединен с входом общего сброса блока 3 пам ти. Выходы формирова телей 10-15 импульсов узла 5 блокировки защиты соединены с информационными вхо- . дами блока 3 пам ти, а также с входами элемента И-ИЛИ 9. Выходы датчиков минимального напр жени  подсоединены к входам элемента И-ИЛИ 9. Выход элемента И-ИЛИ 9 соединен с блокирующим входом блока 3 пам ти, а также с входом системы. управлени . Выходы блока 3 пам ти соединены с входами блока 4 отображени  информации.

Узел блокировки защиты состоит из формирователей 10-15 импульсов, входы которых подсоединены к выходам управлени  главными тиристорами систе- мй 1 управлени . Выходы формировате

9644а

лей 10-15 одновременно подсоединены к информационным входам блока 3 пам ти и к входам . элементов ИЛИ- НЕ 16-18.

5 Ёлок пам ти состоит из триггеров RS-типа 19-25 с блокирующим входом V и элемента ИЛИ 26. Входы триггеров 20-25  вл ютс  информационными входами блока пам ти, вход триггера 19  в- 10 л етс  блокирующим входом, а входы элемента ИЛИ 26 подсоединены к выходу общего сброса системы 1 управлени , а также к выходу рабочего сброса элемента ИЛИ 2,

15 Предлагаемое устройство дл  защиты позвол ет определить номер плеча автономного инвертора, в результате некоммутации которого произощло короткое замыкание, что значительно 20 облегчает поиск и устранение неисправностей в инверторе. Исходное состо ние блока 3 пам ти задаетс  сигналом общего сброса, постудающего. из ...системы 1 управлени .

25 Устройство работает следующим образом . .. В рабочем режиме система 1 им- пульсно-фазового управлени  вырабатывает сигналы управлени  главными 30 и коммутирующими тиристорами. Узел 5 блокировки защиты, использу  сигналы управлени  главными тиристорами , формирует сигналы блокировки защиты по фазам от технологических 35 коротких замыканий. Одновременно

узел 5 блокировки защиты вырабатывает сигналы, которые записьгоаютс  в блок 3 пам ти. Таким образом, блок 3 пам ти фиксирует состо ние тиристо- 40 ров, причем сигнал Лог. 1 на выходе соответствует открытому состо нию тиристоров, сигнал Лог. О - закрытому состо нию тиристора.

Путем логического суммировани  45 сигналов управлени  коммутирующими тиристорами элементов ИЛИ 2 формируетс  сигнал рабочего сброса блока 3 пам ти, который при поступлении очередного импульса управлени  коммути-: 50 рующими тиристорами сбрасывает триггеры 20-25 пам ти в О. Таким образом , на выходе блока 3 пам ти фиксируетс  информаци  о текущей коммутации инвертора.

55 При поступлении сигналов с датчиков 6-8, длительность которых превышает длительность блокировок защиты, .на выходе элемента И-ШШ 9 в течение

3 .1

времени, равного разности длительностей сигналов датчика и блокировки, присутствует Лог. 1. Этот сигнал поступает на блокирующий вход блока 3 пам ти. При этом состо ние инверсного выхода триггера 19 становитс  ,. равным Лог, О. Этот сигнал блокирует входы триггеров 20-25 блока 3 пам ти . При этом на одном из выходов блока пам ти присутствует сигнал jlor. 1. Этот сигнал показьгаает номер плеча инвертора, при коммутации которого наступает короткое замыкание, Дл  нагл дности информаци  блока пам ти индицируетс  блоком 4 отображени  информации.

, В качестве элементов индикации ис- пользуютс  светоизлучающие диоды, маркировка которых (НЫ-НЬб) соответствует номеру плеча главных тиристоров автономного инвертора напр жени .

249644

;Ф о р и у л а

изобретени 

Устройство дл  защиты автономного инвертора напр жени  по авт. св. № 1116492, отличающеес  тем, что, с целью расширени  функциональных возможностей, оно снабжено блоком пам ти, блоком отображени  информации и злементом ИЛИ, причем каж

дый информационный вход блока пам ти подсоединен к выходу соответствующего формировател  импульсов узла блокировки защиты, вход рабочего сброса блока пам ти подсоединен к выходу элемента

ИЛИ, блокировочный вход блока пам ти соединен с выходом элемента И-ИЛИ, выходы блока пам ти соединены с входа- и блока отображени  информации, а входы элемента ИЛИ предназначены дл 

соединени  с выходами управлени  коммутирующими тиристорами системы им- пульсно-фазового управлени .

.

Claims (1)

1. Формула изобретения

   Устройство для защиты автономного инвертора напряжения по авт. св. № 1116492, отличающееся тем, что, с целью расширения функциональных возможностей, оно снабжено блоком памяти, блоком отображения информации и элементом ИЛИ, причем каждый информационный вход блока памяти подсоединен к выходу соответствующего формирователя импульсов узла блокировки защиты, вход рабочего сброса блока памяти подсоединен к выходу элемента ИЛИ, блокировочный вход блока памяти соединен с выходом элемента И-ИЛИ, выходы блока памяти соединены с входами блока отображения информации, а входы элемента ИЛИ предназначены для соединения с выходами управления коммутирующими тиристорами системы импульсно-фазового управления.

   фиг. Z