JP4507414B2

JP4507414B2 - サセプタ

Info

Publication number: JP4507414B2
Application number: JP2001028245A
Authority: JP
Inventors: 博松原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-02-05
Filing date: 2001-02-05
Publication date: 2010-07-21
Anticipated expiration: 2021-02-05
Also published as: JP2002231795A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造時に半導体基板を保持するサセプタに関し、特に、アッシング処理時における処理効率の向上を図ることが可能なサセプタに関する。
【０００２】
【従来の技術】
半導体装置の製造工程は、主に、酸化やＣＶＤ（Chemical Vapor Deposition：化学的気相成長法）等によって、半導体基板であるシリコン基板等に酸化膜や窒化膜を堆積させる酸化膜・窒化膜堆積工程、デバイスの不純物領域を形成するイオン注入・熱処理工程、デバイス間を接続する配線となる金属膜を堆積させる金属膜堆積工程、配線を絶縁する層間膜を形成する層間膜形成工程、堆積した各膜を所望のパターンに微細加工するリソグラフィ・エッチング工程、リソグラフィ・エッチング工程のパターン形成において使用した感光性有機レジスト等の残存有機物を除去するアッシング工程、及びシリコン基板表面の自然酸化膜や汚染物を洗浄除去する洗浄工程によって構成されている。
【０００３】
これらの製造工程のうち、アッシング工程等における処理は、複数の半導体基板を同時に処理するバッチ処理によって行われることが一般的であり、このような処理は、複数の半導体基板をサセプタ（Susceptor）と呼ばれる台の上に配置した状態で行われる。
【０００４】
図９は、従来構成におけるこのようなサセプタ１００の構成を例示した外観図である。ここで、（ａ）は、サセプタ１００の平面図を、（ｂ）は、サセプタ１００の正面図を、（ｃ）は、サセプタ１００の右側面図をそれぞれ例示している。
【０００５】
図９に例示するように、サセプタ１００は、例えば、以下に述べる半導体基板を載せた石英皿を配置する台座部１０１、及び台座部１０１を支持する脚部１０２ａ〜１０２ｄを有している。
【０００６】
図１０の（ａ）及び（ｂ）は、半導体基板を載せる石英皿１２０の構成を例示した図である。ここで、（ａ）は、石英皿１２０の平面図を、（ｂ）は、（ａ）におけるＥ−Ｅ断面図をそれぞれ例示している。
【０００７】
石英皿１２０は、例えば、石英によって構成され、図１０の（ａ）及び（ｂ）に例示するように、その上面部分に、半導体基板を配置する基板配置部１２０ａを有している。
【０００８】
図１０の（ｃ）は、半導体基板１３０〜１３２を載せた石英皿１２０〜１２２をサセプタ１００の台座部１０１に配置した様子を例示した平面図である。
図１０の（ｃ）に例示するように、半導体基板１３０〜１３２は、それぞれ石英皿１２０〜１２２の基板配置部１２０ａ〜１２２ａに配置され、さらに、このように半導体基板１３０〜１３２が配置された石英皿１２０〜１２２は、台座部１０１の上部に並べられる。このようにサセプタ１００上に配置された半導体基板１３０〜１３２は、サセプタ１００ごとアッシング装置等の処理装置内に収納され、半導体基板１３０〜１３２に対するアッシング処理等の各種処理が行われることとなる。
【０００９】
【発明が解決しようとする課題】
しかし、従来のサセプタ１００では、半導体基板１３０〜１３２が配置された石英皿１２０〜１２２を固定せずに台座部１０１上に配置することとしている。そのため、例えば、このサセプタ１００を処理装置内へ収納する際、この石英皿１２０〜１２２が台座部１０１上から滑り落ち、石英皿１２０〜１２２に配置された半導体基板１３０〜１３２が、石英皿１２０〜１２２とともにサセプタ１００上から落下してしまう場合があるという問題点がある。
【００１０】
また、従来のサセプタ１００では、半導体基板１３０〜１３２の配置に石英皿１２０〜１２２を用いることとしていたため、半導体基板配置時における台座部１０１の省スペース化が図れない。そのため、サセプタ１００上に半導体基板を高密度で配置することができず、半導体基板のバッチ処理枚数を増加させ、処理効率の向上を図ることが困難であるという問題点もある。
【００１１】
本発明はこのような点に鑑みてなされたものであり、処理装置内への収納時等における半導体基板の落下を防止することが可能なサセプタを提供することを目的とする。
【００１２】
また、本発明の他の目的は、半導体基板のバッチ処理枚数を増加させ、処理効率の向上を図ることが可能なサセプタを提供することである。
【００１３】
【課題を解決するための手段】
本発明では上記課題を解決するために、半導体装置の製造時に半導体基板を保持するサセプタにおいて、上面に形成された前記半導体基板形の凹部である複数の半導体基板収納凹部と、前記複数の半導体基板収納凹部のそれぞれの一部に設けられた切り込み部とを有し、前記複数の切り込み部はそれぞれ、前記サセプタのエッジ部分に配置され、前記複数の半導体基板収納凹部のそれぞれに１箇所ずつ設けられ、前記エッジ部分からの奥行き寸法が５〜３０ｍｍで、横幅が３〜１０ｍｍであることを特徴とするサセプタが提供される。
【００１４】
ここで、半導体基板収納凹部は、半導体基板がサセプタから落下しないように保持し、切り込み部は、半導体基板収納凹部に保持された半導体基板の取り出しを容易にする。
【００１５】
また、本発明のサセプタは、好ましくは、石英によって構成される。
また、本発明のサセプタは、好ましくは、６つ以上の半導体基板収納凹部を有する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１〜図５は、本形態におけるサセプタ１０の構成を例示した構成図である。ここで、図１は、サセプタ１０の平面図を、図２は正面図を、図３は背面図を、図４の（ａ）は右側面図を、図４の（ｂ）は左側面図をそれぞれ例示している。また、図５の（ａ）は、図１のＡ−Ａ断面図を、図５の（ｂ）は、図１のＢ−Ｂ断面図をそれぞれ例示している。
【００１７】
図１から図４に例示するように、サセプタ１０は、例えば、半導体基板を保持する台座部１１、台座部１１を支持する脚部１２ａ〜１２ｄ、及び脚部１２ａ〜１２ｄを補強する補強柱部１３ａ〜１３ｄを有している。
【００１８】
サセプタ１０を構成する材質としては、熱伝導性が高く、加工しやすい材質であれば、石英、カーボン等、特に制限なく使用することができるが、熱伝導性の高さ、半導体基板処理時におけるガス吸着の少なさ等の観点から石英がより望ましい。
【００１９】
図１等に例示するように、台座部１１は、例えば、上面に形成された半導体基板形の溝である半導体基板収納溝１１ａ〜１１ｆ、及び半導体基板収納溝１１ａ〜１１ｆの一部に設けられた切り込み部１１ａａ〜１１ｆａを有している。
【００２０】
上述のように、半導体基板収納溝１１ａ〜１１ｆは、例えば、半導体基板の形状に形成された溝であり、台座部１１の上面に複数形成される。具体的には、半導体基板収納溝１１ａ〜１１ｆは、例えば、台座部１１の上面に形成された複数の略円筒状の溝であり、図１の例の場合、６つの半導体基板収納溝１１ａ〜１１ｆが台座部１１の上面に形成される。なお、図１では、台座部１１の上面に６つの半導体基板収納溝１１ａ〜１１ｆを設けた構成を例示したが、台座部１１の上面に６つ以上の半導体基板収納溝を設けることとしてもよく、また、６つ以下（１つのみも含む）の半導体基板収納溝を設ける構成としてもよい。また、図１の例では、半導体基板収納溝１１ａ〜１１ｆが２列に配置される構成を例示したが、半導体基板収納溝１１ａ〜１１ｆを別の配置で構成することとしてもよい。このような配置例としては、例えば、台座部１１上のスペースを有効利用するため、半導体基板収納溝１１ａ〜１１ｃの列と、半導体基板収納溝１１ｄ〜１１ｆの列とを相互にずらして配置する構成が挙げられる。さらに、図１の例では、同一形状の半導体基板収納溝１１ａ〜１１ｆを複数構成することとしたが、他の半導体基板収納溝と形状が異なる１つ以上の半導体基板収納溝を有する構成としてもよい。これにより、形状が異なる半導体基板を同時に処理することが可能となる。
【００２１】
半導体基板収納溝１１ａ〜１１ｆの内径寸法は、半導体基板収納溝１１ａ〜１１ｆに保持される半導体基板の外径よりもわずかに大きく形成されることが望ましい。これは半導体基板収納溝１１ａ〜１１ｆの内径寸法が小さすぎると、半導体基板収納溝１１ａ〜１１ｆへの半導体基板装着時における作業効率が悪化し、半導体基板収納溝１１ａ〜１１ｆの内径寸法が大きすぎると、半導体基板収納溝１１ａ〜１１ｆ内に装着した半導体基板の位置が安定せず、また、作業時において半導体基板収納溝１１ａ〜１１ｆ内から半導体基板が飛び出してしまう可能性を増大させてしまうからである。具体的な半導体基板収納溝１１ａ〜１１ｆの内径寸法は、それらに保持される半導体基板の外径寸法によって異なるが、例えば、半導体基板収納溝１１ａ〜１１ｆが、直径３インチ（約７．６ｃｍ）程度の半導体基板を保持するものであった場合、半導体基板収納溝１１ａ〜１１ｆの内径ｒは、例えば、７．８ｃｍ程度が望ましい。また、半導体基板収納溝１１ａ〜１１ｆの深さは、半導体基板収納溝１１ａ〜１１ｆに収納された半導体基板が外部に飛び出さないような深さに構成されることが望ましく、半導体基板をより確実に保持するため、半導体基板の厚み寸法よりも深く構成されることが望ましい。具体的な半導体基板収納溝１１ａ〜１１ｆの深さ寸法は、それらに保持される半導体基板の寸法によって異なるが、例えば、半導体基板収納溝１１ａ〜１１ｆが、直径３インチ（約７．６ｃｍ）、厚さ１５０μｍ程度の半導体基板を保持するものであった場合、半導体基板収納溝１１ａ〜１１ｆの深さ寸法Ｈ１は、例えば、１５０μｍ以上に構成されることが望ましい。
【００２２】
切り込み部１１ａａ〜１１ｆａは、半導体基板収納溝１１ａ〜１１ｆの一部、例えば、半導体基板収納溝１１ａ〜１１ｆの縁部分に設けられたさらに深い溝であり、例えば、半導体基板収納溝１１ａ〜１１ｆに装着された半導体基板を取り出す際等にピンセット等の工具を挿入させる部分である。図１の例の場合、切り込み部１１ａａ〜１１ｆａは、台座部１１のエッジ部分に配置されることとなる半導体基板収納溝１１ａ〜１１ｆの縁部分に１箇所ずつ形成される。また、図１〜図３及び図５の（ｂ）に例示するように、切り込み部１１ａａ〜１１ｆａは、例えば、略直方体形状に形成されることが望ましい。また、切り込み部１１ａａ〜１１ｆａの寸法は、ピンセット等の工具を挿入させるに十分な寸法に形成されることが望ましい。切り込み部１１ａａ〜１１ｆａは、半導体基板の取り出し時等においてピンセット等の工具を挿入させる部分だからである。具体的な寸法としては、例えば、台座部１１のエッジ部分からの奥行き寸法Ｌを５〜３０ｍｍ程度、半導体基板収納溝１１ａ〜１１ｆの外周接線方向における横幅Ｗを３〜１０ｍｍ程度、半導体基板収納溝１１ａ〜１１ｆの底面からの深さ寸法Ｈ２を１〜１０ｍｍ程度に構成することが望ましい。
【００２３】
図２〜図４に例示するように、脚部１２ａ〜１２ｄは、例えば、円柱、角柱等の形状に形成された柱部材であり、台座部１１の下部に強固に固着される。また、補強柱部１３ａ〜１３ｄは、例えば、円柱、角柱等の形状に形成された柱部材である。補強柱部１３ａ〜１３ｄは、例えば、その両端が脚部１２ａ〜１２ｄの側面に固着され、これにより、脚部１２ａ〜１２ｄの台座部１１に対する固着を補強する。
【００２４】
図６は、本形態におけるサセプタ１０に半導体基板を保持させた状態を例示した平面図であり、図７は、図６におけるＣ−Ｃ断面図である。
図６の例では、６枚の半導体基板２１〜２６が、６つの半導体基板収納溝１１ａ〜１１ｆに１枚ずつ装着されている。ここで、前述のように、半導体基板収納溝１１ａ〜１１ｆの内径を半導体基板２１〜２６の外径よりもわずかに大きく形成し、半導体基板収納溝１１ａ〜１１ｆの深さを半導体基板収納溝１１ａ〜１１ｆに収納された半導体基板２１〜２６が外部に飛び出さないような深さに形成することにより、後述するサセプタ１０の処理装置内への収納時等において、半導体基板２１〜２６がサセプタ１０からの落下することを防止することができる。
【００２５】
図７に例示するように、半導体基板２３、２６は、例えば、半導体基板収納溝１１ｃ、１１ｆに収納されることとなるが、この際、切り込み部１１ｃａ、１１ｆａの上部に配置されるエッジ部２３ａ、２６ａは、切り込み部１１ｃａ、１１ｆａ底面から所定の空間を空けて配置されることとなる。これにより、この空間にピンセット等の一端を挿入することが可能となり、この空間に挟み込まれたピンセット等の一端と、半導体基板２３、２６の上部に配置されることとなるピンセット等の別の一端とで半導体基板２３、２６を挟み込むことにより、半導体基板収納溝１１ｃ、１１ｆに収納された半導体基板２３、２６の取り出し等を容易に行うことが可能となる。これは、その他の半導体基板収納溝１１ａ、１１ｂ、１１ｄ、１１ｅに収納される半導体基板２１、２２、２４、２５についても同様である。
【００２６】
図８は、上述のように半導体基板を保持したサセプタ１０をアッシング装置３０に収納する様子を例示した概念図である。
アッシング装置３０は、例えば、前述したリソグラフィ・エッチング工程のパターン形成において使用した感光性有機レジスト等の残存有機物を半導体基板から除去するアッシング処理を行う装置であり、例えば、アッシング処理を行う半導体基板が収納される石英チャンバ３１、半導体基板を保持したサセプタ１０が配置されるトレー３２、及び石英チャンバ３１と外部とを気密を保った状態で遮断する装置前扉３３を有している。
【００２７】
ここでのアッシング処理は、例えば、まず、半導体基板を保持したサセプタ１０をトレー３２上に配置する。そして、そのまま、トレー３２及び装置前扉３３を図８に示すＤ方向に移動させ、装置前扉３３によって石英チャンバ３１内の外部との気密を保った状態で、半導体基板を保持したサセプタ１０を石英チャンバ３１内に配置する。次に、例えば、石英チャンバ３１内を所定の真空度まで真空にし、その後、石英チャンバ３１内に酸素を注入する。石英チャンバ３１内に注入された酸素は、例えば、図示していない電極を用いた放電によってプラズマ分解され、これによって発生した活性な酸素原子及びオゾンにより半導体基板上の残存有機物の除去を行う。
【００２８】
このように、本形態では、半導体基板形の溝である半導体基板収納溝１１ａ〜１１ｆをサセプタ１０の上面に形成することとしたため、この半導体基板収納溝１１ａ〜１１ｆによって半導体基板を保持することにより、処理装置内への収納時等における半導体基板の落下を防止することが可能となる。
【００２９】
また、本形態では、半導体基板形の溝である半導体基板収納溝１１ａ〜１１ｆによって半導体基板を直接保持することとし、半導体基板の保持に石英皿等を用いないこととしたため、サセプタ１０に高密度で半導体基板を配置することが可能となり、半導体基板のバッチ処理枚数を増加させ、処理効率の向上を図ることが可能となる。
【００３０】
なお、本発明は、上述の実施の形態に限定されるものではない。例えば、本形態では、アッシング処理時に半導体基板を保持するサセプタを中心に説明したが、酸化膜・窒化膜堆積工程等その他の製造工程において使用するサセプタに対して本発明を適用することとしてもよい。
【００３１】
【発明の効果】
以上説明したように本発明では、半導体基板形の溝である半導体基板収納溝をサセプタの上面に形成することとしたため、この半導体基板収納溝によって半導体基板を保持することにより、処理装置内への収納時等における半導体基板の落下を防止することが可能となる。
【００３２】
また、半導体基板形の溝である半導体基板収納溝によって半導体基板を直接保持することとし、半導体基板の保持に石英皿等を用いないこととしたため、サセプタに高密度で半導体基板を配置することが可能となり、半導体基板のバッチ処理枚数を増加させ、処理効率の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本形態におけるサセプタの平面図を例示した図である。
【図２】本形態におけるサセプタの正面図を例示した図である。
【図３】本形態におけるサセプタの背面図を例示した図である
【図４】（ａ）は、本形態におけるサセプタの右側面図を、（ｂ）は左側面図をそれぞれ例示した図である。
【図５】（ａ）は、図１のＡ−Ａ断面図を、（ｂ）は、図１のＢ−Ｂ断面図をそれぞれ例示した図である。
【図６】本形態におけるサセプタに半導体基板を保持させた状態を例示した平面図である。
【図７】図６におけるＣ−Ｃ断面図である。
【図８】半導体基板を保持したサセプタをアッシング装置に収納する様子を例示した概念図である。
【図９】（ａ）は、従来構成におけるサセプタの平面図を、（ｂ）は、その正面図を、（ｃ）は、その右側面図をそれぞれ例示している。
【図１０】（ａ）は、石英皿の平面図を、（ｂ）は、（ａ）におけるＥ−Ｅ断面図をそれぞれ例示している。また、（ｃ）は、半導体基板を載せた石英皿をサセプタの台座部に配置した様子を例示した平面図である。
【符号の説明】
１０、１００…サセプタ、１１…台座部、１１ａ〜１１ｆ…半導体基板収納溝、１１ａａ〜１１ｆａ…切り込み部、２１〜２６、１３０〜１３２…半導体基板、３０…アッシング装置、３１…石英チャンバ、３２…トレー、３３…装置前扉

Claims

半導体装置の製造時に半導体基板を保持するサセプタにおいて、
上面に形成された前記半導体基板形の凹部である複数の半導体基板収納凹部と、
前記複数の半導体基板収納凹部のそれぞれの一部に設けられた切り込み部と、
を有し、
前記複数の切り込み部はそれぞれ、前記サセプタのエッジ部分に配置され、前記複数の半導体基板収納凹部のそれぞれに１箇所ずつ設けられ、前記エッジ部分からの奥行き寸法が５〜３０ｍｍで、横幅が３〜１０ｍｍであることを特徴とするサセプタ。
石英によって構成されることを特徴とする請求項１記載のサセプタ。
６つ以上の前記半導体基板収納凹部を有することを特徴とする請求項１記載のサセプタ。