JP4502130B2 - Manufacturing method of laminated electronic component - Google Patents

Manufacturing method of laminated electronic component Download PDF

Info

Publication number
JP4502130B2
JP4502130B2 JP2005212988A JP2005212988A JP4502130B2 JP 4502130 B2 JP4502130 B2 JP 4502130B2 JP 2005212988 A JP2005212988 A JP 2005212988A JP 2005212988 A JP2005212988 A JP 2005212988A JP 4502130 B2 JP4502130 B2 JP 4502130B2
Authority
JP
Japan
Prior art keywords
internal electrode
cutting line
absorption layer
step absorption
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005212988A
Other languages
Japanese (ja)
Other versions
JP2007035715A (en
Inventor
透 外海
雷太郎 政岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005212988A priority Critical patent/JP4502130B2/en
Publication of JP2007035715A publication Critical patent/JP2007035715A/en
Application granted granted Critical
Publication of JP4502130B2 publication Critical patent/JP4502130B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a laminated electronic component.

一般に、積層セラミックコンデンサなどの積層電子部品は、次のような工程によって製造されている。まず、セラミックグリーンシートに、導体ペーストでなる内部電極パターンを形成する。次に、内部電極パターンを有するセラミックグリーンシートを複数枚積層し、シート積層体を作る。そして、シート積層体を加圧した後、複数のチップ領域に切断して積層グリーンチップを得る。更に、その積層グリーンチップに対して、脱バインダ、焼成及び端子電極形成などの周知の工程を行い、積層電子部品を得る。   In general, a multilayer electronic component such as a multilayer ceramic capacitor is manufactured by the following process. First, an internal electrode pattern made of a conductive paste is formed on a ceramic green sheet. Next, a plurality of ceramic green sheets having internal electrode patterns are laminated to form a sheet laminate. And after pressing a sheet | seat laminated body, it cut | disconnects to a some chip | tip area | region and obtains a lamination | stacking green chip. Furthermore, well-known processes such as binder removal, firing and terminal electrode formation are performed on the multilayer green chip to obtain a multilayer electronic component.

このような積層電子部品の製造工程では、内部電極パターンの層厚による段差の問題が無視できない。段差の問題を解消するための技術としては、内部電極パターンの周囲にセラミックペーストでなる段差吸収層を形成する技術が知られている(特許文献1を参照)。   In the manufacturing process of such a laminated electronic component, the problem of a step due to the layer thickness of the internal electrode pattern cannot be ignored. As a technique for solving the problem of the step, a technique of forming a step absorption layer made of a ceramic paste around the internal electrode pattern is known (see Patent Document 1).

しかしながら、特許文献1の開示技術では、内部電極パターンが形成されない領域のほぼ全面に、段差吸収層を形成する。このため、後にシート積層体を切断する際、切断刃は、段差吸収層にも入ることになる。段差吸収層を構成するセラミックは、内部電極パターンを構成する導体よりも硬く、段差吸収層の切断は、シート積層体全体でみた切断負荷の増大につながる。シート積層体の切断負荷が大きいと、切断時の衝撃によるクラックの発生、切断面の傾斜、切断ずれ、切断刃の寿命低下などの問題を招く。
特開2001−358036号公報
However, in the technique disclosed in Patent Document 1, the step absorption layer is formed on almost the entire surface where the internal electrode pattern is not formed. For this reason, when cut | disconnecting a sheet | seat laminated body later, a cutting blade will also enter a level | step difference absorption layer. The ceramic constituting the step absorption layer is harder than the conductor constituting the internal electrode pattern, and the cutting of the step absorption layer leads to an increase in cutting load as seen in the entire sheet laminate. When the cutting load of the sheet laminate is large, problems such as generation of cracks due to impact at the time of cutting, inclination of the cut surface, cutting deviation, and reduction in the life of the cutting blade are caused.
JP 2001-358036 A

本発明の課題は、シート積層体の切断負荷を軽減し得る積層電子部品の製造方法を提供することである。   The subject of this invention is providing the manufacturing method of the laminated electronic component which can reduce the cutting load of a sheet | seat laminated body.

上述した課題を解決するため、本発明に係る積層電子部品の製造方法では、セラミックグリーンシートの一面において複数の内部電極パターンを、一定方向でみて互いに間隔を隔てて形成する。更に、前記セラミックグリーンシートの前記一面において内部電極パターンが形成されない領域のうち、内部電極パターンの位置に基づいて設定される切断予定線を除いた領域に、段差吸収層を形成する。更に、内部電極パターン及び段差吸収層が形成された前記セラミックグリーンシートを少なくとも一層備えたシート積層体を作製する。更に、前記シート積層体を、前記切断予定線に従って切断する。   In order to solve the above-described problem, in the method for manufacturing a multilayer electronic component according to the present invention, a plurality of internal electrode patterns are formed on one surface of the ceramic green sheet at intervals from each other when viewed in a certain direction. Further, a step absorption layer is formed in a region excluding a planned cutting line set based on the position of the internal electrode pattern in a region where the internal electrode pattern is not formed on the one surface of the ceramic green sheet. Further, a sheet laminate including at least one ceramic green sheet on which the internal electrode pattern and the step absorption layer are formed is prepared. Further, the sheet laminate is cut according to the planned cutting line.

上述した本発明に係る積層電子部品の製造方法では、セラミックグリーンシートの一面において複数の内部電極パターンを、一定方向でみて互いに間隔を隔てて形成する。更に、上記セラミックグリーンシートの一面において内部電極パターンが形成されない領域のうち、内部電極パターンの位置に基づいて設定される切断予定線を除いた領域に、段差吸収層を形成する。従って、内部電極パターンの層厚による段差を吸収するための基本的構造が得られる。   In the multilayer electronic component manufacturing method according to the present invention described above, a plurality of internal electrode patterns are formed on one surface of the ceramic green sheet at intervals from each other when viewed in a certain direction. Further, a step-absorbing layer is formed in a region excluding the planned cutting line set based on the position of the internal electrode pattern in the region where the internal electrode pattern is not formed on one surface of the ceramic green sheet. Therefore, a basic structure for absorbing a step due to the layer thickness of the internal electrode pattern can be obtained.

更に、内部電極パターン及び段差吸収層が形成された上記セラミックグリーンシートを少なくとも一層備えたシート積層体を作製し、シート積層体を、上述の切断予定線に従って切断する。従って、段差吸収層が形成されていない位置に切断刃を入れることが可能となり、これにより、シート積層体の切断負荷を軽減することができる。よって、切断時の衝撃によるクラックの発生、切断面の傾斜、切断ずれ、切断刃の寿命低下などの問題を軽減することができる。   Further, a sheet laminate including at least one ceramic green sheet on which the internal electrode pattern and the step absorption layer are formed is produced, and the sheet laminate is cut according to the above-described cutting line. Therefore, it becomes possible to put a cutting blade in the position where the level | step difference absorption layer is not formed, and this can reduce the cutting load of a sheet | seat laminated body. Therefore, problems such as generation of cracks due to impact at the time of cutting, inclination of the cut surface, cutting deviation, and reduction in the life of the cutting blade can be reduced.

一つの実施形態では、前記シート積層体を、長さ方向でみた内部電極パターンの位置が交互にずれる態様で作製する。更に、前記セラミックグリーンシートの前記一面において内部電極パターンが形成されない領域のうち、前記長さ方向に隣り合う内部電極パターンの間に設定される第1の切断予定線を除いた領域に、前記段差吸収層を形成する。   In one embodiment, the sheet laminate is produced in such a manner that the positions of the internal electrode patterns viewed in the length direction are alternately shifted. Further, in the region where the internal electrode pattern is not formed on the one surface of the ceramic green sheet, the step is formed in a region excluding a first planned cutting line set between the internal electrode patterns adjacent in the length direction. An absorption layer is formed.

もう一つの実施形態では、前記シート積層体を、長さ方向でみた内部電極パターンの位置が交互にずれる態様で作製する。前記セラミックグリーンシートの前記一面において内部電極パターンが形成されない領域のうち、前記長さ方向に隣り合う内部電極パターンの間に設定される第1の切断予定線と、前記長さ方向でみた内部電極パターンの中央部に設定される第2の切断予定線とを除いた領域に、前記段差吸収層を形成する。   In another embodiment, the sheet laminate is produced in such a manner that the positions of the internal electrode patterns viewed in the length direction are alternately shifted. Of the region where the internal electrode pattern is not formed on the one surface of the ceramic green sheet, the first cutting planned line set between the internal electrode patterns adjacent in the length direction and the internal electrode viewed in the length direction The step absorption layer is formed in a region excluding the second planned cutting line set at the center of the pattern.

以上述べたように、本発明によれば、シート積層体の切断負荷を軽減し得る積層電子部品の製造方法を提供することができる。   As described above, according to the present invention, it is possible to provide a method for manufacturing a laminated electronic component that can reduce the cutting load on the sheet laminate.

以下、本発明に係る積層電子部品の製造方法の実施形態について説明する。まず、積層電子部品について説明する。   Hereinafter, an embodiment of a method for manufacturing a multilayer electronic component according to the present invention will be described. First, the multilayer electronic component will be described.

図1は、本発明に係る積層電子部品の製造方法を適用し得る積層電子部品の一例を示す模式的断面図である。図示の積層電子部品は、セラミック基体1と、n層の内部電極21〜2nとを備える。図示実施形態において、本発明に係る製造方法は、積層セラミックコンデンサに適用されているが、他の積層電子部品、例えば積層インダクタなどに適用することもできる。   FIG. 1 is a schematic cross-sectional view showing an example of a laminated electronic component to which the laminated electronic component manufacturing method according to the present invention can be applied. The illustrated multilayer electronic component includes a ceramic substrate 1 and n layers of internal electrodes 21 to 2n. In the illustrated embodiment, the manufacturing method according to the present invention is applied to a multilayer ceramic capacitor, but it can also be applied to other multilayer electronic components such as a multilayer inductor.

セラミック基体1は、例えばチタン酸バリウムを主成分とする誘電体材料などで構成される。セラミック基体1は、長さ方向X、幅方向Y及び厚さ方向Zを有する略直方体形状となっており、長さ方向Xでみた両端面160、170には、端子電極41、42が設けられている。   The ceramic substrate 1 is made of, for example, a dielectric material mainly composed of barium titanate. The ceramic substrate 1 has a substantially rectangular parallelepiped shape having a length direction X, a width direction Y, and a thickness direction Z, and terminal electrodes 41 and 42 are provided on both end faces 160 and 170 viewed in the length direction X. ing.

内部電極層21〜2nは、セラミック基体1の内部において厚さ方向Zに間隔を隔てて積層されている。詳しくは、内部電極21〜2nは、長さ方向Xでみた位置を交互にずらして配置され、セラミック基体1の両端面160、170に交互に導出されている。   The internal electrode layers 21 to 2n are laminated with a gap in the thickness direction Z inside the ceramic substrate 1. Specifically, the internal electrodes 21 to 2 n are arranged with their positions viewed in the length direction X being alternately shifted, and are alternately led to both end surfaces 160 and 170 of the ceramic substrate 1.

具体的に説明すると、内部電極21は、平面で見て長さ方向X及び幅方向Yを有する長方形状となっており、長さ方向Xでみた一辺が、セラミック基体1の端面160に導出され、端子電極41に接続されている。長さ方向Xでみた他辺は、セラミック基体1のもう一つの端面170から長さ方向Xに間隔を隔てている。   More specifically, the internal electrode 21 has a rectangular shape having a length direction X and a width direction Y when viewed in a plane, and one side viewed in the length direction X is led out to the end face 160 of the ceramic substrate 1. Are connected to the terminal electrode 41. The other side viewed in the length direction X is spaced from the other end face 170 of the ceramic substrate 1 in the length direction X.

次の内部電極22も、平面で見て長さ方向X及び幅方向Yを有する長方形状となっており、長さ方向Xでみた一辺が、セラミック基体1の端面160から長さ方向Xに間隔を隔てており、長さ方向Lでみた他辺が、セラミック基体1の端面170に導出され、端子電極42に接続されている。残りの内部電極23〜2nについても同様である。   The next internal electrode 22 also has a rectangular shape having a length direction X and a width direction Y when viewed in plan, and one side viewed in the length direction X is spaced from the end surface 160 of the ceramic substrate 1 in the length direction X. The other side viewed in the length direction L is led out to the end face 170 of the ceramic substrate 1 and connected to the terminal electrode 42. The same applies to the remaining internal electrodes 23-2n.

このような内部電極の交互配置構造により、長さ方向Xでみたセラミック基体1の両端部16、17では、厚さ方向Zでみて内部電極と余白領域とが交互に位置することになる。また、長さ方向Xでみたセラミック基体1の中央部18では、厚さ方向Zでみて内部電極のみが位置することになる。   With such an internal electrode alternate arrangement structure, the internal electrodes and the blank areas are alternately positioned in both end portions 16 and 17 of the ceramic substrate 1 as viewed in the length direction X as viewed in the thickness direction Z. In addition, in the central portion 18 of the ceramic substrate 1 as viewed in the length direction X, only the internal electrodes are positioned as viewed in the thickness direction Z.

内部電極21〜2nは、例えばNiまたはCuなどで構成される。内部電極21〜2nの層数nは、要求される特性に応じて2以上の任意の値に設定され得る。積層セラミックコンデンサの場合、例えば200層である。   The internal electrodes 21 to 2n are made of, for example, Ni or Cu. The number n of layers of the internal electrodes 21 to 2n can be set to an arbitrary value of 2 or more according to required characteristics. In the case of a multilayer ceramic capacitor, for example, there are 200 layers.

次に、このような積層電子部品の製造方法について説明する。   Next, a method for manufacturing such a multilayer electronic component will be described.

図2は、本発明に係る積層電子部品の製造方法の一実施形態に含まれる工程を示す図である。図2を参照すると、セラミックグリーンシート(未焼成セラミックシート)11が示されている。セラミックグリーンシート11は、セラミック粉末、溶剤及びバインダなどを混合したセラミックペーストで構成され、一定の厚さとなっている。セラミックグリーンシート11は、可撓性プラスチックフィルムなどの支持体(図示せず)に付着される。   FIG. 2 is a diagram showing steps included in an embodiment of a method for manufacturing a laminated electronic component according to the present invention. Referring to FIG. 2, a ceramic green sheet (unfired ceramic sheet) 11 is shown. The ceramic green sheet 11 is made of a ceramic paste in which ceramic powder, a solvent, a binder, and the like are mixed, and has a certain thickness. The ceramic green sheet 11 is attached to a support (not shown) such as a flexible plastic film.

次に、図2に示すように、セラミックグリーンシート11の一面に複数の内部電極パターン20を形成する。これらの内部電極パターン20は、セラミックグリーンシート11の面上で互いに長さ方向Xに間隔を隔て、かつ、幅方向Yに間隔を隔てるように形成される。詳しく説明すると、内部電極パターン20は、それぞれ、長さ方向X及び幅方向Yを有する長方形状となっており、長さ方向X及び幅方向Yに沿って行列状に配置されている。数値例を挙げると、内部電極パターン20の、長さ方向Xでみた長さ及び幅方向Yでみた幅は7.0mm、1.5mmであり、長さ方向Xでみた間隔及び幅方向Yでみた間隔は0.6mm、0.6mmである。   Next, as shown in FIG. 2, a plurality of internal electrode patterns 20 are formed on one surface of the ceramic green sheet 11. These internal electrode patterns 20 are formed on the surface of the ceramic green sheet 11 so as to be spaced from each other in the length direction X and spaced from each other in the width direction Y. More specifically, the internal electrode patterns 20 each have a rectangular shape having a length direction X and a width direction Y, and are arranged in a matrix along the length direction X and the width direction Y. As a numerical example, the length of the internal electrode pattern 20 seen in the length direction X and the width seen in the width direction Y are 7.0 mm and 1.5 mm, and the interval seen in the length direction X and the width direction Y The observed intervals are 0.6 mm and 0.6 mm.

このような内部電極パターン20は、導体粉末、溶剤及びバインダなどを混合した導体ペーストを、所定パターンで印刷することにより形成される。内部電極パターン20の層厚は例えば2μmである。   Such an internal electrode pattern 20 is formed by printing a conductor paste in which a conductor powder, a solvent, a binder and the like are mixed in a predetermined pattern. The layer thickness of the internal electrode pattern 20 is 2 μm, for example.

更に、内部電極パターン20の位置に基づいて、第1〜第3の切断予定線P1〜P3が設定される。まず、第1、第2の切断予定線P1、P2は、幅方向Yに沿った切断予定線である。第1の切断予定線P1は、長さ方向Xに隣り合う内部電極パターン20の間に設定される。第2の切断予定線P2は、長さ方向Xでみた内部電極パターン20の中央部に設定される。   Furthermore, based on the position of the internal electrode pattern 20, first to third scheduled cutting lines P1 to P3 are set. First, the first and second scheduled cutting lines P1 and P2 are scheduled cutting lines along the width direction Y. The first planned cutting line P1 is set between the internal electrode patterns 20 adjacent in the length direction X. The second planned cutting line P2 is set at the center of the internal electrode pattern 20 viewed in the length direction X.

次に、第3の切断予定線P3は、長さ方向Xに沿った切断予定線である。第3の切断予定線P3は、幅方向Yに隣り合う内部電極パターン20の間に設定される。   Next, the third planned cutting line P3 is a planned cutting line along the length direction X. The third planned cutting line P3 is set between the internal electrode patterns 20 adjacent in the width direction Y.

次に、図3に示すように、セラミックグリーンシート11の一面に段差吸収層30を形成する。段差吸収層30は、セラミックグリーンシート11の一面において内部電極パターン20が形成されない領域のうち、切断予定線を除いた領域に形成される。図示実施形態の場合、段差吸収層30は、幅方向Yに延びる第1の切断予定線P1及び長さ方向Xに延びる第3の切断予定線P3を除いた領域に形成される。   Next, as shown in FIG. 3, a step absorption layer 30 is formed on one surface of the ceramic green sheet 11. The step absorption layer 30 is formed in a region excluding the planned cutting line in a region where the internal electrode pattern 20 is not formed on one surface of the ceramic green sheet 11. In the case of the illustrated embodiment, the step absorbing layer 30 is formed in a region excluding the first planned cutting line P1 extending in the width direction Y and the third planned cutting line P3 extending in the length direction X.

詳しくは、段差吸収層30は、各内部電極パターン20ごとにその内部電極パターンを取り囲むように形成される。これらの段差吸収層30は、長さ方向Xでみると、第1の切断予定線P1を挟んで間隔を隔てて配置され、幅方向Yでみると、第3の切断予定線P3を挟んで間隔を隔てて配置されている。第1の切断予定線P1または第3の切断予定線P3における段差吸収層30の間隔については、後述する。第2の切断予定線P2に関しては、段差吸収層30は、第2の切断予定線P2を跨いで連続的に形成される。   Specifically, the step absorption layer 30 is formed so as to surround each internal electrode pattern 20 for each internal electrode pattern 20. When viewed in the length direction X, these step absorption layers 30 are arranged at intervals with respect to the first planned cutting line P1, and when viewed in the width direction Y, these step absorption layers 30 are sandwiched with the third planned cutting line P3. They are arranged at intervals. The interval between the step absorption layers 30 in the first planned cutting line P1 or the third planned cutting line P3 will be described later. Regarding the second planned cutting line P2, the step absorption layer 30 is continuously formed across the second planned cutting line P2.

このような段差吸収層30は、セラミックペーストを所定のパターンで印刷することにより形成される。印刷手法としては、スクリーン印刷法、グラビア印刷法またはオフセット印刷法などが挙げられる。段差吸収層30は、基本的には、セラミックグリーンシート11と同様な構成のセラミックペーストで構成される。また、段差吸収層30の層厚は、内部電極パターン20の層厚とほぼ同じ値に設定されることが好ましい。   Such a step absorption layer 30 is formed by printing a ceramic paste in a predetermined pattern. Examples of the printing method include screen printing, gravure printing, and offset printing. The step absorption layer 30 is basically composed of a ceramic paste having the same configuration as the ceramic green sheet 11. In addition, the layer thickness of the step absorption layer 30 is preferably set to be approximately the same as the layer thickness of the internal electrode pattern 20.

本実施形態では、内部電極パターンの形成(図2参照)の後に、段差吸収層の形成(図3参照)を行っているが、内部電極パターンの形成及び段差吸収層の形成について時間的な順序関係は任意である。例えば、段差吸収層の形成の後に内部電極パターンの形成を行ってもよいし、内部電極パターンの形成と、段差吸収層の形成とを同時に行ってもよい。   In this embodiment, the formation of the step absorption layer (see FIG. 3) is performed after the formation of the internal electrode pattern (see FIG. 2), but the temporal order of the formation of the internal electrode pattern and the formation of the step absorption layer is as follows. The relationship is arbitrary. For example, the internal electrode pattern may be formed after the step absorption layer is formed, or the internal electrode pattern and the step absorption layer may be formed simultaneously.

次に、図4に示すように、内部電極パターン20及び段差吸収層30が形成されたセラミックグリーンシート11を少なくとも一層備えたシート積層体を作製する。詳しくは、内部電極パターン20及び段差吸収層30が形成されたセラミックグリーンシート11を、単位層61〜6nとしてシート積層体を作製する。シート積層体の作製における単位層61〜6nの配置は、次の通りである。   Next, as illustrated in FIG. 4, a sheet laminate including at least one ceramic green sheet 11 on which the internal electrode pattern 20 and the step absorption layer 30 are formed is manufactured. Specifically, a sheet laminate is manufactured using the ceramic green sheet 11 on which the internal electrode pattern 20 and the step absorption layer 30 are formed as unit layers 61 to 6n. The arrangement of the unit layers 61 to 6n in the production of the sheet laminate is as follows.

まず、長さ方向Xに注目すると、単位層61〜6nは、長さ方向Xでみた位置を交互にずらして配置される(オフセット積層)。詳しくは、単位層61〜6nは、積層方向Zでみて内部電極パターン20のみが位置する部分81のほかに、積層方向Zでみて内部電極パターン20と、内部電極パターンが形成されない余白領域とが交互に位置する部分82が生じるように配置される。更に詳しくは、内部電極パターン20と余白領域とが交互に位置する部分82は、長さ方向Xでみた内部電極パターン20の中央部に在る。積層方向Zに隣り合う2つの単位層でみると、一方の単位層の第1の切断予定線P1と、他方の単位層の第2の切断予定線P2とが積層方向Zに重なることになる。   First, paying attention to the length direction X, the unit layers 61 to 6n are arranged by alternately shifting the positions seen in the length direction X (offset lamination). Specifically, each of the unit layers 61 to 6n includes, in addition to the portion 81 where only the internal electrode pattern 20 is located in the stacking direction Z, the internal electrode pattern 20 and a blank area where the internal electrode pattern is not formed in the stacking direction Z. Arranged so that alternating portions 82 occur. More specifically, the portion 82 where the internal electrode pattern 20 and the blank area are alternately located is in the central portion of the internal electrode pattern 20 as viewed in the length direction X. Looking at two unit layers adjacent to each other in the stacking direction Z, the first planned cutting line P1 of one unit layer and the second planned cutting line P2 of the other unit layer overlap in the stacking direction Z. .

次に、幅方向Yに注目すると、単位層61〜6nは、幅方向Yでみた位置を揃えて配置される。   Next, paying attention to the width direction Y, the unit layers 61 to 6n are arranged with their positions seen in the width direction Y aligned.

更に図示は省略するが、シート積層体の作製にあたっては、上述の単位層61〜6nに加え、内部電極パターンを備えていないセラミックグリーンシートを外層単位層として配置する。外層単位層は、積層方向Zでみて単位層61〜6nの外側に配置される。   Furthermore, although illustration is omitted, in the production of the sheet laminate, in addition to the unit layers 61 to 6n described above, a ceramic green sheet not provided with an internal electrode pattern is disposed as an outer unit layer. The outer unit layer is disposed outside the unit layers 61 to 6n when viewed in the stacking direction Z.

シート積層体を作製するための手法としては、内部電極パターン20及び段差吸収層30を備えたセラミックグリーンシート11を単位層61〜6nとして用意し、これらの単位層61〜6nを順次に積層する手法を採用することができる。また、セラミックグリーンシートの形成工程や、内部電極パターン及び段差吸収層の印刷工程などを、必要な回数だけ可撓性支持体上で繰り返すことによりシート積層体を作製する手法を採用してもよい。   As a method for producing a sheet laminate, ceramic green sheets 11 provided with internal electrode patterns 20 and step absorption layers 30 are prepared as unit layers 61 to 6n, and these unit layers 61 to 6n are sequentially laminated. Techniques can be employed. Alternatively, a method of producing a sheet laminate by repeating a ceramic green sheet forming process, an internal electrode pattern and a step absorption layer printing process, etc. on a flexible support as many times as necessary may be employed. .

このようにして得られたシート積層体は、加圧処理に付される。   The sheet laminate obtained in this way is subjected to a pressure treatment.

次に、図5に示すように、シート積層体を、複数のチップ領域に切断する。具体的には、シート積層体は、上述した切断予定線に従い、長さ方向X及び幅方向Yに沿って切断される。   Next, as shown in FIG. 5, the sheet laminate is cut into a plurality of chip regions. Specifically, the sheet laminated body is cut along the length direction X and the width direction Y according to the above-described planned cutting line.

まず、幅方向Yに沿った切断について説明すると、シート積層体は、第1、第2の切断予定線P1、P2(図4参照)に従い、切断線C1、C2に沿って切断される。   First, cutting along the width direction Y will be described. The sheet laminate is cut along cutting lines C1 and C2 according to first and second scheduled cutting lines P1 and P2 (see FIG. 4).

次に、長さ方向Xに沿った切断について説明すると、シート積層体は、第3の切断予定線P3(図4参照)に従い、切断線C3に沿って切断される。   Next, the cutting along the length direction X will be described. The sheet laminate is cut along the cutting line C3 according to the third planned cutting line P3 (see FIG. 4).

シート積層体を切断するための手法としては、円盤状の切断刃を回転させてシート積層体を切削する回転刃切断法、または、固定された切断刃を備えた切断具を用いてシート積層体を押し切る押し切り切断法などを採用することができる。切断刃の厚みは、例えば数10μm〜数100μmである。   As a technique for cutting the sheet laminate, the sheet laminate using a rotary blade cutting method in which a disk-shaped cutting blade is rotated to cut the sheet laminate, or a cutting tool having a fixed cutting blade is used. It is possible to adopt a push-cut method that pushes down the. The thickness of the cutting blade is, for example, several tens of μm to several hundreds of μm.

このようにしてシート積層体を切断すると、積層グリーンチップが得られる。更に脱バインダ、焼成及び端子電極形成等の工程を行うと、図1に示した積層電子部品が得られる。   When the sheet laminate is cut in this manner, a laminated green chip is obtained. Furthermore, when steps such as binder removal, firing, and terminal electrode formation are performed, the multilayer electronic component shown in FIG. 1 is obtained.

上述した積層電子部品の製造方法について、長さ方向Xでみた内部電極パターン20の配置に注目し、説明を行う。まず、図2に示すように、セラミックグリーンシート11の一面において複数の内部電極パターン20を、長さ方向Xでみて互いに間隔を隔てて形成する。更に、図3に示すように、セラミックグリーンシート11の一面において内部電極パターン20が形成されない領域のうち、長さ方向Xに隣り合う内部電極パターン20の間に設定される第1の切断予定線P1を除いた領域に、段差吸収層30を形成する。従って、内部電極パターン20の層厚による段差を吸収するための基本的構造が得られる。   The above-described method for manufacturing a laminated electronic component will be described by paying attention to the arrangement of the internal electrode patterns 20 viewed in the length direction X. First, as shown in FIG. 2, a plurality of internal electrode patterns 20 are formed on one surface of the ceramic green sheet 11 at intervals from each other when viewed in the length direction X. Further, as shown in FIG. 3, the first planned cutting line set between the internal electrode patterns 20 adjacent in the length direction X in the region where the internal electrode pattern 20 is not formed on one surface of the ceramic green sheet 11. The step absorption layer 30 is formed in the region excluding P1. Therefore, a basic structure for absorbing a step due to the layer thickness of the internal electrode pattern 20 is obtained.

そして、図4に示すように、内部電極パターン20及び段差吸収層30が形成されたセラミックグリーンシート11を少なくとも一層備えたシート積層体を作製した後、図5に示すように、シート積層体を、上述の第1の切断予定線P1に従って切断する。従って、段差吸収層20が形成されていない位置(第1の切断予定線P1の位置)に切断刃を入れることが可能となる。これにより、シート積層体の切断負荷、具体的には、幅方向Yに沿ってシート積層体を切断する際の切断負荷を軽減することができる。よって、切断時の衝撃によるクラックの発生、切断面の傾斜、切断ずれ、切断刃の寿命低下などの問題を軽減することができる。   Then, as shown in FIG. 4, after producing a sheet laminate including at least one ceramic green sheet 11 on which the internal electrode pattern 20 and the step absorption layer 30 are formed, as shown in FIG. Then, the cutting is performed according to the first planned cutting line P1. Therefore, the cutting blade can be put in a position where the step absorption layer 20 is not formed (position of the first planned cutting line P1). Thereby, the cutting load of a sheet laminated body, specifically, the cutting load at the time of cutting a sheet laminated body along the width direction Y can be reduced. Therefore, problems such as generation of cracks due to impact at the time of cutting, inclination of the cut surface, cutting deviation, and reduction in the life of the cutting blade can be reduced.

切断ずれを考慮した観点からは、第1の切断予定線P1における段差吸収層30の間隔は、第1の切断予定線P1の位置に入れる切断刃の厚みよりも小さい値に設定することが好ましい。   From the point of view of cutting deviation, it is preferable that the interval between the step absorption layers 30 in the first planned cutting line P1 is set to a value smaller than the thickness of the cutting blade placed at the position of the first planned cutting line P1. .

更に、図2に示した内部電極パターン形成工程及び図3に示した段差吸収層形成工程により、第1の切断予定線P1の位置には、内部電極パターン20または段差吸収層30の何れも形成されない領域が生じる。従って、図4に示した積層工程では、この領域を通して積層方向Zの通気性を確保することができる。例えば、積層方向Zに空気が抜けるようになる。よって、空気の抱き込みに起因するデラミネーション、例えば、積層ずれ、ブクの発生などを低減させ、積層歩留を向上させることができる。   Further, either the internal electrode pattern 20 or the step absorption layer 30 is formed at the position of the first planned cutting line P1 by the internal electrode pattern formation step shown in FIG. 2 and the step absorption layer formation step shown in FIG. An area that will not be created. Therefore, in the stacking step shown in FIG. 4, air permeability in the stacking direction Z can be ensured through this region. For example, air comes out in the stacking direction Z. Therefore, delamination caused by air entrapment, for example, stacking deviation and generation of unevenness can be reduced, and stacking yield can be improved.

また、第1の切断予定線P1の位置には段差吸収層30が形成されないので、シート積層体全体でみると、第1の切断予定線P1の位置に僅かな窪みが生じることになる(図4参照)。従って、この窪みを画像処理で特定し、切断刃の位置を合わせることにより、画像処理による高精度な切断が可能となる。よって、切断歩留を向上させることができる。   Further, since the step absorption layer 30 is not formed at the position of the first planned cutting line P1, a slight depression is generated at the position of the first planned cutting line P1 when viewed from the entire sheet laminate. 4). Therefore, by specifying this recess by image processing and aligning the position of the cutting blade, high-accuracy cutting by image processing becomes possible. Therefore, the cutting yield can be improved.

次に、幅方向Yでみた内部電極パターン20の配置に注目し、説明を行う。まず、図2に示すように、セラミックグリーンシート11の一面において複数の内部電極パターン20を、幅方向Yでみて互いに間隔を隔てて形成する。更に、図3に示すように、セラミックグリーンシート11の一面において内部電極パターン20が形成されない領域のうち、幅方向Yに隣り合う内部電極パターン20の間に設定される第3の切断予定線P3を除いた領域に、段差吸収層30を形成する。   Next, a description will be given by paying attention to the arrangement of the internal electrode patterns 20 in the width direction Y. First, as shown in FIG. 2, a plurality of internal electrode patterns 20 are formed on one surface of the ceramic green sheet 11 at intervals from each other when viewed in the width direction Y. Further, as shown in FIG. 3, a third planned cutting line P <b> 3 set between the internal electrode patterns 20 adjacent in the width direction Y in the region where the internal electrode pattern 20 is not formed on one surface of the ceramic green sheet 11. A step absorption layer 30 is formed in the region excluding.

そして、図4に示すように、シート積層体を作製した後、図5に示すように、シート積層体を、第3の切断予定線P3に従って切断する。従って、段差吸収層20が形成されていない位置(第3の切断予定線P3の位置)に切断刃を入れることが可能となる。これにより、シート積層体の切断負荷、具体的には、長さ方向Xに沿ってシート積層体を切断する際の切断負荷を軽減することができる。   And after producing a sheet | seat laminated body as shown in FIG. 4, as shown in FIG. 5, a sheet | seat laminated body is cut | disconnected according to the 3rd cutting projected line P3. Therefore, the cutting blade can be put in a position where the step absorption layer 20 is not formed (position of the third planned cutting line P3). Thereby, the cutting load of a sheet laminated body, specifically, the cutting load at the time of cutting a sheet laminated body along the length direction X can be reduced.

切断ずれを考慮した観点からは、第3の切断予定線P3における段差吸収層30の間隔は、第3の切断予定線P3の位置に入れる切断刃の厚みよりも小さい値に設定することが好ましい。   From the point of view of cutting deviation, it is preferable to set the interval between the step absorption layers 30 in the third planned cutting line P3 to a value smaller than the thickness of the cutting blade placed at the position of the third planned cutting line P3. .

以下、第3の切断予定線P3に関する作用効果については、第1の切断予定線P1と同様である。例えば、通気性の改善効果が得られ、画像処理による切断が可能となる。よって、重複説明を省略する。   Hereinafter, the operational effects relating to the third planned cutting line P3 are the same as those of the first planned cutting line P1. For example, the effect of improving air permeability is obtained, and cutting by image processing becomes possible. Therefore, redundant description is omitted.

また、図示実施形態では、シート積層体の構成として、切断予定線を除いた領域に段差吸収層30を有するセラミックグリーンシート11を、複数層備えた構成が採用されているが、本発明は、そのような構成に限定されることはなく、切断予定線を除いた領域に段差吸収層30を有するセラミックグリーンシート11の層数は任意である。この点については、例えば、切断予定線を除いた領域に段差吸収層30を有するセラミックグリーンシート11が一層しか備えられていない構成でも、基本的な作用効果が得られることから明らかであろう。   Further, in the illustrated embodiment, as the configuration of the sheet laminate, a configuration including a plurality of ceramic green sheets 11 having the step absorption layer 30 in the region excluding the planned cutting line is employed. It is not limited to such a configuration, and the number of layers of the ceramic green sheet 11 having the step absorption layer 30 in the region excluding the planned cutting line is arbitrary. This will be clear from the fact that the basic operation and effect can be obtained even in a configuration in which only one ceramic green sheet 11 having the step absorption layer 30 is provided in a region excluding the planned cutting line.

図6は、本発明に係る積層電子部品の製造方法の別の実施形態に含まれる工程を示す図である。この実施形態も、図1に示した積層電子部品の製造方法に係る。図示において先の実施形態に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明をできるだけ省略する。   FIG. 6 is a diagram showing steps included in another embodiment of the method for manufacturing a laminated electronic component according to the present invention. This embodiment also relates to a method for manufacturing the multilayer electronic component shown in FIG. In the figure, the same reference numerals are given to the components that are the same as the components that appeared in the previous embodiment, and redundant description will be omitted as much as possible.

本実施形態では、段差吸収層30は、セラミックグリーンシート11の一面において内部電極パターン20が形成されない領域のうち、幅方向Yに延びる第1、第2の切断予定線P1、P2及び長さ方向Xに延びる第3の切断予定線P3を除いた領域に形成される。先に述べたように、第1の切断予定線P1は、長さ方向Xに隣り合う内部電極パターン20の間に設定される切断予定線であり、第2の切断予定線P2は、長さ方向Xでみた内部電極パターン20の中央部に設定される切断予定線である。また、第3の切断予定線P3は、幅方向Yに隣り合う内部電極パターン20の間に設定される切断予定線である。   In the present embodiment, the step absorption layer 30 includes the first and second planned cutting lines P1 and P2 extending in the width direction Y and the length direction in a region where the internal electrode pattern 20 is not formed on one surface of the ceramic green sheet 11. It is formed in a region excluding the third planned cutting line P3 extending to X. As described above, the first scheduled cutting line P1 is a scheduled cutting line set between the internal electrode patterns 20 adjacent in the length direction X, and the second scheduled cutting line P2 has a length. This is a planned cutting line set at the center of the internal electrode pattern 20 as viewed in the direction X. The third planned cutting line P3 is a planned cutting line set between the internal electrode patterns 20 adjacent in the width direction Y.

詳しくは、段差吸収層30は、各内部電極パターン20ごとに、内部電極パターンの長さ方向Xの両側に形成される。長さ方向Xでみると、これらの段差吸収層30は、第1の切断予定線P1または第2の切断予定線P2を挟んで間隔を隔てて配置されている。第1、第2の切断予定線P1、P2における段差吸収層30の間隔については、後述する。   Specifically, the step absorption layer 30 is formed on both sides in the length direction X of the internal electrode pattern for each internal electrode pattern 20. When viewed in the length direction X, these step absorption layers 30 are arranged at intervals with the first planned cutting line P1 or the second planned cutting line P2 interposed therebetween. The interval between the step absorption layers 30 in the first and second planned cutting lines P1 and P2 will be described later.

そして、内部電極パターン20及び段差吸収層30が形成されたセラミックグリーンシート11を少なくとも一層備えたシート積層体を作製した後、シート積層体を、第1〜第3の切断予定線P1〜P3に従って切断する。これらの点については、先の実施形態と同様である(図4、図5参照)。   And after producing the sheet laminated body provided with the ceramic green sheet 11 in which the internal electrode pattern 20 and the level | step difference absorption layer 30 were formed at least one layer, the sheet laminated body is followed according to the 1st-3rd cutting plan lines P1-P3. Disconnect. About these points, it is the same as that of previous embodiment (refer FIG. 4, FIG. 5).

図6を参照して説明したように、段差吸収層30は、長さ方向Xに隣り合う内部電極パターン20の間に設定される第1の切断予定線P1と、長さ方向Xでみた内部電極パターン20の中央部に設定される第2の切断予定線P2とを除いた領域に形成される。かような段差吸収層の構成によれば、シート積層体の切断負荷、具体的には、幅方向Yに沿ってシート積層体を切断する際の切断負荷を更に軽減することができる。   As described with reference to FIG. 6, the step absorption layer 30 includes the first cutting planned line P <b> 1 set between the internal electrode patterns 20 adjacent to each other in the length direction X and the inside as viewed in the length direction X. The electrode pattern 20 is formed in a region excluding the second planned cutting line P2 set in the center portion. According to the configuration of such a step absorption layer, it is possible to further reduce the cutting load of the sheet laminated body, specifically, the cutting load when cutting the sheet laminated body along the width direction Y.

切断ずれを考慮した観点からは、第1、第2の切断予定線P1、P2における段差吸収層30の間隔は、第1、第2の切断予定線P1、P2の位置に入れる切断刃の厚みよりも小さい値に設定することが好ましい。   From the point of view of cutting deviation, the distance between the step absorption layers 30 in the first and second planned cutting lines P1 and P2 is the thickness of the cutting blade to be placed at the positions of the first and second planned cutting lines P1 and P2. It is preferable to set a smaller value.

また、第2の切断予定線P2の位置でみると、内部電極パターン20は、第2の切断予定線P2を跨いで連続的に形成されており、段差吸収層30は、第2の切断予定線P2を挟んで間隔を隔てて形成されている。すなわち、第2の切断予定線P2の位置では、段差吸収層30のみに間隔が設けられ、内部電極パターン20には間隔が設けられていない。   Further, when viewed from the position of the second planned cutting line P2, the internal electrode pattern 20 is continuously formed across the second planned cutting line P2, and the step absorption layer 30 is formed by the second planned cutting line P2. It is formed with an interval across the line P2. That is, at the position of the second planned cutting line P2, only the step absorption layer 30 is spaced, and the internal electrode pattern 20 is not spaced.

段差吸収層30を構成するセラミックは、内部電極パターン20を構成する導体よりも硬い。従って、シート積層体の切断負荷を軽減する観点からは、段差吸収層30のみに、第2の切断予定線P2での間隔を設けた構造でも、相当な効果が得られる。   The ceramic constituting the step absorption layer 30 is harder than the conductor constituting the internal electrode pattern 20. Therefore, from the viewpoint of reducing the cutting load of the sheet laminated body, a considerable effect can be obtained even with a structure in which only the step absorption layer 30 is provided with an interval at the second planned cutting line P2.

更に、内部電極パターン20が第2の切断予定線P2を跨いで連続的に形成された構造によれば、実際の切断刃位置が第2の切断予定線P2から或る程度ずれた場合でも、内部電極パターン20の切断端面が露出した状態を得ることができる。内部電極パターン20の切断端面は、その後の端子電極形成工程において、端子電極との接続性を確保するのに役立つ。   Furthermore, according to the structure in which the internal electrode pattern 20 is continuously formed across the second planned cutting line P2, even when the actual cutting blade position is shifted to some extent from the second planned cutting line P2, A state in which the cut end face of the internal electrode pattern 20 is exposed can be obtained. The cut end face of the internal electrode pattern 20 is useful for ensuring connectivity with the terminal electrode in the subsequent terminal electrode forming step.

本発明に係る積層電子部品の製造方法を適用し得る積層電子部品の一例を示す模式的断面図である。It is typical sectional drawing which shows an example of the multilayer electronic component which can apply the manufacturing method of the multilayer electronic component which concerns on this invention. 本発明に係る積層電子部品の製造方法の一実施形態に含まれる工程を示す図である。It is a figure which shows the process included in one Embodiment of the manufacturing method of the multilayer electronic component which concerns on this invention. 図2に示した工程の後の工程を示す図である。It is a figure which shows the process after the process shown in FIG. 図3に示した工程の後の工程を示す図である。FIG. 4 is a diagram showing a step after the step shown in FIG. 3. 図4に示した工程の後の工程を示す図である。It is a figure which shows the process after the process shown in FIG. 本発明に係る積層電子部品の製造方法の別の実施形態に含まれる工程を示す図である。It is a figure which shows the process included in another embodiment of the manufacturing method of the multilayer electronic component which concerns on this invention.

符号の説明Explanation of symbols

11 セラミックグリーンシート
20 内部電極パターン
30 段差吸収層

11 Ceramic Green Sheet 20 Internal Electrode Pattern 30 Step Absorption Layer

Claims (2)

セラミックグリーンシートの一面において複数の内部電極パターンを、一定方向でみて互いに間隔を隔てて形成し、
前記セラミックグリーンシートの前記一面において内部電極パターンが形成されない領域のうち、内部電極パターンの位置に基づいて設定される切断予定線を除いた領域に、段差吸収層を形成し、
内部電極パターン及び段差吸収層が形成された前記セラミックグリーンシートを少なくとも一層備えたシート積層体を作製し、
前記シート積層体を、前記切断予定線に従って切断するものであり、
前記シート積層体は、長さ方向でみた内部電極パターンの位置が交互にずれる態様で作製され、
前記段差吸収層は、前記長さ方向Xに隣り合う内部電極パターンの間に設定される第1の切断予定線P1と、該長さ方向と直交する幅方向Yに隣り合う内部電極パターンの間に設定される第3の切断予定線P3とを除いた領域に形成され、
第1の切断予定線P1を挟んだ前記段差吸収層の第1の間隔と、第3の切断予定線P3を挟んだ前記段差吸収層の第3の間隔とは、それぞれ、切断刃の厚みよりも小さい値に設定され
前記シート積層体は、前記切断刃を用いた前記切断によって、前記第1の間隔、及び、前記第3の間隔のそれぞれに現れる前記セラミックグリーンシートが、全て除去される、
積層電子部品の製造方法。
A plurality of internal electrode patterns are formed on one surface of the ceramic green sheet, spaced apart from each other when viewed in a certain direction,
In the region where the internal electrode pattern is not formed on the one surface of the ceramic green sheet, a step absorption layer is formed in a region excluding the planned cutting line set based on the position of the internal electrode pattern,
Producing a sheet laminate comprising at least one layer of the ceramic green sheet on which the internal electrode pattern and the step absorption layer are formed;
Cutting the sheet laminate according to the planned cutting line;
The sheet laminate is produced in such a manner that the positions of the internal electrode patterns seen in the length direction are alternately shifted,
The step absorption layer is formed between a first planned cutting line P1 set between internal electrode patterns adjacent in the length direction X and internal electrode patterns adjacent in the width direction Y orthogonal to the length direction. Formed in a region excluding the third scheduled cutting line P3 set to
A first interval of the step absorption layer sandwiching the first cutting line P1, and the third distance between the third said step absorption layer sandwiching the cutting line P3 of each than the thickness of the cutting blade Is also set to a small value ,
In the sheet laminate, the ceramic green sheets appearing in each of the first interval and the third interval are all removed by the cutting using the cutting blade.
A method for manufacturing a laminated electronic component.
請求項1に記載された積層電子部品の製造方法であって、
前記段差吸収層は、前記第1の切断予定線P1及び前記第3の切断予定線P3と、さらに、前記長さ方向でみた内部電極パターンの中央部に設定される第2の切断予定線P2とを除いた領域に形成され、
第1の切断予定線P1を挟んだ前記段差吸収層の第1の間隔と、第2の切断予定線P2を挟んだ前記段差吸収層の第2の間隔と、第3の切断予定線P3を挟んだ前記段差吸収層の第3の間隔とが、それぞれ、切断刃の厚みよりも小さい値に設定され
前記シート積層体は、前記切断刃を用いた前記切断によって、前記第1乃至第3の間隔のそれぞれに現れる前記セラミックグリーンシートが、全て除去される、
積層電子部品の製造方法。
A method for manufacturing a laminated electronic component according to claim 1,
The step absorption layer includes the first planned cutting line P1 and the third planned cutting line P3, and the second planned cutting line P2 set at the center of the internal electrode pattern as viewed in the length direction. Formed in the area excluding and
A first interval of the step absorption layer sandwiching the first scribing line P1, a second distance between the second said step absorption layer sandwiching the cutting line P2 of the third cutting line P3 The third interval between the step-absorbing layers sandwiched is set to a value smaller than the thickness of the cutting blade ,
In the sheet laminate, the ceramic green sheets appearing in the first to third intervals are all removed by the cutting using the cutting blade.
A method for manufacturing a laminated electronic component.
JP2005212988A 2005-07-22 2005-07-22 Manufacturing method of laminated electronic component Expired - Fee Related JP4502130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005212988A JP4502130B2 (en) 2005-07-22 2005-07-22 Manufacturing method of laminated electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005212988A JP4502130B2 (en) 2005-07-22 2005-07-22 Manufacturing method of laminated electronic component

Publications (2)

Publication Number Publication Date
JP2007035715A JP2007035715A (en) 2007-02-08
JP4502130B2 true JP4502130B2 (en) 2010-07-14

Family

ID=37794643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005212988A Expired - Fee Related JP4502130B2 (en) 2005-07-22 2005-07-22 Manufacturing method of laminated electronic component

Country Status (1)

Country Link
JP (1) JP4502130B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4756001B2 (en) 2007-02-16 2011-08-24 楽天株式会社 Information providing apparatus, appropriate determination information generation method, and appropriate determination information generation processing program
JP4692539B2 (en) * 2007-12-06 2011-06-01 Tdk株式会社 Manufacturing method of multilayer electronic component
JP4760857B2 (en) * 2008-05-29 2011-08-31 Tdk株式会社 Manufacturing method of multilayer electronic component
JP6926518B2 (en) * 2017-02-22 2021-08-25 Tdk株式会社 Manufacturing method of electronic parts
JP7188345B2 (en) * 2019-09-30 2022-12-13 株式会社村田製作所 Manufacturing method for multilayer ceramic electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002273714A (en) * 2001-03-19 2002-09-25 Murata Mfg Co Ltd Method for manufacturing ceramic green sheet
JP2005051073A (en) * 2003-07-29 2005-02-24 Tdk Corp Method of manufacturing ceramic electronic component
JP2005129612A (en) * 2003-10-22 2005-05-19 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2005136008A (en) * 2003-10-28 2005-05-26 Kyocera Corp Manufacturing method for laminated electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002273714A (en) * 2001-03-19 2002-09-25 Murata Mfg Co Ltd Method for manufacturing ceramic green sheet
JP2005051073A (en) * 2003-07-29 2005-02-24 Tdk Corp Method of manufacturing ceramic electronic component
JP2005129612A (en) * 2003-10-22 2005-05-19 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2005136008A (en) * 2003-10-28 2005-05-26 Kyocera Corp Manufacturing method for laminated electronic component

Also Published As

Publication number Publication date
JP2007035715A (en) 2007-02-08

Similar Documents

Publication Publication Date Title
JP3852308B2 (en) Multilayer piezoelectric element, manufacturing method thereof, and piezoelectric actuator
JP5921074B2 (en) Manufacturing method of laminated substrate
JP2006332285A (en) Stacked ceramic capacitor and method of manufacturing same
JP4501437B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2006278566A (en) Multilayer electronic component and its manufacturing method
US7828033B2 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
JP4502130B2 (en) Manufacturing method of laminated electronic component
JP4623305B2 (en) Manufacturing method of laminated electronic component
JP3852309B2 (en) Multilayer piezoelectric element, manufacturing method thereof, and piezoelectric actuator
JP5218219B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4539489B2 (en) Manufacturing method of multilayer capacitor
JP2010103184A (en) Method for manufacturing multilayer capacitor
TWI447977B (en) A piezoelectric multilayered component part
JP2006210813A (en) Process for manufacturing multilayer electronic component
JP2002299149A (en) Laminated ceramic capacitor
KR100846079B1 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
JPH11354326A (en) Laminated inductor and its manufacture
JP2010103175A (en) Method for manufacturing multilayer capacitor
JP4581744B2 (en) Ceramic element
JP2009141143A (en) Manufacturing method of multilayer electronic component
JP2007013253A (en) Process for manufacturing multilayer ceramic electronic component
JP2008244153A (en) Method of manufacturing laminated electronic component
JP6383095B2 (en) Method for manufacturing a ceramic multilayer device and ceramic multilayer device
JP2008071880A (en) Manufacturing method of stacked electronic component
JP2004186290A (en) Method of manufacturing laminated ceramic electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees