JP2008071880A - Manufacturing method of stacked electronic component - Google Patents
Manufacturing method of stacked electronic component Download PDFInfo
- Publication number
- JP2008071880A JP2008071880A JP2006248320A JP2006248320A JP2008071880A JP 2008071880 A JP2008071880 A JP 2008071880A JP 2006248320 A JP2006248320 A JP 2006248320A JP 2006248320 A JP2006248320 A JP 2006248320A JP 2008071880 A JP2008071880 A JP 2008071880A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- green sheet
- arrangement
- green
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層型電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer electronic component.
従来、この種の技術の分野における積層型電子部品の製造方法では、一定のピッチで電極パターンを印刷したグリーンシートをシート状に切り出して複数層積層したグリーンシート積層体を形成する。そして、グリーンシート積層体に所定温度の焼成処理を施すことにより、内部電極を有する誘電体層を作製する(例えば特許文献1参照)。
ところで、積層型電子部品の耐電圧特性を向上させる方法としては、誘電体層の厚さを厚くする方法が効果的であることが一般に知られている。前述した積層型電子部品の製造方法においても、準備するグリーンシートの厚さを厚くすることで、作製された積層型電子部品の耐電圧特性をある程度向上させることが可能である。これに対し、本願の発明者らは、単に誘電体層の厚さを厚くしただけの積層型電子部品に比べて、耐電圧特性の更なる向上が図られた積層型電子部品を作製する技術を新たに見出した。 By the way, it is generally known that a method of increasing the thickness of the dielectric layer is effective as a method of improving the withstand voltage characteristics of the multilayer electronic component. Also in the manufacturing method of the multilayer electronic component described above, the withstand voltage characteristics of the manufactured multilayer electronic component can be improved to some extent by increasing the thickness of the prepared green sheet. On the other hand, the inventors of the present application provide a technique for producing a multilayer electronic component in which the withstand voltage characteristics are further improved as compared with a multilayer electronic component in which the thickness of the dielectric layer is simply increased. Newly found.
すなわち、本発明は、耐電圧特性の更なる向上を図ることができる積層型電子部品の製造方法を提供することを目的とする。 That is, an object of the present invention is to provide a method for manufacturing a multilayer electronic component that can further improve the withstand voltage characteristics.
本発明に係る積層型電子部品の製造方法では、グリーンシート上に電極パターンが配置された配置領域と電極パターンが配置されない非配置領域とを所定の配列パターンで形成した第1のシートと、グリーンシート上に第1のシートと異なる配列パターンで配置領域と非配置領域とを形成した第2のシートとを形成するシート形成工程と、第1のシートと第2のシートとを複数層積層してシート積層体を形成する積層体形成工程と、シート積層体を焼成する焼成工程とを備え、積層体形成工程において、第1のシートの配置領域と、第2のシートの非配置領域とが積層方向に重ね合わさり、かつ第1のシートの非配置領域と、第2のシートの配置領域とが積層方向に重ね合わさるように、第1のシートと第2のシートとを積層することを特徴としている。 In the method for manufacturing a multilayer electronic component according to the present invention, a first sheet in which an arrangement area where an electrode pattern is arranged on a green sheet and a non-arrangement area where no electrode pattern is arranged are formed in a predetermined arrangement pattern, A sheet forming step of forming a second sheet in which an arrangement region and a non-arrangement region are formed in an arrangement pattern different from that of the first sheet on the sheet; and a plurality of layers of the first sheet and the second sheet are laminated. A laminated body forming step for forming the sheet laminated body and a firing step for firing the sheet laminated body. In the laminated body forming step, an arrangement area of the first sheet and a non-arrangement area of the second sheet are provided. The first sheet and the second sheet are stacked such that the first sheet non-arrangement area and the second sheet arrangement area overlap each other in the lamination direction. It is.
この積層型電子部品の製造方法では、積層体形成工程において、第1のシートの配置領域と、第2のシートの非配置領域とが積層方向に重ね合わさり、かつ第1のシートの非配置領域と、第2のシートの配置領域とが積層方向に重ね合わさるように、第1のシートと第2のシートとを積層する。したがって、作製したシート積層体を断面方向から見た場合、第1のシートの電極パターンの間には、少なくとも2層のグリーンシートが介在し、第2のシードの電極パターンの間にも、少なくとも2層のグリーンシートが介在する。このため、実質的に電極パターン間のグリーンシートの厚さを増大化でき、耐電圧特性の十分な確保が可能となる。また、電極パターン間に複数層のグリーンシートを介在させることで、グリーンシートに割れ・欠け等の欠陥が生じたとしても、その欠陥がシート界面を超えて増長することはなく、上下のグリーンシートにおいて同じ位置に欠陥が生じる確率も極めて低く抑えられる。したがって、この積層型電子部品の製造方法では、作製した積層型電子部品の耐電圧特性の更なる向上を図ることができる。 In this method for manufacturing a laminated electronic component, in the laminated body forming step, the first sheet placement area and the second sheet non-placement area overlap each other in the stacking direction, and the first sheet non-placement area. Then, the first sheet and the second sheet are stacked so that the arrangement area of the second sheet overlaps with the stacking direction. Accordingly, when the produced sheet laminate is viewed from the cross-sectional direction, at least two green sheets are interposed between the electrode patterns of the first sheet, and at least between the electrode patterns of the second seed. Two layers of green sheets intervene. For this reason, the thickness of the green sheet between electrode patterns can be increased substantially, and sufficient withstand voltage characteristics can be ensured. Also, by interposing multiple layers of green sheets between the electrode patterns, even if defects such as cracks or chips occur in the green sheets, the defects do not increase beyond the sheet interface, and the upper and lower green sheets The probability that a defect will occur at the same position in is also kept very low. Therefore, in this method for manufacturing a multilayer electronic component, it is possible to further improve the withstand voltage characteristics of the manufactured multilayer electronic component.
また、所望の耐電圧特性に基づいて、シート積層体の積層方向における電極パターン間の層間厚さと、電極パターン間に介在させるグリーンシートのシート数とを決定するシート条件決定工程を更に備えたことが好ましい。シート条件決定工程において、所望の耐電圧特性に基づく最適な層間厚さ及びシート数を選択することにより、かかる所望の耐電圧特性を有する積層型電子部品を効率良く作製できる。 In addition, a sheet condition determining step for determining the interlayer thickness between the electrode patterns in the stacking direction of the sheet laminate and the number of green sheets interposed between the electrode patterns based on desired withstand voltage characteristics is further provided. Is preferred. By selecting the optimum interlayer thickness and the number of sheets based on the desired withstand voltage characteristics in the sheet condition determining step, it is possible to efficiently produce a multilayer electronic component having such desired withstand voltage characteristics.
また、シート形成工程において、可撓性を有するフィルム上に第1のシート及び第2のシートの各グリーンシートをそれぞれ形成すると共に、前記配置領域及び前記非配置領域を囲うように、各グリーンシート上にダミー電極パターンを形成することが好ましい。この場合、ダミー電極パターンによって、配置領域及び非配置領域の周りの部分の第1のシート及び第2のシートの厚み及び強度を増加させることができる。これにより、積層体形成工程において、第1のシートと第2のシートとを積層する際に、第1のシート及び第2のシートから可撓性を有するフィルムを容易に剥離することが可能となる。また、フィルムを剥離する際のシート周縁部での裂けの発生も抑止できる。 Further, in the sheet forming step, the green sheets of the first sheet and the second sheet are respectively formed on the flexible film, and each green sheet is enclosed so as to surround the placement area and the non-placement area. It is preferable to form a dummy electrode pattern thereon. In this case, the thickness and strength of the first sheet and the second sheet around the placement area and the non-placement area can be increased by the dummy electrode pattern. Thereby, when laminating the first sheet and the second sheet in the laminate forming step, it is possible to easily peel the flexible film from the first sheet and the second sheet. Become. Moreover, the generation | occurrence | production of the tear in the sheet | seat peripheral part at the time of peeling a film can also be suppressed.
本発明に係る積層型電子部品の製造方法によれば、耐電圧特性の更なる向上を図ることができる。 According to the method for manufacturing a multilayer electronic component according to the present invention, the withstand voltage characteristics can be further improved.
以下、図面を参照しながら、本発明に係る積層型電子部品の製造方法の好適な実施形態について詳細に説明する。 Hereinafter, a preferred embodiment of a method for manufacturing a multilayer electronic component according to the present invention will be described in detail with reference to the drawings.
図1は、本発明の一実施形態に係る積層型電子部品の製造方法を用いて製造されるセラミックコンデンサの構成を示す断面図である。図1に示すように、セラミックコンデンサ1は、略直方体形状をなす素子部2と、この素子部2の長手方向における両端部に形成された一対の端子電極3,3とを備えている。
FIG. 1 is a cross-sectional view showing a configuration of a ceramic capacitor manufactured by using a multilayer electronic component manufacturing method according to an embodiment of the present invention. As shown in FIG. 1, the ceramic capacitor 1 includes an
素子部2は、誘電体層4と、内部電極層5とを有し、誘電体層4と内部電極層5とが交互に積層されて構成されている。また、素子部2の積層方向の両端には、内部電極層5が形成されていない誘電体層4が保護層としてそれぞれ積層されている。なお、図1では簡略化されているが、誘電体層4と内部電極層5とは、実際には約300層程度積層されている。
The
上下に隣り合う内部電極層5,5同士は、一定の面積で対向していると共に、誘電体層4によって互いに電気的に絶縁されている。内部電極層5,5の一端は、所定のギャップLをもって、互いに異なる一方の端子電極3,3と離間している。また、内部電極層5,5の他端は、誘電体層4の端まで延在し、互いに異なる他方の端子電極3,3に電気的に接続されている。したがって、端子電極3,3に所定の電圧を印加すると、上下で対向する内部電極層5,5間に、対向面積に比例する電荷が蓄えられる。
The
続いて、上述したセラミックコンデンサ1の製造方法について説明する。このセラミックコンデンサの製造方法は、主としてシート条件決定工程、シート形成工程、積層体形成工程、及び焼成工程の4工程を備えている。 Then, the manufacturing method of the ceramic capacitor 1 mentioned above is demonstrated. This method for manufacturing a ceramic capacitor mainly includes four steps of a sheet condition determining step, a sheet forming step, a laminate forming step, and a firing step.
[シート条件決定工程]
シート条件決定工程では、セラミックコンデンサ1における所望の耐電圧特性に基づいて、内部電極層5,5間に介在させる誘電体層4の条件を決定する。より具体的には、後述するシート積層体25における積層方向の電極パターン20,20の層間厚さと、電極パターン20,20間に介在させるグリーンシート14のシート数を決定する(図5(a)参照)。かかるシート条件の決定には、以下の式(1)を用いる。
T=t1+t2+…+tn …(1)
[Sheet condition determination process]
In the sheet condition determining step, the condition of the
T = t 1 + t 2 +... + T n (1)
式(1)において、Tは、セラミックコンデンサ1における所望の耐電圧特性を得るために必要とされる電極パターン20,20間の層間隔である。また、nは、グリーンシート14の厚さを確保するために電極パターン20,20間に介在させるグリーンシート14のシート数であり、tnは、各グリーンシート14の厚さである。
In the formula (1), T is a layer interval between the
図2に、セラミックコンデンサ1の耐電圧特性に対する層間厚さT、及びシート数nの設定例を示す。図2に示す例では、耐電圧が6.3Vである場合には、T=2.8μm、n=2枚となっており、耐電圧が25Vである場合には、T=4.2μm、n=3枚となっている。また、耐電圧が50Vである場合には、T=5.6μm、n=4枚となっており、耐電圧が100Vである場合には、T=7.0μm、n=5枚となっている。本実施形態では、耐電圧が6.3Vである場合について、以下の説明を進める。 Figure 2 illustrates the interlayer thickness T for the withstand voltage characteristics of the ceramic capacitor 1, and an example of setting the number of sheets n. In the example shown in FIG. 2, when the withstand voltage is 6.3V, T = 2.8 μm and n = 2 sheets, and when the withstand voltage is 25V, T = 4.2 μm, n = 3. When the withstand voltage is 50V, T = 5.6 μm and n = 4 sheets, and when the withstand voltage is 100V, T = 7.0 μm and n = 5 sheets. Yes. In the present embodiment, the following description will be made on the case where the withstand voltage is 6.3V.
[シート形成工程]
シート形成工程では、まず、図3に示すように、例えばドクターブレード装置10を用いることにより、繰出ローラ及び巻取ローラ(図示しない)によって搬送される長尺状のキャリアフィルム11(可撓性のフィルム)の表面に、セラミック粉体を含むスラリー12を塗布する。これにより、キャリアフィルム11の表面に未乾燥状態のセラミックグリーンシート13を形成する。そして、キャリアフィルム11上のセラミックグリーンシート13を所定の乾燥工程によって乾燥させ、厚さ約1.4μmのグリーンシート14を形成する。
[Sheet formation process]
In the sheet forming step, first, as shown in FIG. 3, for example, by using a
グリーンシート14を形成した後、例えばAgを主成分とする導電ペーストをスクリーン印刷する。これにより、グリーンシート14の表面に、電極パターン20が配置された配置領域と電極パターンが配置されない非配置領域とを形成する。形成する電極パターン20の配列パターンの種類は、シート条件決定工程で定めたシート数nに応じてn種類のパターンを準備する。本実施形態では、シート数nが2であるので、図4(a)及び(b)にそれぞれ示すように、配置領域及び非配置領域の配列パターンが互いに異なる2種類のグリーンシート(第1のシート)14Aとグリーンシート(第2のシート)14Bとを形成する。
After forming the
グリーンシート14Aの表面には、図4(a)に示すように、5行×5列のマトリクス状に矩形の電極パターン20を形成する。電極パターン20の各列は、電極パターン20の幅よりも広い間隔d1をもって、隣り合う電極パターン20の列と離間した状態となっている。これにより、電極パターン20の各列に沿う領域は配置領域30Aとなり、隣り合う電極パターン20の列間は、電極パターン20が配置されていない非配置領域40Aとなっている。
On the surface of the
一方、グリーンシート14Bの表面には、図4(b)に示すように、5行×4列のマトリクス状に矩形の電極パターン20を形成する。また、隣り合う電極パターン20の列間と、電極パターン20の両端列よりも外側の領域とには、電極パターン20の幅よりも広い間隔d1をもって、電極パターン20が形成されていない領域が設けられている。そして、グリーンシート14Bにおける電極パターン20の配置領域30B及び非配置領域40Bの配列パターンは、グリーンシート14Aにおける電極パターン20の配置領域30A及び非配置領域40Aの配列パターンに対して反転した状態となっている。
On the other hand, a
したがって、グリーンシート14Aにおける電極パターン20の配置領域30A及び非配置領域40Aと、グリーンシート14Bにおける電極パターン20の配置領域30B及び非配置領域40Bとの配置関係を対比すると、グリーンシート14Aの配置領域30Aとグリーンシート14Bの非配置領域40Bとが対応し、グリーンシート14Bの配置領域30Bとグリーンシート14Aの非配置領域40Aとが対応するようになっている。
Therefore, when the arrangement relationship between the
また、グリーンシート14A及びグリーンシート14Bの表面には、電極パターン20と同様の導電ペーストをスクリーン印刷することにより、ダミー電極パターン21をそれぞれ形成する。ダミー電極パターン21の配列パターンは、例えば4つのダミー電極パターン21で一辺が構成される矩形状かつ環状のパターンとする。そして、電極パターン20の配置領域30A,40A及び非配置領域30B,40Bをそれぞれ囲うようにダミー電極パターン21を配置する。なお、ダミー電極パターン21の外側には、位置合わせ用のマーキング(図示しない)を形成する。
Also,
電極パターン20、ダミー電極パターン21、及びマーキングを形成した後、ブレードカッター等を用いて、上述した配置領域30A,40A、非配置領域30B,40B、及びダミー電極パターン21の外縁の切断線23に沿ってグリーンシート14を矩形に切断する。これにより、グリーンシート14からグリーンシート14Aとグリーンシート14Bとを切り出す。
After forming the
[積層体形成工程]
積層体形成工程では、図5(a)に示すように、切り出したグリーンシート14Aとグリーンシート14Bとからキャリアフィルム11をそれぞれ剥離し、マーキングによる位置合わせをしながらグリーンシート14Aにグリーンシート14Bを積層する。これにより、積層したグリーンシート14A,14Bを、図4におけるY方向に直交する断面でみた場合に、グリーンシート14Aにおける電極パターン20の配置領域30Aと、グリーンシート14Bにおける電極パターン20の非配置領域40Bとが積層方向に重ね合わさり、グリーンシート14Bにおける電極パターン20の配置領域30Bと、グリーンシート14Aにおける電極パターン20の非配置領域40Aとが積層方向に重ね合わさる。
[Laminated body forming step]
In the laminated body forming step, as shown in FIG. 5A, the
一組目のグリーンシート14A,14Bの積層が完了した後、二組目のグリーンシート14A,14Bを積層する。このとき、二組目のグリーンシート14A,14Bのマーキングの位置と、一組目のグリーンシート14A,14Bのマーキングの位置とが、図4におけるY方向にギャップL(図1参照)の分だけオフセットするようにして、一組目のグリーンシート14A,14Bに二組目のグリーンシート14A,14Bを積層する。
After the lamination of the first set of
以下、同様の手順を繰り返してグリーンシート14Aとグリーンシート14Bとを交互に積層し、最後にグリーンシート14における積層方向の両端面に、電極パターン20を形成していないグリーンシート14を保護層として各2層ずつ積層すると、図5(b)に示すように、シート積層体25が形成される。
Thereafter, the
[焼成工程]
焼成工程では、積層体形成工程で得られたシート積層体25をプレス等によって圧着した後、所定のサイズにチップ化し、所定の温度で脱脂・焼成する。これにより、素子部2が形成される。その後、素子部2の両端に導体ペーストを塗布・焼付けして端子電極3,3を形成すると、図1に示したセラミックコンデンサ1が完成する。
[Baking process]
In the firing step, the
以上説明したように、この積層型電子部品の製造方法では、積層体形成工程において、グリーンシート14Aにおける電極パターン20の配置領域30Aと、グリーンシート14Bにおける電極パターン20の非配置領域40Bとが積層方向に重ね合わさり、かつグリーンシート14Aにおける電極パターン20の非配置領域30Bと、グリーンシート14Bにおける電極パターン20の配置領域40Aとが積層方向に重ね合わさるように、グリーンシート14Aとグリーンシート14Bとを積層する。
As described above, in this multilayer electronic component manufacturing method, in the laminated body forming step, the
したがって、作製したシート積層体25を断面方向から見た場合、電極パターン20,20の間には2層のグリーンシート14が介在しており、実質的に電極パターン20,20間のグリーンシート14の厚さが増大化する。また、電極パターン20,20間に複数層のグリーンシート14を介在させることで、グリーンシート14に割れ・欠け等の欠陥が生じたとしても、その欠陥がシート界面を超えて増長することはなく、上下のグリーンシート14,14において同じ位置に欠陥が生じる確率も極めて低く抑えられる。したがって、この積層型電子部品の製造方法では、作製したセラミックコンデンサ1の耐電圧特性の更なる向上を図ることができる。
Therefore, when the produced
また、この積層型電子部品の製造方法では、所望の耐電圧特性に基づいて、グリーンシート14のシート厚と、積層方向から見て同位置に位置する電極パターン20,20の間に介在するグリーンシート14のシート数とを決定する。このように、所望の耐電圧特性に基づく最適なシート厚及びシート数を選択することにより、かかる所望の耐電圧特性を有するセラミックコンデンサ1を効率良く作製できる。
Further, in this multilayer electronic component manufacturing method, the green thickness interposed between the sheet thickness of the
さらに、この積層型電子部品の製造方法では、シート形成工程において、配置領域30A,40A及び非配置領域30B,40Bをそれぞれ囲うように、各グリーンシート14上にダミー電極パターン21を形成している。そのため、ダミー電極パターン21によって、配置領域30A,40A及び非配置領域30B,40Bの周りの部分のグリーンシート14Aとグリーンシート14Bの厚み及び強度を増加させることができる。これにより、積層体形成工程において、グリーンシート14Aとグリーンシート14Bとを積層する際に、グリーンシート14Aとグリーンシート14Bからキャリアフィルム11を容易に剥離することが可能となる。また、キャリアフィルム11の剥離が容易になると、キャリアフィルム11を剥離する際のシート周縁部での裂けの発生も抑止され、仮に裂けが発生したとしても、配置領域30A,40A及び非配置領域30B,40Bへの裂けの到達も防止される。なお、このようなダミー電極パターン21は、図4に示したような矩形状かつ環状のパターンに限られず、例えば配置領域30A,40A及び非配置領域30B,40Bの列方向と平行な方向にのみ形成するようにしてもよい。
Furthermore, in this multilayer electronic component manufacturing method, the
本発明は、上記実施形態に限られるものではない。例えばシート形成工程においてグリーンシート14に形成する電極パターン20の配列パターンは、種々の変形を適用し得る。例えば、図6(a)に示すように、電極パターン20を略市松模様状に形成し、電極パターン20の配置領域30Cと非配置領域40Cとが、行方向及び列方向に互い違いに位置するようなグリーンシート14Cと、図6(b)に示すように、グリーンシート14Cに対して配列パターンを反転させた配置領域30D及び非配置領域40Dを有するグリーンシート14Dとを形成してもよい。
The present invention is not limited to the above embodiment. For example, various modifications can be applied to the arrangement pattern of the
また、上述した実施形態では、一組目のグリーンシート14A,14Bに二組目のグリーンシート14A,14Bを積層する際に、二組目のグリーンシート14A,14Bの積層位置を図4におけるY方向にギャップLの分だけオフセットさせているが、シート形成工程において、グリーンシート14A,14Bの電極パターン20に対してギャップL分だけY方向に電極パターン20の形成位置を予めオフセットさせたグリーンシート(図示しない)をそれぞれ形成し、積層体形成工程において、積層位置をオフセットさせずに各グリーンシートを積層するようにしてもよい。
In the above-described embodiment, when the second set of
1…セラミックコンデンサ(積層型電子部品)、11…キャリアフィルム(可撓性を有するフィルム)、14…グリーンシート、14A,14C…グリーンシート(第1のシート)、14B,14D…グリーンシート(第2のシート)、20…電極パターン、21…ダミー電極パターン、25…シート積層体、30A〜30D…配置領域、40A〜40D…非配置領域。 DESCRIPTION OF SYMBOLS 1 ... Ceramic capacitor (laminated type electronic component), 11 ... Carrier film (flexible film), 14 ... Green sheet, 14A, 14C ... Green sheet (first sheet), 14B, 14D ... Green sheet (first 2), 20 ... electrode pattern, 21 ... dummy electrode pattern, 25 ... sheet laminate, 30A-30D ... arrangement region, 40A-40D ... non-arrangement region.
Claims (3)
前記第1のシートと前記第2のシートとを複数層積層してシート積層体を形成する積層体形成工程と、
前記シート積層体を焼成する焼成工程とを備え、
前記積層体形成工程において、前記第1のシートの前記配置領域と、前記第2のシートの前記非配置領域とが積層方向に重ね合わさり、かつ前記第1のシートの前記非配置領域と、前記第2のシートの前記配置領域とが積層方向に重ね合わさるように、前記第1のシートと前記第2のシートとを積層することを特徴とする積層型電子部品の製造方法。 A first sheet in which an arrangement area in which an electrode pattern is arranged on a green sheet and a non-arrangement area in which the electrode pattern is not arranged is formed in a predetermined arrangement pattern, and an arrangement pattern different from the first sheet on a green sheet A sheet forming step of forming a second sheet in which the placement area and the non-placement area are formed;
A laminate forming step of forming a sheet laminate by laminating a plurality of layers of the first sheet and the second sheet;
A firing step of firing the sheet laminate,
In the laminated body forming step, the arrangement region of the first sheet and the non-arrangement region of the second sheet overlap in the lamination direction, and the non-arrangement region of the first sheet, A method of manufacturing a multilayer electronic component, comprising: stacking the first sheet and the second sheet so that the arrangement region of the second sheet overlaps in the stacking direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248320A JP2008071880A (en) | 2006-09-13 | 2006-09-13 | Manufacturing method of stacked electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248320A JP2008071880A (en) | 2006-09-13 | 2006-09-13 | Manufacturing method of stacked electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008071880A true JP2008071880A (en) | 2008-03-27 |
Family
ID=39293230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006248320A Pending JP2008071880A (en) | 2006-09-13 | 2006-09-13 | Manufacturing method of stacked electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008071880A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09180939A (en) * | 1995-12-22 | 1997-07-11 | Murata Mfg Co Ltd | Multilayer coil part |
JPH11204369A (en) * | 1998-01-20 | 1999-07-30 | Matsushita Electric Ind Co Ltd | Multiply-connected stacked ceramic capacitor |
JP2003289012A (en) * | 2002-03-28 | 2003-10-10 | Koa Corp | Laminate ceramic component and manufacturing method therefor |
JP2004014668A (en) * | 2002-06-05 | 2004-01-15 | Matsushita Electric Ind Co Ltd | Manufacturing method of laminated ceramic electronic part |
-
2006
- 2006-09-13 JP JP2006248320A patent/JP2008071880A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09180939A (en) * | 1995-12-22 | 1997-07-11 | Murata Mfg Co Ltd | Multilayer coil part |
JPH11204369A (en) * | 1998-01-20 | 1999-07-30 | Matsushita Electric Ind Co Ltd | Multiply-connected stacked ceramic capacitor |
JP2003289012A (en) * | 2002-03-28 | 2003-10-10 | Koa Corp | Laminate ceramic component and manufacturing method therefor |
JP2004014668A (en) * | 2002-06-05 | 2004-01-15 | Matsushita Electric Ind Co Ltd | Manufacturing method of laminated ceramic electronic part |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070092657A (en) | Laminated ceramic electronic component | |
JP4502130B2 (en) | Manufacturing method of laminated electronic component | |
JP2011151281A (en) | Method of manufacturing electronic component | |
JP4023622B2 (en) | Manufacturing method of laminated electronic component | |
JP4623305B2 (en) | Manufacturing method of laminated electronic component | |
JP2010238991A (en) | Method for manufacturing laminated ceramic electronic component | |
JP4539489B2 (en) | Manufacturing method of multilayer capacitor | |
TWI447977B (en) | A piezoelectric multilayered component part | |
JP2006278565A (en) | Stacked electronic component and its manufacturing method | |
JPH09260187A (en) | Manufacture of ceramic electronic part | |
JP2008071880A (en) | Manufacturing method of stacked electronic component | |
JPWO2014125930A1 (en) | Ceramic electronic component and manufacturing method thereof | |
JP4650616B2 (en) | Manufacturing method of laminated electronic component | |
JPH06283375A (en) | Manufacture of layered electronic components | |
JP4419718B2 (en) | Method for producing gravure printing plate and multilayer ceramic electronic component | |
JP4548612B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP4525733B2 (en) | Manufacturing method of multilayer electronic component | |
JP4702342B2 (en) | Manufacturing method of laminated electronic component | |
JP2009224503A (en) | Multilayer capacitor | |
JP4900759B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP4479687B2 (en) | Manufacturing method of laminated electronic component | |
JP2006245042A (en) | Ceramic element | |
JP2005051073A (en) | Method of manufacturing ceramic electronic component | |
JP4450158B2 (en) | Manufacturing method of ceramic electronic component | |
JPH11340088A (en) | Manufacture of capacitor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20091130 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091208 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |