JP4483240B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP4483240B2
JP4483240B2 JP2003310857A JP2003310857A JP4483240B2 JP 4483240 B2 JP4483240 B2 JP 4483240B2 JP 2003310857 A JP2003310857 A JP 2003310857A JP 2003310857 A JP2003310857 A JP 2003310857A JP 4483240 B2 JP4483240 B2 JP 4483240B2
Authority
JP
Japan
Prior art keywords
laminate
plasticizer
cutting
rate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003310857A
Other languages
English (en)
Other versions
JP2005079484A (ja
Inventor
浩季 粟田
真 松田
潔 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003310857A priority Critical patent/JP4483240B2/ja
Publication of JP2005079484A publication Critical patent/JP2005079484A/ja
Application granted granted Critical
Publication of JP4483240B2 publication Critical patent/JP4483240B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、積層セラミック電子部品の製造方法に関し、特に、たとえば積層セラミックコンデンサなどの電子部品を製造するときに適用される積層セラミック電子部品の製造方法に関する。
図2は、積層セラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。積層セラミックコンデンサ10は、素体12を含む。素体12は、誘電体材料で形成されたセラミック層14と、内部電極16とで構成される。複数の内部電極16は、対向するように形成され、その隣接するものが素体12の対向端面に交互に引き出される。内部電極16が引き出された素体12の端面には、外部電極18が形成される。外部電極18は、たとえば導体ペーストを塗布して焼き付け、その上にめっき処理を施すことによって形成される。したがって、2つの外部電極18のそれぞれには、隣接する内部電極16が接続され、これらの2つの外部電極18間に静電容量が形成される。
積層セラミックコンデンサ10を製造する際、セラミック原料粉末にバインダ、可塑剤、溶剤などを加え、シート状に成形することによってセラミックグリーンシートが形成される。このセラミックグリーンシート上に、内部電極用の導体パターンが印刷され、複数のセラミックグリーンシートが積層圧着されて積層体が形成される。この積層体が切断され、素体用チップが形成される。この素体用チップが焼成されることにより、セラミック層14と内部電極16とが形成された素体12を得ることができる。そして、内部電極16が引き出された素体12の端面に外部電極18を形成することにより、積層セラミックコンデンサ10が得られる。
このような積層セラミックコンデンサの製造方法において、積層体を切断する際に、切断用のブレードが積層体に当てられる。このとき、積層体が柔らかいために、押し切り用のブレードを用いると積層体が変形し、高精度の切断が困難であり、回転ブレードを用いると高速切断が困難となる。そのため、不良品の発生の原因となったり、生産性の低下の原因となっている。そこで、積層体を切断する前に熱処理を行い、積層体中に含まれる可塑剤を解離させて積層体を硬化させることにより、切断時に積層体の変形が発生せず、かつ高速切断を可能とする技術が示されている(例えば、特許文献1参照)。
特開平5−4216号公報
しかしながら、積層体を熱処理するときに、積層体に歪みやひび割れなどが発生する場合がある。その原因として、熱処理を行うことにより、積層体の各部によって可塑剤の解離に差が生じ、積層体全体が均一に収縮しないためであることがわかった。また、積層体を切断して得られた素体用チップの端面において、導体パターンが露出すべきでないところに導体パターンが露出するような切断不良が発生する場合がある。その原因として、積層体全体が均一に収縮しないために、図3に概念図で示すように、積層体の歪みに伴って、導体パターンにも位置ずれが生じ、導体パターンが切断位置に変位するためであることがわかった。
それゆえに、この発明の主たる目的は、容易に積層体を切断することができ、かつ積層体に歪みやひび割れなどが発生せず、積層体を切断するときの切断不良を防止することができる積層セラミック電子部品の製造方法を提供することである。
この発明は、可塑剤を含むセラミックグリーンシートを積層して積層体を得る工程と、積層体を熱処理する工程と、熱処理後の積層体を切断して素体用チップを形成する工程と、素体用チップを焼成して素体を形成する工程とを含み、積層体を熱処理する工程において、最高温度が60℃を超え130℃以下の範囲となるようにし、かつ昇温速度を30℃/分以下とすることを特徴とする、積層セラミック電子部品の製造方法である。
また、この発明は、可塑剤を含むセラミックグリーンシートを積層して積層体を得る工程と、積層体を熱処理する工程と、熱処理後の積層体を切断して素体用チップを形成する工程と、素体用チップを焼成して素体を形成する工程とを含み、積層体を熱処理する工程において、最高温度が60℃を超え180℃以下の範囲となるようにし、かつ昇温速度を10℃/分以下とすることを特徴とする、積層セラミック電子部品の製造方法である。
積層体の熱処理時に、昇温速度および最高温度を調整することにより、積層体の全体において可塑剤の除去を均一に行うことができる。それにより、積層体の各部における収縮率の差を0.05%以下とすることができ、積層体全体が均一に収縮するため、積層体の歪みやひび割れ、および積層体を切断するときの切断不良を防止することができる。さらに、可塑剤を除去することにより、積層体が硬化し、ブレードによる切断が容易となり、積層体の変形も防止することができる。
積層体の熱処理時の最高温度が可塑剤の軟化点温度未満であると、可塑剤が積層体から除去されにくくなり、積層体の硬化が不十分となる。また、熱処理時の最高温度が可塑剤の沸点を超えると、可塑剤が急激に発散するため、積層体の各部で均一に可塑剤が除去されず、積層体全体が均一に収縮せず、歪みやひび割れが発生する。したがって、熱処理の最高温度は、可塑剤の軟化点温度以上で、かつ沸点以下であることが好ましい。
このような条件を満たすために、積層体の熱処理時の最高温度は、60℃を超え130℃以下の範囲であることが好ましい。また、昇温速度は、30℃/分以下であることが好ましく、それを超えると、積層体の全体で均一に可塑剤が除去されず、歪みやひび割れが発生する。
さらに、昇温速度を10℃/分以下にすれば、最高温度が60℃を超え180℃以下の範囲としても、積層体全体において均一に可塑剤を除去することができる。
この発明によれば、セラミックグリーンシートを積層した積層体を熱処理する際に、昇温速度および最高温度を制御することにより、積層体の全体で均一に可塑剤を除去することができ、積層体に歪みが発生しにくく、また積層体を切断するときの切断不良が発生しにくい。したがって、このような積層体を切断し、焼成して得られる素体も構造欠陥の少ないものであり、積層セラミック電子部品の信頼性を高めることができる。
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。
積層セラミック電子部品の一例として、図2に示すような積層セラミックコンデンサ10を製造する方法について説明する。まず、誘電体セラミック原料粉体、バインダ、可塑剤、溶剤などが混合され、セラミックスラリーが形成される。誘電体セラミック原料粉体としては、たとえばチタン酸バリウムを主成分としたものが用いられるが、ジルコン酸カルシウム、チタン酸カルシウム、チタン酸鉛などを主成分とした原料粉体を用いることができる。
このセラミックスラリーを用いて、ドクターブレード法やリバースロール法などにより、セラミックグリーンシートが形成される。このセラミックグリーンシート上に、導電性ペーストを用いて、スクリーン印刷法などによって、内部電極用の導体パターンが形成される。導電性ペーストとしては、たとえば有機バインダを含むNi導電性ペーストなどが用いられる。
そして、導体パターンが形成されたセラミックグリーンシートが積層され、その両側に保護層として導体パターンが形成されていないセラミックグリーンシートが積層されて、圧着されることにより、積層体が得られる。得られた積層体は熱処理され、積層体に含まれる可塑剤が除去される。それにより、積層体が硬化し、切断用ブレードによる変形を防止しながら、積層体を容易に切断することができる。
なお、積層体を熱処理する際に、昇温速度が速すぎると、積層体の全体で均一に可塑剤が除去されず、各部の収縮率に差が生じて、積層体に歪みやひび割れが発生する。そのため、昇温速度は遅いほうが好ましく、30℃/分以下で昇温することが好ましい。さらに、熱処理時の最高温度は、可塑剤の軟化点温度以上にしないと、可塑剤が除去されないため、積層体が硬化せず、積層体の切断が難しくなる。また、熱処理時の最高温度が可塑剤の沸点を超えると、急激に可塑剤が発散するため、均一な可塑剤の除去が困難となり、各部の収縮率に差が生じて、積層体に歪みやひび割れが発生する。そのため、熱処理時の最高温度は、可塑剤の軟化点温度以上で、かつ可塑剤の沸点以下とすることが好ましく、特に60℃を超え130℃以下の範囲とすることが好ましい。なお、昇温速度を10℃/分以下とすれば、最高温度が60℃を超え180℃以下の範囲であっても、歪みやひび割れが発生することなく、積層体を硬化させることができる。昇温速度および最高温度をこのような範囲内に制御することにより、適度に積層体が硬化し、積層体の各部における収縮率の差を0.05%以下にすることができ、積層体に歪みやひび割れが発生しにくい。
熱処理された積層体は切断され、個々の素体12を得るための素体用チップが形成される。このとき、積層体は適度に硬化しているため、積層体が変形しない状態で積層体を切断することができる。また、上述のような条件で熱処理を行うことにより、積層体の全体で均一に収縮するため、積層体内の導体パターンが変位したとしても、全体としての導体パターンの位置関係が大きく変化しない。そのため、積層体を切断することにより、導体パターンが露出すべきでない部分に露出するというような切断不良が発生しにくい。そして、素体用チップを焼成することにより、セラミック層14と内部電極16とを有する素体12が形成される。得られた素体12の対向端面に、外部電極18を形成することにより、積層セラミックコンデンサ10が形成される。
このような製造方法を採用することにより、容易に積層体を切断することができ、しかも切断時に積層体に歪みやひび割れなどが発生することを抑えることができる。そのため、積層体を切断して得られた素体用チップは、歪みなどのないものである。さらに、積層体の切断時に、切断不良が発生しにくい。したがって、この素体用チップを焼成することにより、所望の構造を有する素体12を得ることができ、積層セラミックコンデンサ10の不良率を小さくすることができる。なお、積層体を所定の条件で熱処理するという製造方法は、積層セラミックコンデンサだけでなく、積層セラミックインダクタや積層セラミックLC部品などの他の積層セラミック電子部品の製造にも適用することができる。
チタン酸バリウムを主原料とするセラミック粉体に、有機バインダとしてのポリビニルブチラールと、可塑剤としてのジオクチルフタレートと、溶剤としてのトルエンとエタノールの混合溶剤を混合、分散させて、セラミックスラリーを得た。このセラミックスラリーを用いて、成形機で厚さ3.0μmのセラミックグリーンシートの作製を行った。得られたセラミックグリーンシート上に、有機バインダを含むNi導電性ペーストを用いて、スクリーン印刷法により内部電極用の導体パターンを印刷した。Ni導電性ペーストの塗布厚みは、全て0.6μmとなるように調整した。
保護層として導体パターンの形成されていないセラミックグリーンシートを28層積層し、次に導体パターンの形成されたセラミックグリーンシートを470層積層し、最後に保護層として導体パターンの形成されていないセラミックグリーンシートを28層積層して圧着し、積層体を作製した。
得られた積層体を3つのグループに分け、昇温速度30℃/分で、それぞれのグループを最高温度60℃(ジオクチルフタレートの軟化点温度)、130℃、180℃に昇温した。そして、それぞれのグループの積層体について、最高温度で10分間熱処理を行った。熱処理を行った積層体を回転ブレードで切断し、脱バインダ処理後、焼成処理を行って素体を得た。
このようにして積層セラミックコンデンサ用の素体を作製したときの評価として、図1に示すように、積層体の1/4部分の9つの点における熱処理後の収縮率を測定した。図1において、積層体の横方向および縦方向の長さをLとしたとき、点(1)、点(2)、点(3)は、積層体の縦方向の一端からL/20の位置に配置され、点(4)、点(5)、点(6)は、積層体の縦方向の一端からL/4の位置に配置され、点(7)、点(8)、点(9)は、積層体の縦方向の一端からL/2の位置に配置される。また、点(1)、点(4)、点(7)は、積層体の横方向の一端からL/20の位置に配置され、点(2)、点(5)、点(8)は、積層体の横方向の一端からL/4の位置に配置され、点(3)、点(6)、点(9)は、積層体の横方向の一端からL/2の位置に配置される。
これらの点(1)〜(9)において、3mm四方の範囲の熱処理前後の収縮率を測定して積層体各部の収縮率とし、その差を表1に示した。表1において、たとえば、幅方向の(1)〜(3)は、積層体の点(1)における熱処理前後の収縮率と点(3)における熱処理前後の収縮率の差の絶対値である。なお、点(1)における熱処理前後の収縮は、点(3)における熱処理前後の収縮よりも収縮しないため、点(3)の収縮率のほうが高い。また、点(1)〜(9)では、中央部の点(9)が比較的収縮率が低く、点(3)や点(7)が比較的収縮率が高い傾向にある。
また、焼成して得られた素体について、構造欠陥が発生しているかどうかを素体を研磨してし電子顕微鏡で確認し、熱処理最高温度による焼成後構造欠陥の発生率を評価して、その結果を表2に示した。なお、ここでの評価個数は、10000個とした。
Figure 0004483240
Figure 0004483240
表1より、最高温度を180℃とした積層体では、各部の収縮率の差が0.05%を超え、反りおよびひび割れが発生していることがわかる。これは、温度が高いために、積層体に含まれる可塑剤が急激に発散し、各部の収縮率の差が大きくなったためであると考えられる。また、表2からわかるように、最高温度を60℃とした積層体では、焼成して得られた素体の構造欠陥率が高く、それ以外の素体では構造欠陥は認められなかった。これは、最高温度が可塑剤の軟化点温度以下であるため、可塑剤が十分に除去されず、積層体が柔らかい状態であるため、切断時にブレードによって積層体が変形したためであると考えられる。
それに対して、最高温度を130℃とした積層体では、各部の収縮率の差が0.05%以下であり、反りやひび割れの発生は認められなかった。また、得られた素体にも、構造欠陥は認められなかった。このように、昇温速度30℃/分で熱処理を行う場合、最高温度が60℃を超え130℃以下の範囲内において、積層体の反りやひび割れを防止することができ、かつ焼成後の素体の構造欠陥をなくすことができる。
実施例1と同様にして、積層体を作製した。この積層体を、最高温度130℃で熱処理した。このときの昇温速度は、10℃/分、30℃/分、50℃/分の3条件である。このようにして得られた積層体を、実施例1と同様に切断して焼成し、素体を作製した。そして、実施例1と同様にして、積層体の各部における収縮率の差を表3に示した。また、積層体を切断したときに、切断不良が発生しているかどうかを確認した。そして、観測された切断不良発生率を表4に示した。
Figure 0004483240
Figure 0004483240
表3より、昇温速度50℃/分で昇温した積層体では、各部の収縮率の差が0.05%を超え、反りおよびひび割れが発生していることがわかる。これは、昇温速度が速すぎるために、積層体の各部から均一に可塑剤が除去されず、各部における収縮率の差が大きくなって、反りやひび割れが発生したものと考えられる。また、表4からわかるように、昇温速度50℃/分で昇温した積層体では、切断不良発生率が高く、昇温速度10℃/分および昇温速度30℃/分で昇温した積層体では、切断不良が認められなかった。これは、表3に示すように、積層体の各部における収縮率の差により反りが発生し、内部の導体パターンに位置ずれが発生したためであると考えられる。
それに対して、昇温速度10℃/分および昇温速度30℃/分で昇温した積層体では、反りやひび割れが発生せず、切断不良も認められなかった。これは、昇温速度が遅いため、可塑剤が積層体の全体から均一に除去され、各部の収縮率の差が0.05%以下と小さくなるため、積層体に反りやひび割れが発生しにくく、切断不良も発生しにくいものであると考えられる。
このように、積層体の熱処理において、昇温速度を遅くすることにより、積層体の全体から均一に可塑剤を発散させることができ、積層体の各点(1)〜(9)における収縮率の差を小さくすることができる。そのため、積層体に歪みが発生しにくく、切断不良なども発生しにくくなる。なお、実施例1では、昇温速度30℃/分で最高温度180℃まで昇温するような制御を行った場合、平滑な積層体を得ることができなかったが、昇温速度10℃/分で昇温した場合、最高温度180℃まで昇温しても、平滑な積層体を得ることができた。
実施例において積層体の各部の収縮率の差を評価する点を説明するための平面図である。 この発明およびその背景となる積層セラミック電子部品の一例としての積層セラミックコンデンサの構造を示す図解図である。 積層体を切断するときに切断不良が発生する様子を示す概念図である。
符号の説明
10 積層セラミックコンデンサ
12 素体
14 セラミック層
16 内部電極
18 外部電極

Claims (2)

  1. 可塑剤を含むセラミックグリーンシートを積層して積層体を得る工程、
    前記積層体を熱処理する工程、
    熱処理後の前記積層体を切断して素体用チップを形成する工程、および
    前記素体用チップを焼成して素体を形成する工程を含み、
    前記積層体を熱処理する工程において、最高温度が60℃を超え130℃以下の範囲となるようにし、かつ昇温速度を30℃/分以下とすることを特徴とする、積層セラミック電子部品の製造方法。
  2. 可塑剤を含むセラミックグリーンシートを積層して積層体を得る工程、
    前記積層体を熱処理する工程、
    熱処理後の前記積層体を切断して素体用チップを形成する工程、および
    前記素体用チップを焼成して素体を形成する工程を含み、
    前記積層体を熱処理する工程において、最高温度が60℃を超え180℃以下の範囲となるようにし、かつ昇温速度を10℃/分以下とすることを特徴とする、積層セラミック電子部品の製造方法。
JP2003310857A 2003-09-03 2003-09-03 積層セラミック電子部品の製造方法 Expired - Lifetime JP4483240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003310857A JP4483240B2 (ja) 2003-09-03 2003-09-03 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003310857A JP4483240B2 (ja) 2003-09-03 2003-09-03 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005079484A JP2005079484A (ja) 2005-03-24
JP4483240B2 true JP4483240B2 (ja) 2010-06-16

Family

ID=34412574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003310857A Expired - Lifetime JP4483240B2 (ja) 2003-09-03 2003-09-03 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4483240B2 (ja)

Also Published As

Publication number Publication date
JP2005079484A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
JP5271377B2 (ja) 積層セラミックコンデンサ
KR102166591B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP3466524B2 (ja) 積層型電子部品およびその製法
JP4577951B2 (ja) 積層型電子部品
JP4483240B2 (ja) 積層セラミック電子部品の製造方法
JP4968411B2 (ja) 積層セラミック電子部品の製造方法
JP2001217139A (ja) 積層型電子部品の製法
JP3042464B2 (ja) セラミック電子部品の製造方法
JP2006128282A (ja) 積層型電子部品およびその製法
JP2003045740A (ja) 積層型電子部品
JP4702972B2 (ja) 積層型電子部品およびその製法
JP2004221268A (ja) 積層セラミック電子部品の製造方法
JP4122845B2 (ja) 積層セラミック電子部品の製造方法
JP4144274B2 (ja) 積層セラミック電子部品の製造方法
JP6812722B2 (ja) 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法
KR20180065911A (ko) 적층 세라믹 전자 부품의 제조 방법
JP4275914B2 (ja) 積層型電子部品の製法
US10686120B2 (en) Method for producing ceramic multi-layer components
JP3521774B2 (ja) 積層セラミックコンデンサの製造方法
US20230114992A1 (en) Method for compressing laminate and method for manufacturing ceramic electronic component including laminate
JP3878916B2 (ja) 積層型電子部品の製法
JP3780798B2 (ja) 積層セラミック電子部品の製造方法
JP2002260952A (ja) 積層セラミック電子部品の製造方法
JP2003258332A (ja) セラミック積層体の製造方法
JP4534560B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Ref document number: 4483240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

EXPY Cancellation because of completion of term