JP4472784B1 - 光電センサおよび光電センサシステム - Google Patents

Abstract

【課題】被検出体が極めて薄い場合であっても、外乱の影響を受けることなく被検出体を正確に検出できる光電センサおよび光電センサシステムを得る。
【解決手段】本発明に係る光電センサは、投光部と受光部を有し、投光部と受光部との間の被検出体の有無を受光部の受光信号の強度変化として検出する。前記受光部は、前記投光部から前記被検出体を交差することなく前記受光部に至る投光信号と、前記投光部から前記被検出体を交差して前記受光部に至る投光信号を受光し、前記投光部の投光タイミング信号に同期して作動する。そして、前記被検出体により減衰しない受光信号と、前記被検出体により減衰する受光信号のレベル差を比較し、被検出体の有無情報を検出する。
【選択図】図１

Description

本発明は、投光素子と受光素子の間に被検出体が存在する時の受光信号レベルの差によって、被検出体の有無を検出する光電センサおよび光電センサシステムに関する。

投光素子と受光素子の間に被検出体が存在する時の受光信号レベルの差によって、被検出体の有無を検出する光電センサおよび光電センサシステムにおいて、対をなす投光素子と受光素子は、投光素子から受光素子に至る光路が被検出体の軸線に対し平行となるように配置されるのが通常である。しかしながら、被検出体の厚みが小さい場合、例えば、被検出体が薄い平板の場合、被検出体の軸線に対し平行となる光路は当該被検出体に遮られることなく、従って、被検出体を検出できない、ということがあった。そこで、特開平８‐１４８９８１号公報（特許文献１）には、複数の投光部と受光部が対向して配置された多光軸光電センサにおいて、投光信号を発する投光部と異なる段に配置された受光部で検出する方法が提案されている。

この方法によれば、投光部から受光部に至る光路は水平方向に対し角度を持つことに、すなわち、斜めになるので、薄い平板状の被検出体がその軸線を水平にして配置された場合であっても、光路が被検出体に遮られることとなり、その検出が可能となる。
特開平８−１４８９８１公報

ところが、被検出体が極めて薄い場合には、上記特許文献１で開示された方法によっても検出できない場合があった。また、被検出体が光路を遮った場合であっても、被検出体が半透明の場合は受光部における受光レベルの変化が小さく、受光部周辺における照明や反射光などの外乱の影響を受けて検出結果が不正確になるという問題もあった。

そこで、本発明は、被検出体が極めて薄い場合であっても、外乱の影響を受けることなく被検出体を正確に検出できる光電センサおよび光電センサシステムを得ることを目的とする。

本発明に係る光電センサの第一は、対向して設置された投光部と受光部を有し、前記投光部と前記受光部の間の空間に収容された被検出体の有無を受光部の受光信号の強度変化として検出するもので、前記受光部は、前記投光部の投光タイミング信号に同期して作動する第１受光素子と第２受光素子を有する。また、前記投光部は、投光信号が前記被検出体を交差することなく前記第１受光素子に至り、前記被検出体を交差して前記第２受光素子に至る配置とされた第１投光素子と、投光信号が前記被検出体を交差することなく前記第２受光素子に至り、前記被検出体を交差して前記第１受光素子に至る配置とされた第２投光素子を有する。そして、前記第１投光素子と前記第１受光素子の一対、および前記第１投光素子と前記第２受光素子の一対を第１の組とし、前記第２投光素子と前記第１受光素子の一対、および前記第２投光素子と前記第２受光素子の一対を第２の組とし、前記第１の組において、前記被検出体により減衰しない前記第１受光素子の受光信号と、前記被検出体により減衰する前記第２受光素子の受光信号のレベル差を比較し、被検出体の有無情報を検出する。また、前記第２の組において、前記被検出体により減衰する前記第１受光素子の受光信号と、前記被検出体により減衰しない前記第２受光素子の受光信号のレベル差を比較し、前記被検出体の有無情報を検出し、前記第１の組から得る前記被検出体の有無情報と前記第２の組から得る前記被検出体の有無情報から被検出体の有無情報を２重に照合検出する。

この場合、前記第１の組における前記レベル差の比較を前記第１投光素子の投光タイミングで行い、前記第２の組における前記レベル差の比較を前記第２投光素子の投光タイミングで行ってもよい。なお、この光電センサでは、一つの投光素子からの投光信号を二つの受光素子で受けることになるが、以下の説明において、この型のものを第一の光電センサと呼ぶことがある。

本発明に係る光電センサの第二は、対向して設置された投光部と受光部を有し、前記投光部と前記受光部の間の空間に収容された被検出体の有無を受光部の受光信号の強度変化として検出するもので、前記投光部は、前記被検出体を交差することなく前記受光部に至る投光信号を投光する第１投光素子と、前記被検出体を交差して前記受光部に至る投光信号を投光する第２投光素子を有する。そして、前記第１投光素子からの前記被検出体により減衰されない投光信号を受けて生成された時分割受光信号と、前記第２投光素子からの前記被検出体により減衰される投光信号を受けて生成されたもう一つの時分割受光信号のレベル差を比較し、被検出体の有無情報を検出する。

この場合、二つの異なる投光素子からの投光信号を一つの受光素子で受けることになるが、以下の説明において、この型のものを第二の光電センサと呼ぶことがある。なお、一つの受光素子から、二つの受光信号が生成されることになるが、受光信号は、一方の投光素子からの受光時と他方の投光素子からの受光時とに分割し、すなわち、時分割した場合の、前者受光時のものを時分割受光信号と、後者受光時のものをもう一つの時分割受光信号というものとする。

本発明に係る光電センサの第三は、対向して設置された投光部と受光部を有し、前記投光部と前記受光部の間の空間に収容された被検出体の有無を受光部の受光信号の強度変化として検出するもので、前記投光部は第１投光素子と第２投光素子を有する。また、前記受光部は、前記第１投光素子からの前記被検出体により減衰されない投光信号及び前記第２投光素子からの前記被検出体により減衰される投光信号を受ける第１受光素子と、前記第２投光素子からの前記被検出体により減衰されない投光信号及び前記第１投光素子からの前記被検出体により減衰される投光信号を受ける第２受光素子を有する。そして、前記第１投光素子と前記第１受光素子の一対、および前記第２投光素子と前記第１受光素子の一対を第１の組とし、前記第２投光素子と前記第２受光素子の一対、および前記第１投光素子と前記第２受光素子の一対を第２の組とし、前記第１の組において、前記被検出体により減衰しない前記第１受光素子の時分割受光信号と、前記被検出体により減衰する前記第１受光素子のもう一つの時分割受光信号のレベル差を比較し、前記被検出体の有無情報を検出する。更に、前記第２の組において、前記被検出体により減衰する前記第２受光素子の時分割受光信号と、前記被検出体により減衰しない前記第２受光素子のもう一つの時分割受光信号のレベル差を比較し、前記被検出体の有無情報を検出し、前記第１の組から得る前記被検出体の有無情報と前記第２の組から得る前記被検出体の有無情報から被検出体の有無情報を２重に照合検出する。

この場合、前記レベル差の比較を、前記第１投光素子および前記第２投光素子の時分割投光タイミングで行ってもよい。
なお、この光電センサでも、一つの投光素子からの投光信号を二つの受光素子で受けることになるため、以下の説明において、上記本発明の第二と同様、第二の光電センサと呼ぶことがある。

また、前記投光部が第１および第２の投光素子を有し、前記第１および第２の組を有する場合、前記第１の組において得られる前記被検出体の有無情報と前記第２の組において得られる前記被検出体の有無情報から前記被検出体の有無情報を２重に照合し、前記被検出体の有無を検出しない場合、前記被検出体の異常状態および／またはセンサ故障を検出するものであってもよい。
さらに、前記光電センサを多段構成し、前記被検出体の複数を検出する光電センサとし、前記第２の組における前記第２投光素子と、前記第２の組に関する検出が行われる被検出体に隣り合わせにある他の被検出体についての前記第１の組における前記第１投光素子を共用し、前記第２の組における前記第２受光素子と、前記他の被検出体についての前記第１の組における前記第１受光素子を共用するものとしてもよい。或いは、前記第２の投光素子は、投光信号が交差する被検出体に隣り合わせにある他の被検出体についての前記第１投光素子として共用され、前記第２受光素子は、前記他の被検出体についての前記第１受光素子として共用されるものとしてもよい。

さらにまた、上記のいずれの場合においても、対をなす投光部と受光部をユニット化してもよい。

本発明に係る光電センサシステムは、上記光電センサの何れかを複数備え、一連の前記投光部に接続された第１の管理子局と、前記投光部に対応する一連の前記受光部に接続された第２の管理子局とを備える。そして、前記第１の管理子局は、前記投光タイミング信号を創出し、前記第２の管理子局は前記投光タイミング信号に同期する受光信号のタイミング信号を創出する。

また、本発明に係る光電センサシステムは、一連の前記投光部と一連の前記受光部の複数が共通のデータ信号線に接続され、前記被検出体の有無情報、前記被検出体の異常状態および／またはセンサ故障情報を、上位親局に伝達するものであってもよい。

さらに、本発明に係る光電センサシステムは、前記投光部が第１および第２の投光素子を有し、前記第１および第２の組を有する光電センサを備える場合、前記第１の組において得られる前記被検出体の有無情報と前記第２の組において得られる前記被検出体の有無情報から前記被検出体の有無情報を２重に照合し、前記被検出体の有無を検出しない場合、前記被検出体の異常状態および／またはセンサ故障を検出するものであってもよい。

本発明に係る光電センサでは、受光部を基準センサおよび検出センサとして機能させ、すなわち、被検出体に遮られることのない投光信号を受けるセンサ（基準センサ）、および、被検出体が投光部と受光部の間に存在する時には被検出体に遮られる投光信号を受けるセンサ（検出センサ）ととして機能させ、これら基準センサと検出センサの信号を比較することによって、被検出体の有無を検出する。この際、検出センサとしての受光部は、投光部から被検出体を交差して受光部に至る投光信号を受光するため、その受光信号は、被検出体が存在する場合、減衰する。また、二つの検出結果を比較することにより、すなわち、２つの受光信号の差分をとることにより外乱の影響を排除できる。従って、被検出体が極めて薄い場合であっても、外乱の影響を受けることなく被検出体を正確に検出できる。

また、受光部で受けた、被検出体により減衰しない受光信号と、被検出体により減衰する受光信号のレベル差の比較を、両受光信号の受光完了タイミングで、すなわち、第一の光電センサであれば投光部の投光タイミングで、第二の光電センサであれば第２投光素子の投光タイミングで行う場合、被検出体の有無を各段ごとに検出することになる。そのため、被検出体の検出までの応答時間が短く、高速の応答速度を得ることができる。

さらに、投光部を第１および第２の投光素子を有するものとし、受光部を第１および第２の受光素子を有するものとし、第１投光素子と第１受光素子の一対、および第１投光素子と第２受光素子の一対を第１の組とし、第２投光素子と第１受光素子の一対、および第２投光素子と第２受光素子の一対を第２の組とし、検出構造を二重化することにより、被検出体の検出精度をより高いものとできる。なお、この場合において、第一の光電センサでは、第１の組におけるレベル差の比較を第１投光素子の投光タイミングで行い、第２の組におけるレベル差の比較を第２投光素子の投光タイミングで行うことにより、また、第二の光電センサであれば第２投光素子の投光タイミングで行うことにより、被検出体の有無を各段ごとに検出することになる。そのため、被検出体の検出までの応答時間が短く、高速の応答速度を得ることができる。また、被検出体の有無情報を２重に照合し、被検出体の有無を検出しない場合、複数の受光信号から論理判断した結果から得た論理値を基に、被検出体の異常保持や保管状態（斜め置き）、或いはセンサ故障を検出することができる。

さらにまた、投光部が第１および第２の投光素子を有し、投光素子と受光素子について第１および第２の組を有する場合、投光素子からの散乱光を利用し、第２の組における第２投光素子と、第２の組に関する検出が行われる被検出体に隣り合わせにある他の被検出体についての第１の組における第１投光素子を共用することとすれば、投光素子を半減させ、より簡素な構造にできる。

さらにまた、対をなす投光部と受光部をユニット化すれば、各段の間隔が自由に設定できるため、様々な厚さや大きさの被検出体に適用することができ、また、被検出体の形状が異なる場合への応用範囲を大きく広げることができる。

本発明に係る光電センサシステムでは、上記本発明に係る光電センサを備えるため、被検出体が極めて薄い場合であっても、外乱の影響を受けることなく被検出体を正確に検出できる。また、被検出体の有無の応答時間を速くし、さらに検出構造を二重化することにより確実に被検出体の有無を検出することができる改善が得られる。また、複数の受光信号から論理判断した結果から得た論理値を基に、被検出体の異常保持や保管状態（斜め置き）、或いはセンサ故障を検出することができ、信頼性の高めることが可能となる。さらにまた、各段の間隔が自由に設定できるため、厚さや大きさが異なる被検出体や、被検出体の形状が異なる場合への応用範囲を大きく広げることができる。

なお、被検出体の異常保持や保管状態（斜め置き）、或いはセンサ故障を検出するための論理判断は、光電センサで行ってもよく、また、光電センサシステムが備える判断装置（ＰＬＣやメインコンピュータなど）で行ってもよい。

以下、本発明に係る第一の光電センサおよびその光電センサを備える光電センサシステムの実施形態を、図面を参照しながら説明する。

図１は、本発明に係る光電センサシステムの実施例の全体図、図２は同光電センサシステムのブロックダイヤ図である。この光電センサシステムは、複数の光電センサ１１が共通のデータ信号線であるＤＰ信号線７、ＤＮ信号線８と接続している。光電センサ１１は、管理子局１０ａ、１０ｂと管理子局１０ｂからカスケード接続した複数の子局入力部１２ｂおよび、管理子局１０ａからカスケード接続した複数の子局出力部１２ａからなる。子局入力部１２ｂは本発明の投光部に、子局出力部１２ａは本発明の受光部に相当し、子局出力部１２ａと子局入力部１２ｂの間に収容される被検出体の有無を検出する。例えば、棚構造の棚のどこに被検出体が存在しているかを把握するシステムで有り、半導体ウエハや、液晶パネルなどの保管されている棚位置や状況を把握するものである。ただし、被検出体は、これに限らず、不定型や形の異なる被検出体であってもよい。

光電センサ１１を構成する管理子局１０ａ、１０ｂ、子局入力部１２ｂ、および子局出力部１２ａは、親局６とデータを共有しており、親局６は制御部１と並列信号でデータの授受を行っている。すなわち、制御部１の出力ユニット２から並列（パラレル）出力信号である制御部出力信号４が親局６に送出され、入力ユニット３は、親局６からパラレル入力信号を制御部入力信号５として受信し、ホストシステムである制御部１と親局６の間の通信はパラレル信号を授受し、高速で信号伝達が行なわれている。親局６は、ＤＰ信号線７、ＤＮ信号線８に接続しており、この信号線に接続された光電センサ１１と接続している。また、光電センサ１１を構成する子局入力部１２ｂおよび子局出力部１２ａもＤＰ信号線７、ＤＮ信号線８に接続されている。そして、その全ての制御・監視データを、制御部１が親局６経由で掌握できる構成となっている。なお、図１において、管理子局１０ａ、１０ｂは光電センサ１１の構成に含まれているが、光電センサ１１と別体としてもよい。

図３に、光電センサの構成を拡大して示す。図３に示すように、光電センサ１１は、子局出力部１２ａと子局入力部１２ｂの一対で構成される複数のセンサ部１１ａ、１１ｂが連結されてなっている。なお、センサ部の数に制限はなく必要に応じて必要な数を連結することができ、この光電センサも多数のセンサ部が連結されているが、図３には便宜上２つのセンサ部のみを示すこととする。

管理子局１０ａ、管理子局１０ｂとセンサ部１１ａの間は、渡り配線１３によって接続されており、さらにセンサ部１１ａと次の段のセンサ部１１ｂは、子局間接続３４によって接続されている。そして、センサ部１１ｂ以降の段のセンサ部間も同様に子局間接続３４によって接続されている。

渡り配線１３或いは子局間接続３４による接続には、コネクタ３３が用いられており。接続の簡素化が図られている。なお、複数の子局間接続３４が等間隔の場合、子局間接続３４の長さを規格化することで配線の簡素化が図れ、等間隔でない場合では、子局間接続３４の長さを間隔に合わせることで、配線作業、接続作業を簡素化することができる。

管理子局１０ａは、投光側の管理子局であり、管理子局１０ａに対しカスケード接続にて従属する複数の子局出力部１２ａにカスケード信号を送出し、複数の子局出力部１２ａの動作タイミングを設定する。一方、管理子局１０ｂは受光側の管理子局である。管理子局１０ｂに対しカスケード接続にて従属する複数の子局入力部１２ｂにカスケード信号を送出し、複数の子局入力部１２ｂの動作タイミングを設定する。

投光部である子局出力部１２ａと受光部である子局入力部１２ｂからなるセンサ部１１ａ、１１ｂはそれ自体が透過型センサであり、被検出体３５ａは子局出力部１２ａと子局入力部１２ｂとの間に収容される。センサ部１１ａの子局入力部１２ｂは、子局出力部１２ａの投光素子ＬＤ１ｄから被検出体３５ａを交差することなく子局入力部１２ｂに至る投光信号を受光する第１受光素子ＰＤ１ｄと、投光素子ＬＤ１ｄから被検出体３５ａを交差して子局入力部１２ｂに至る投光信号を受光する第２受光素子ＰＤ１ｕを有する。また、子局出力部１２ａは、前記投光素子ＬＤ１ｄに加え、その投光信号が被検出体３５ａを交差することなく第２受光素子ＰＤ１ｕに至り、被検出体３５ａを交差して第１受光素子ＰＤ１ｄに至る配置とされた第２投光素子ＬＤ１ｕを有する。センサ部１１ａの次段に連結されたセンサ部１１ｂなども同様の構成である。なお、以下の説明において、発光素子および受光素子の付番は、初段のセンサ部１１ａについては１、次段のセンサ部１１ｂについては２、ｎ段目のセンサ部１１ｎについてはｎを付与するものとする。従って、例えば、センサ部１１ｂの第２投光素子はＬＤ２ｕと、センサ部１１ｎの第２投光素子はＬＤｎｕとなる。

発光素子ＬＤｎｄから第１受光素子ＰＤｎｄに至る投光信号は、被検出体３５ａによって遮られることがない受光信号であり、投光信号が被検出体３５ａによって遮られる場合に対して比較する基準信号となる。また、発光素子ＬＤｎｄから第２受光素子ＰＤｎｕにむかって斜めに分散した投光信号は、被検出体３５ａによって遮られ、第２受光素子ＰＤｎｕおける受光信号は減衰したものとなり、微小レベルの検出信号となる。そして、これら基準信号と検出信号のレベル差を比較し、被検出体３５ａの有無情報を検出する。そのため、受光素子周辺の影響を受けにくい特徴を有する。

基準信号と検出信号の比較による検出判断は、投光部の投光タイミングで行われている。なお、検出判断を行うタイミングに制限はなく、例えば各センサ部が内蔵するタイマー動作で行ってもよく、或いは、全センサ部を巡回した後に行ってもよい。ただし、基準信号と検出信号の比較による検出判断を、投光部の投光タイミングで行う場合、検出判断を、全センサ部を巡回した後に行う場合と比較し、被検出体の検出までの応答時間が短くなり、高速の応答速度を実現することができる。なお、検出判断の詳細は後述する。また、検出判断を各センサ部が内蔵するタイマー動作で行う場合は、基準信号と検出信号を記憶保持する領域を設けておき、比較演算を子局入力部１２ｂで行うことになるが、記憶保持領域については後述する。

一方、第２投光素子ＬＤｎｕから第２受光素子ＰＤｎｕ至る投光信号は、被検出体３５ａによって遮られることがない受光信号であり、投光信号が被検出体３５ａによって遮られ場合に対して比較する基準信号となり、第２投光素子ＬＤｎｕから第１受光素子ＰＤｎｄにむかって斜めに分散した投光信号は、被検出体３５によって遮られ、第１受光素子ＰＤｎｄにおける受光信号は減衰したものとなり、微小レベルの検出信号となる。そこで、投光素子ＬＤｎｄと第１受光素子ＰＤｎｄの一対、および投光素子ＬＤｎｄと第２受光素子ＰＤｎｕの一対を第１の組とし、第２投光素子ＬＤｎｕと第１受光素子ＰＤｎｄの一対、および第２投光素子ＬＤｎｕと第２受光素子ＰＤｎｕの一対を第２の組とし、第１の組から得る前記被検出体の有無情報と第２の組から得る被検出体の有無情報から被検出体の有無情報を２重に照合検出することができる。そのため、信頼性の高いセンサの検出確度を持って被検出体３５ａを検出することができる。なお、第１の組における基準信号と検出信号のレベル差の比較は投光素子ＬＤｎｄの投光タイミングで行われ、第２の組における基準信号と検出信号のレベル差の比較は第２投光素子ＬＤｎｕの投光タイミングで行われる。

既述のように、管理子局１０ａおよび管理子局１０ｂは、それぞれに続く子局出力部１２ａ、子局入力部１２ｂに同一タイミングでカスケード信号（以下、ＴＤｎ信号ということがある）をそれぞれ送出する。子局入力部１２ｂまたは子局出力部１２ａは、このＴＤｎ信号によって伝送されてくる、自局のアドレスタイミングを受信する。なお、管理子局１０ａ、１０ｂは、既述のように、それぞれＤＰ信号線７、ＤＮ信号線８に接続されているため、光電センサ１１の動作タイミングを決めるＴＤ０信号を、後述の伝送クロック信号から創出できる。そのため、子局出力部１２ａと子局入力部１２ｂの間が長距離であっても、管理子局１０ａ、１０ｂは自己のアドレスタイミングを創出して、対をなす子局出力部１２ａと子局入力部１２ｂに同時にカスケード信号を送出することができる。

ＴＤ０信号を受け取った子局入力部１２ａまたは子局出力部１２ａは、続く子局間接続３４でカスケード接続された次の子局入力部１２ｂまたは子局出力部１２ｂのアドレスタイミングを生成し、次の子局入力部１２ｂまたは子局出力部１２ｂにＴＤｎ信号を送出する。例えば、複数の子局出力部１２ａのアドレスを＃Ａ０、＃Ａ１、＃Ａ２、・・・とし、例えば、複数の子局入力部１２ｂのアドレスを＃Ｂ０、＃Ｂ１、＃Ｂ２、・・・とした場合、管理子局１０ａからカスケード信号（ＴＤ０信号）を受け取った＃Ａ０の子局出力部１２ａは、ＴＤｎ信号のタイミングで出力信号として投光素子から子局入力部１２ａ、１２ｂに向け、投光する。管理子局１０ｂからカスケード信号（ＴＤ０信号）を受け取った＃Ｂ０の子局入力部１２ｂは、ＴＤｎ信号のタイミングで受光素子から投光信号を受光する。このように、＃Ａ０の子局出力部１２ａと＃Ｂ０の子局入力部１２ｂは、対をなして動作する。＃Ａ０の子局出力部１２ａに続く＃Ａ１の子局出力部１２ａと＃Ｂ０の子局入力部１２ｂに続く＃Ｂ１の子局入力部１２ｂも、同様に対をなし、同一タイミングで投光・受光を行う。すなわち、この実施形態では、複数の対をなす子局出力部１２ａと子局入力部１２ｂが、カスケード信号（ＴＤｎ信号）のタイミングで順次切り替わり、被検出体を検出する多光軸光電センサを構成している。そして、投光部である子局出力部１２ａと受光部である子局入力部１２ｂの間における被検出体の有無が、受光信号の強度変化によって検出される。

ここで、図１に示すように、この光電センサシステムでは、一連のセンサ部１１ａ、１１ｂ…で構成された光電センサ１１の複数が接続されているため、対をなす（同一センサ部の）子局出力部１２ａと子局入力部１２ｂそれぞれの管理子局１０ａ、１０ｂのアドレス（複数の光電センサ１１を区別するためのアドレスを意味する）は、同一でなければならない。子局出力部１２ａと子局入力部１２ｂのそれぞれの管理子局１０ａ、１０ｂで生成されたカスケード信号（ＴＤ１信号からＴＤｎ信号）は、＃Ａ０から＃Ａｎの子局出力部１２ａと、＃Ｂ０から＃Ｂｎの子局入力部１２ｂに同一タイミングで伝達され、投光・受光のタイミングが同期して作動することができる。なお、図２において、＃Ａｎの子局出力部１２ａから＃Ｂｎの子局入力部１２ｂへ（＃Ａ０の子局出力部１２ａから＃Ｂ０の子局入力部１２ｂへ、＃Ａ１の子局出力部１２ａから＃Ｂ１の子局入力部１２ｂへ、など）向けて書かれている投光信号（矢印）は、複数の子局出力部１２ａと子局入力部１２ｂが同期して、カスケード信号のタイミングで投光・受光を行うことを示す。

図４はこの光電センサシステムにおける管理子局の機能ブロック図、図５は管理子局のシステムブロック図である。なお、子局出力部１２ａに接続される管理子局１０ａと、子局入力部１２ｂに接続される管理子局１０ｂの機能ブロック図は同一となるため、図４、図５は双方を示すものとし、管理子局を示す符号は１０とする。
図４に示すように、ＤＰ信号線７、ＤＮ信号線８と管理子局１０は、ＤＰ・ＤＮ接続端子を介して接続している。管理子局１０の中では、まず、ＤＰ信号線７、ＤＮ信号線８から伝送されてくる電力を重畳した伝送信号から自局の電力を得るためのコンデンサとダイオードから成る電源部によって電力を生成する。信号線に重畳されている電力は、ダイオードを経由してコンデンサに充電され、電源電圧Ｖｃｃを得る。この電源電圧Ｖｃｃが、管理子局１０内の電源として賄われる。この伝送信号に電力を重畳し、自局の電力を得る方式は、配線の省略、所謂省配線を実現している。同時に、管理子局１０は、ＤＰ信号線７、ＤＮ信号線８からＣＫ信号を抽出し、ＭＣＵ１５に引き渡す。また、管理子局１０は、アドレス設定１４を有し、このアドレス設定機能によって自己のアドレス設定を行う。

ＭＣＵ１５は、ＤＰ信号線７、ＤＮ信号線８を介して伝送されてくる、伝送信号に含まれるクロック信号ＣＫを元に入出力信号を解析し、各子局のデータ情報を記憶場所に保持する。クロック信号ＣＫは、長い周期のスタート信号と短い周期の伝送クロックを含んでいる。ＭＣＵ１５はスタート信号を認識した後、伝送クロック数をカウントし、自局アドレスのアドレス設定１４で設定されたアドレスと一致した時を自局動作タイミングとしている。管理子局１０においては、伝送クロックでＣＫ信号から自局のアドレスタイミングを得て、Ｔｏｕｔ端子からＴＤ０信号を管理子局１０に続く＃Ｂ０の子局入力部１２ｂまたは＃Ａ０の子局出力部１２ａにカスケード信号として送出する。このＭＣＵ１５は、ＣＰＵ１８、ＲＡＭ１９、ＲＯＭ２０からなり、ＲＯＭ２０内部に記憶保持されたプログラムに従って後述のプログラムフローチャート図の流れに従って作動する。ＣＰＵ１８は、内部クロック発生回路を有し、この内部クロックによってＭＣＵ１５内の制御を果たしている。

渡り配線１３或いは子局間接続３４を構成する、ＤＰ信号線７、ＤＮ信号線８、およびＴＤｎ信号を伝送するカスケード線１７は、既述のように、コネクタ３３によって続く＃Ｂ０の子局入力部１２ｂまたは＃Ａ０の子局出力部１２ａに接続し、配線作業が容易に行える構造となっている。

図５に示すように、ＣＰＵ１８は、ＭＣＵ１５の内部バスによって、ＲＡＭ１９とＲＯＭ２０とに接続され、内部クロックを有し、このクロックタイミングでＲＡＭ１９とＲＯＭ２０とデータをやり取りしている。また、ＣＰＵ１８はＩ／Ｏバス２１に接続している。ＭＣＵ１５は、電源投入時の起動と共にＲＯＭ２０内部の初期化プログラムによって初期化された後、ＲＯＭ２０内に記憶されているプログラムＰＲＧ１によって、システムが作動を開始する。ＲＡＭ１９は、データ領域を有し、ＣＫ信号から得たデータを保持すると共に、アドレス設定部から受け取ったＡＤＲＳ信号に相当するタイミングで、続く子局へのカスケード信号であるＴｏｕｔ信号をそれぞれＩ／Ｏバス２１を介して外部との信号受け渡しを行う。

図６は＃Ａｎの子局出力部のシステム構成図、図７は子局出力部のシステムブロック図である。なお、管理子局と同じ機能を備える構成部分には同符号を付すものとする。
図６に示すように、子局出力部１２ａも管理子局１０と同様に、自局電源は、ＤＰ信号線７、ＤＮ信号線８を介して伝送されてくる伝送信号から生成する。管理子局１０ａに続けて接続されている＃Ａ０の子局出力部１２ａは、管理子局１０ａからカスケード信号であるＴＤ０信号をＴｉ０端子２７から受取り、続く＃Ａ１の子局出力部１２ａにＴｏｕｔ端子２４を介してＴＤ１信号を送出する。同様に、＃Ａｎの子局出力部１２ａは、＃Ａｎ＋１の子局出力部１２ａからカスケード信号としてＴＤｎ信号をＴｉｎ端子２７から受取り、続く＃Ａｎ＋１の子局出力部１２ａにＴｏｕｔ端子２４を介してＴＤｎ＋１信号を送出する。すなわち、次段にカスケード接続された子局出力部１２ａに対し、ＴＤｎ信号として、自局のアドレスに１をプラスしたカスケード信号を出力する。ＭＣＵ１５は、独自のクロック信号発生回路を有し、このクロック信号をもとにＲＡＭ１９、ＲＯＭ２０およびＩ／Ｏバス２１を介してＩ／Ｏ制御を行う。

ＴＤｎ信号を受けた子局出力部１２ａでは、管理子局１０ａから送出されたカスケード信号の順に、ＴＤｎ信号を受けたタイミングでＣＰＵ１８が
Ｌｄ端子３２から発光ダイオードＬＤｎｄに信号を送出し、発光ダイオードＬＤｎｄが第１の投光信号を生成する。そして、第１の投光信号が生成された後、Ｌｕ端子３０から発光ダイオードＬＤｎｕに信号を送出し、第２の投光信号を生成する。なお、Ｌｕ端子３０と発光ダイオードＬＤｎｕは破線によって囲まれた表示となっているが、これは、実施形態によっては省略できることを意味する。発光ダイオードＬＤｎｕを省略した場合の実施形態については、後述する。

図７に示すように、ＣＰＵ１８は、独自の内部クロック信号に基づきプログラムを実行し、適宜システムバスを介してＲＡＭ１９とＲＯＭ２０とのデータ授受を行う。ＣＰＵ１８は、Ｉ／Ｏバス２１に接続している。ＭＣＵ１５は、起動と共にＲＯＭ２０内部の初期化プログラムによって初期化された後、ＲＯＭ２０内に記憶しているプログラムＰＲＧ２Ｌによって、システムが作動を開始する。また、ＭＣＵ１５はＲＡＭ１９内にデータ領域を有し、Ｉ／Ｏバス２１を介して、ＣＫ信号や、Ｔｉｎ端子２７からのＴＤｎ信号を受け付け、Ｔｏｕｔ端子２４、およびＬｕ端子３０とＬｄ端子３２の出力動作を行い、外部との信号の受け渡しを行う。ＣＰＵ１８は、ＣＫ端子２２を監視し、自局の投光タイミングであるＴＤｎ信号をＴｉｎ端子２７から取り込んだことを確認し、Ｌｄ端子３２から発光ダイオードＬＤｎｄに信号を送出し、第１の投光信号を生成した後Ｌｕ端子３０から発光ダイオードＬＤｎｕに信号を送出し、第２の投光信号を生成する。ここでも、Ｌｕ端子３０と発光ダイオードＬＤｎｕは、実施形態によって省略できることを破線で示している。

図８は子局入力部のシステム構成図、図９は子局入力部のシステムブロック図であり子局入力部を構成する回路素子を繋ぐ信号バスを模式的に示している。なお、図６、図７と同様に、管理子局と同じ機能を備える構成部分には同符号を付すものとする。
図８に示すように、子局入力部１２ｂは、ＤＰ・ＤＮ接続端子を介してＤＰ信号線７、ＤＮ信号線８と接続している。子局入力部１２ｂも、管理子局１０や子局出力部１２ａと同じく電源電圧を重畳した伝送信号から自局の電力を生成する。ＭＣＵ１５の入力信号としてセンサシステムの伝送クロック信号であるＣＫ信号を、また、Ｔｉｎ端子２７からＴＤｎ信号を受けとり、そのタイミングで入力処理を行うとともにＴｏｕｔ端子２４からＴＤｎ＋１信号を送出する。また、受光素子であるフォトダイオードＰＤｎｕおよびＰＤｎｄから受けた受光信号（アナログ信号）をＡ／Ｄ変換器１６でデジタル信号化し、入力信号ＡＤＡＴｕ信号のデータおよびＡＤＡＴｄ信号のデータとしてＲＡＭ１９に記憶保持する。ＣＰＵ１８は、前記記憶保持されたＲＡＭ１９のＡＤＡＴｕ信号のデータとＡＤＡＴｄ信号のデータの差分を演算し、被検出体３５の有無判定結果をＲＡＭ１９の記憶エリアに記憶保持する。例えば、図３のセンサ部１１ａ、１１ｂでは、被検出体３５が有りとして検出される。なお、図８においても、受光素子であるフォトダイオードＰＤｎｕとＡ／Ｄ変換器１６は実施形態によって省略できることを、破線で示している。

また、ＭＣＵ１５は、入力信号ＡＤＡＴｕ信号およびＡＤＡＴｄ信号の有効動作信号として、ＥＮｕ信号およびＥＮｄ信号をＡ／Ｄ変換器ｕおよびＡ／Ｄ変換器ｄに送出し、Ａ／Ｄ変換器ｕおよびＡ／Ｄ変換器ｄからの信号を取り込む。さらに、次段側にカスケード接続された子局入力部１２ｂに対し、カスケード信号（ＴＤｎ信号）として、自局のアドレスのタイミングからＣＫ信号の立ち下がりが２回カウントされた時に、カスケード信号（ＴＤｎ＋１信号）を出力する。なお、受光素子ＰＤｎｄの受光信号は、前記投光素子ＬＤｎｄからの受光信号である場合は基準信号となり、もう一方の受光素子ＰＤｎｕの受光信号が、被検出体の有無を検出するための検出信号となる。

子局入力部１２ｂの動作は、図９で示すＲＯＭ２０に記憶しているプログラムＰＲＧ２Ｐによって定まり、電源投入と同時に初期化が行われ、後述のプログラムフローチャートの流れによって動作し、さらに後述の信号演算によって、被検出体３５を検出するための判定や異常検出の判定を行う。ＭＣＵ１５は、ＣＰＵ１８と、内部バスを介してＣＰＵ１８とデータ接受を行うＲＡＭ１９とＲＯＭ２０、およびＩ／Ｏバス２１とからなる。ＣＰＵ１８は独自のクロック発生回路を有し、電源投入と同時にＲＯＭ２０に記憶しているプログラムＰＲＧ２Ｐに従って動作する。なお、プログラムＰＲＧ２Ｐの主たる機能は、入力信号としてＣＫ信号を受付けること、Ｔｉｎ端子２７からＴＤｎ信号を受信すること、ＡＤＡＴｕ信号とＡＤＡＴｄ信号の受付を行うこと、それぞれの信号受理時の判断を行うこと、そして、Ｔｏｕｔ端子２４から出力信号を送出すること、Ａ／Ｄ変換器１６へのＥＮｕ信号・ＥＮｄ信号を送出すること、さらにＩｏｕｔ端子３１から出力信号を送出すること、である。

図１０を参照しながら、上記信号の授受タイミングを説明する。図１０は、伝送信号のタイムチャート図である。
図１０において、最上段は電源を重畳したＤＰ信号線７、ＤＮ信号線８上の伝送信号を示す。伝送信号の開始部分に、通常のセンサシステムクロックサイクルより周期の長いスタートビット（Ｓｔａｒｔ Ｂｉｔ）である信号ＳＴＢ０を起点としてサイクル動作する。すなわち、スタートビット（Ｓｔａｒｔ Ｂｉｔ）後のアドレスのデータ長さが１ビットである場合、図のように、１ビット目がアドレス１（ＡＤＲＳ１）、２ビット目がアドレス２（ＡＤＲＳ２）となり、子局入力部または子局入出力部の数だけ続き再びスタートビット（Ｓｔａｒｔ Ｂｉｔ）に戻る。アドレスのデータ長さが幅を持つ場合のアドレスデータは、アドレス幅毎のデータの区切りとなるが、ここではアドレスのデータ長さが１ビットである場合について示す。２段目のＣＫ信号は、伝送クロック信号であり、０から５Ｖの波高値を有する。続くＴＤ０信号は、スタートビット（Ｓｔａｒｔ Ｂｉｔ）後に管理子局１０から送出されたＴＤ０信号を示す。

図１０に示すように、アドレスのデータ長さが１ビットである場合は、ＴＤ０信号の後に、ＴＤ１信号からＴＤｎ−１までのそれぞれが、カスケード信号として２ビット毎に続く。また、ＣＫ信号の立ち下がりに同期してＬＤ１ｄ信号が立ち上がり、半クロックの投光信号となる。続く伝送クロックサイクルで、ＬＤ１ｕ信号が立ち上がり、半クロックの投光信号となる。さらに続く伝送クロックサイクルで、ＬＤ２ｄ信号が立ち上がり、半クロックの投光信号となる。以後同様にＬＤｎｕ信号まで立ち上がる。ＬＤｎｕ信号もまた半クロックの投光信号となる。投光信号が被検出体を反射または透過した信号を受光素子が受光し、ＰＤ１ｄ信号、ＰＤ１ｕ信号、ＰＤ２ｄ、ＰＤ２ｕ信号を生成し、以後同様にＰＤｎｕ信号まで受光信号を生成する。受光信号ＰＤ１ｄ信号は、投光信号ＬＤ１ｄあるいはＬＤ１ｕを受光した結果生成され、続くＰＤ１ｕ信号も、ＬＤ１ｄ信号あるいはＬＤ１ｕ信号を受光した結果生成される。これらＰＤ１ｄ信号及びＰＤ１ｕ信号には、被検出体と交差する投光信号を受光した場合に生成された信号も含まれる。続く受光信号ＰＤ２ｄ信号もＰＤ１ｄ信号と同じくＬＤ２ｄ信号あるいはＬＤ２ｕ信号を受光した結果生成される。これらＰＤ１ｄ信号及びＰＤ１ｕ信号にも、被検出体と交差する投光信号を受光した場合に生成された信号が含まれる。さらにＰＤｎ信号まで、受光信号はＬＤｎｄ信号あるいはＬＤｎｕ信号を受光した結果生成され、それぞれ受光レベルを記憶領域に記憶する。図中のＰＤ１ｄ信号からＰＤ２ｕ信号において、波高値の低い部分は、被検出体によって投光信号が減衰した状態を示す。

次に、上記管理子局における信号受理、信号出力に関する具体的動作をプログラムＰＲＧ１のフローに沿って説明する。図１１は、管理子局プログラムＰＲＧ１のフローチャート図である。
プログラムＰＲＧ１は、電源の立ち上がりでスタートし、イニシャル処理Ｓ１を行う。次に伝送クロックであるＣＫ信号がスタートビットであるかを判定する（Ｓ２）。次のクロックＣＫ信号の立ち下がりでアドレスカウンタに１を加算し（Ｓ３）、当該管理子局のアドレス設定値であるかを判定する（Ｓ４）。当該管理子局のアドレスでない場合、当該管理子局のアドレスとなるまで、次のクロックＣＫ信号の立ち下がりでアドレスカウンタを繰り上げ続ける（Ｓ３からＳ４）。当該管理子局のアドレス設定値である場合、Ｔｏｕｔ信号（Ｔｏｕｔ端子２４からの出力信号、以下「信号」について同様の表現をすることがある）を“ｏｎ”として（Ｓ５）、次のクロックＣＫ信号の立ち下がりでアドレスカウンタに１を加算し（Ｓ６）アドレス設定値＋２となったかを判断し（Ｓ７）、アドレス設定値＋２でなければ、Ｓ６ステップの先頭へ戻り、アドレス設定値＋２であれば、Ｔｏｕｔ信号出力を“ｏｆｆ”とし、Ｓ２ステップの先頭に戻る。このように、管理子局内部のプログラムはフローチャートに従い作動する。

次に、上記子局出力部における信号受理、信号出力に関する具体的動作をプログラムＰＲＧ２Ｌのフローに沿って説明する。図１２、１３は、子局出力部プログラムＰＲＧ２Ｌのフローチャート図である。
プログラムＰＲＧ２Ｌは、電源の立ち上がりでスタートし、イニシャル処理Ｓ９を行う。次に伝送クロックであるＣＫ信号（以下の説明ではＣＫということがある）がスタートビットであるかを判定する（Ｓ１０）。次のクロックＣＫ信号の立ち下がりでアドレスカウンタに１を加算し、Ｔｉｎ信号が”ｏｎ”であるかを判断する（Ｓ１１）。Ｔｉｎ信号が”ｏｎ”でなければ、次のクロックＣＫ信号の立ち下がりで再びアドレスカウンタに１を加算し、Ｔｉｎ信号が”ｏｎ”かの判断を繰り返す（Ｓ１１）。Ｔｉｎ信号が”ｏｎ”を確認すると、アドレスカウンタ値をアドレス値に設定する（Ｓ１１）。次にＬＤｎｄ”ｏｎ”とする（Ｓ１３）。ＣＫが“ｏｎ”であるか判断し（Ｓ１４）、ＣＫが“ｏｎ”でなければＳ１３ステップの先頭に戻る。ＣＫが“ｏｎ”であれば、ＬＤｎｄを“ｏｆｆ”とする（Ｓ１５）。次のクロックＣＫ信号の立ち下がりでアドレスカウントに１を加算する（Ｓ１６）。続いて、ＬＤｎｕを“ｏｎ”とする（Ｓ１７）。次にＣＫが“ｏｎ”であるかを判定する（Ｓ１８）。ＣＫが“ｏｎ”でなければ、Ｓ１７ステップの先頭に戻る。ＣＫが“ｏｎ”であればＬＤｎｕを“ｏｆｆ”とする。

続いて、次のクロックＣＫ信号の立ち下がりでアドレスカウントに１を加算する（Ｓ２０）。続いてアドレスカウントが（アドレス値＋アドレスデータ幅２）であるかを判断する（Ｓ２１）。（アドレス値＋アドレスデータ幅２）であれば、Ｔｏｕｔ信号を“ｏｎ”とする（Ｓ２２）。（アドレス値＋アドレスデータ幅２）でなければＳ２０ステップの先頭に戻る。次のクロックＣＫ信号の立ち下がりで再びアドレスカウントに１を加算する（Ｓ２３）。アドレスカウントが（アドレス値＋アドレスデータ幅２＋１）であるかを判断する（Ｓ２４）。アドレスカウントが（アドレス値＋アドレスデータ幅２＋２）でなければ、Ｓ２３ステップの先頭に戻り、次のクロックＣＫ信号を待つ。アドレスカウントが（アドレス値＋アドレスデータ幅２＋２）あれば、Ｔｏｕｔ信号を“ｏｆｆ”とする（Ｓ２５）。そして、前記Ｓ１０ステップの先頭へ戻る。

次に、上記子局入力部における信号受理、信号出力に関する具体的動作をプログラムＰＲＧ２Ｐのフローに沿って説明する。図１４〜１８は、子局入力部プログラムＰＲＧ２Ｐのフローチャート図である。
プログラムＰＲＧ２Ｐは、システム電源の投入とともに電源ＯＮスタートする。続いてイニシャル処理を行う（Ｓ２６）。ＣＫ信号からＳｔａｒｔ Ｂｉｔ（ＳＴＢ０）であるかを判断する（Ｓ２７）。Ｓｔａｒｔ Ｂｉｔ（ＳＴＢ０）であれば、次のクロックＣＫ信号の立ち下がりでアドレスカウント値に１を加算する（Ｓ２８）。Ｓｔａｒｔ Ｂｉｔ（ＳＴＢ０）でなければ、Ｓ２７ステップの先頭に戻る。続いてＴｉｎ信号が“ｏｎ”であるかを判断する（Ｓ２９）。Ｔｉｎ信号が“ｏｎ”でなければ、Ｓ２８ステップの先頭に戻り、次のクロックＣＫ信号を待つ。Ｔｉｎ信号が“ｏｎ”であれば、アドレスカウント値をアドレス値メモリアドレスに記憶する（Ｓ３０）。続いてＡＤ変換器ｄと、ＡＤ変換器ｕの動作を行う（Ｓ３１）。
そして、ＡＤ変換器ｄのデータであるＡＤＡＴｄをＡＤＡＴｎｄｄとして記憶する（Ｓ３２）。
さらに、ＡＤ変換器ｕのデータであるＡＤＡＴｕをＡＤＡＴｎｕｄとして記憶する（Ｓ３３）。
次に、物体検出データＤｎａ“ｏｎ／ｏｆｆ”が“ｏｎ”であるかを判断する（Ｓ３４）。物体検出データＤｎａ“ｏｎ／ｏｆｆ”が“ｏｎ”でなければ、Ｉｏｕｔ信号を“ｏｆｆ”とする（Ｓ３５）。一方、物体検出データＤｎａ“ｏｎ／ｏｆｆ”が“ｏｎ”であれば、Ｉｏｕｔ信号を“ｏｎ”とする（Ｓ３６）。つまり、Ｓ３０ステップのアドレスにおいて、物体検出データＤｎａ“ｏｎ／ｏｆｆ”情報が子局入力部１２ｂから親局６に伝送される。

続いて、図１５に示すように、次のクロックＣＫ信号の立ち下がりでアドレスカウント値に１を加算する（Ｓ３７）。さらにＩｏｕｔ信号を“ｏｆｆ”とする（Ｓ３８）。続いてＡＤ変換器ｄと、ＡＤ変換器ｕの動作を行い（Ｓ３９）、ＡＤ変換器ｄのデータであるＡＤＡＴｄをＡＤＡＴｎｄｕとして記憶する（Ｓ４０）。さらにＡＤ変換器ｕのデータであるＡＤＡＴｕをＡＤＡＴｎｕｕとして記憶する（Ｓ４１）。次に、異常検出データＡｎ“ｏｎ／ｏｆｆ”が“ｏｎ”であるかを判断する（Ｓ４２）。異常検出データＡｎ“ｏｎ／ｏｆｆ”が“ｏｎ”でなければ、Ｉｏｕｔ信号を“ｏｆｆ”とする（Ｓ４３）。
異常検出データＡn“ｏｎ／ｏｆｆ”が“ｏｎ”であればＩｏｕｔ信号を“ｏｎ”とする（Ｓ４４）。続いて、Ｔｏｕｔを“ｏｎ”する（Ｓ４５）。次のクロックＣＫ信号の立ち下がりでアドレスカウント値に１を加算し（Ｓ４６）、Ｉｏｕｔ信号を“ｏｆｆ”とする（Ｓ４７）。続いて（アドレス値＋アドレスデータ幅２＋２）であるかを判断する（Ｓ４８）。（アドレス値＋アドレスデータ幅２＋２）でなければ、Ｓ４６ステップの先頭に戻り、（アドレス値＋アドレスデータ幅２＋２）であれば、Ｔｏｕｔを“ｏｆｆ”する（Ｓ４９）。つまり、Ｓ３７ステップのアドレスにおいて異常検出データＡｎ“ｏｎ／ｏｆｆ”情報が子局入力部１２ｂから親局６に伝送される。

続いて、図１６に示すように、ＡＤＡＴｎｕｕ≧Ｓであるかを判断する（Ｓ５０）。ここでＳは、被検出体に遮られることのない基準信号であるＡＤＡＴｎｕｕが、所定以上の値であることを判断するための閾値データである。
ＡＤＡＴｎｕｕ≧Ｓならばストレート論理判定値Ｓｎｕ“ｏｎ／ｏｆｆ”（第２の組の基準信号とＳの比較による論理信号）を“ｏｎ”とする（Ｓ５１）。ＡＤＡＴｎｕｕ≧Ｓでないならば、Ｓｎｕ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とする（Ｓ５２）。
次にＡＤＡＴｎｄｄ≧Ｓであるかを判断する（Ｓ５３）。ここでＳは、被検出体に遮られることのない基準信号であるＡＤＡＴｎｄｄが所定以上の値であることを判断するための閾値データである。
ＡＤＡＴｎｄｄ≧Ｓならばストレート論理判定値Ｓｎｄ“ｏｎ／ｏｆｆ”（第１の組の基準信号とＳの比較による論理信号）を“ｏｎ”とする（Ｓ５４）。ＡＤＡＴｎｄｄ≧Ｓでなければ、Ｓｎｄ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とする（Ｓ５５）。

続いて、図１７に示すように、［ＡＤＡＴｎｕｕ−ＡＤＡＴｎｄｕ］の演算結果を△ＡＤＡＴｎｄに記憶する（Ｓ５６）。
さらに、［ＡＤＡＴｎｄｄ−ＡＤＡＴｎｕｄ］の演算結果を△ＡＤＡＴｎｕに記憶する（Ｓ５７）。
次に、△ＡＤＡＴｎｄ≧Ｃであるかを判断（Ｓ５８）する。ここでＣは、前記基準信号であるＡＤＡＴｎｕｕと前記検出信号であるＡＤＡＴｎｄｕのレベル差が所定以上の値であることを判断するための閾値データである。
△ＡＤＡＴｎｄ≧Ｃであれば、クロス論理判定値Ｃｎｄ“ｏｎ／ｏｆｆ”（第２の組の基準信号と検出信号のレベル差とＣの比較による論理信号）を“ｏｎ”とする（Ｓ５９）。△ＡＤＡＴｎｄ≧Ｃでなければ、クロス論理判定値Ｃｎｄ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とする（Ｓ６０）。同様に△ＡＤＡＴｎｕ≧Ｃであるかを判断（Ｓ６１）する。ここでＣは、前記基準信号であるＡＤＡＴｎｄｄと前記検出信号であるＡＤＡＴｎｕｄのレベル差が所定以上の値であることを判断するための閾値データである。
△ＡＤＡＴｎｕ≧Ｃであれば、クロス論理判定値Ｃｎｕ“ｏｎ／ｏｆｆ”（第１の組の基準信号と検出信号のレベル差とＣの比較による論理信号）を“ｏｎ”とする（Ｓ６２）。△ＡＤＡＴｎｕ≧Ｃでなければ、クロス論理判定値Ｃｎｕ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とする（Ｓ６３）。

続いて、図１８に示すように、物体検出データＤｎｅ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とし、さらに物体不在検出データＤｎａ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とする（Ｓ６４）。続いて、次の論理演算式（１）について判断する（Ｓ６５）。

“ｏｎ”であれば、物体検出データＤｎｅ“ｏｎ／ｏｆｆ”を“ｏｎ”とする（Ｓ６６）。“ｏｎ”でなければ、Ｓ６７ステップヘスキップする。次の論理演算式（２）について判断する（Ｓ６７）。

上記論理演算式（２）を満たす場合は、物体不在検出データＤｎａ“ｏｎ／ｏｆｆ”を“ｏｎ”とする（Ｓ６８）。“ｏｎ”でなければ、Ｓ６９ステップヘスキップする。
次の論理演算式（３）について判断する（Ｓ６９）。

上記論理演算式（３）を満たす場合は、異常検出データＡｎ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とし（Ｓ７０）、前記Ｓ２７ステップの先頭に戻る。
また、上記論理演算式（３）を満たさない場合は、異常検出データＡｎ“ｏｎ／ｏｆｆ”を“ｏｎ”とし（Ｓ７１）、前記Ｓ２７ステップの先頭に戻る。

上記Ｓ５０ステップ以降Ｓ７１ステップまでは、被検出体の有無を判定する演算処理となるが、その論理判定の概略について、図１９を参照しながら説明する。ストレート論理判定値Ｓｎｕ“ｏｎ／ｏｆｆ”が“ｏｎ”およびＳｎｄ“ｏｎ／ｏｆｆ”が“ｏｎ”で、かつクロス論理判定値Cｎｕ“ｏｎ／ｏｆｆ”が“ｏｎ”およびCｎｄ“ｏｎ／ｏｆｆ”が“ｏｎ”であれば、被検出体有りが検出できる。また、ストレート論理判定値Ｓｎｕ“ｏｎ／ｏｆｆ”が“ｏｎ”およびＳｎｄ“ｏｎ／ｏｆｆ”が“ｏｎ”で、かつクロス論理判定値であるCｎｕ“ｏｎ／ｏｆｆ”が“ｏｆｆ”およびCｎｄ“ｏｎ／ｏｆｆ”が“ｏｆｆ”であれば、被検出体無しが検出できる。論理判定値がこれ以外の論理で有る場合、異常状態を検出したことになる。

さらに、上記演算処理を、＃Ｂｎ（ｎ番目）の子局入力部１２ｂを例に説明する。なお、以下の説明において、△（三角）記号は差分データを表す。
ｎ番目の基準信号とｎ番目の検出信号の差分演算結果を△ＡＤＡＴｎｄとする。ｎ番目の第２組の基準信号をＡＤＡＴｎｕｕとし、ｎ番目の第２組の検出信号をＡＤＡＴｎｄｕとすると、△ＡＤＡＴｎｄ＝ＡＤＡＴｎｕｕ−ＡＤＡＴｎｄｕを記憶保持する。
ｎ番目の第１組の基準信号をＡＤＡＴｎｄｄとし、ｎ番目の第１組の検出信号をＡＤＡＴｎｕｄとすると、△ＡＤＡＴｎｄｕ＝ＡＤＡＴｎｄｄ−ＡＤＡＴｎｕｄを記憶保持する。

ｎ番目の第２組の基準信号であるＡＤＡＴｎｕｕが、所定以上の値であることを判断するための閾値データＳより大きければ、ストレート論理判定データＳｎｕ“ｏｎ／ｏｆｆ”状態は“ｏｎ”となり、ｎ番目の第２組の基準信号が正常動作していると判断する。
ｎ番目の第２組の基準信号であるＡＤＡＴｎｕｕが、所定以上の値であることを判断するための閾値データＳより小さければ、ストレート論理判定データＳｎｕ“ｏｎ／ｏｆｆ”状態は“ｏｆｆ”となり、ｎ番目の第２組の基準信号が正常動作していないと判断する。
ｎ番目の第１組の基準信号であるＡＤＡＴｎｄｄが、所定以上の値であることを判断するための閾値データＳより大きければ、ストレート論理判定データＳｎｄ“ｏｎ／ｏｆｆ”状態は“ｏｎ”となり、ｎ番目の第１組の基準信号が正常動作していると判断する。
ｎ番目の第１組の基準信号であるＡＤＡＴｎｄｄが、所定以上の値であることを判断するための閾値データＳより小さければ、ストレート論理判定データＳｎｄ“ｏｎ／ｏｆｆ”状態は“ｏｆｆ”となり、ｎ番目の第１組の基準信号が正常動作していないと判断する。

また△ＡＤＡＴｎｄが、所定以上の値であることを判断するための閾値データCより大きければ、クロス論理判定データCｎｄ“ｏｎ／ｏｆｆ”状態は“ｏｎ”となり、第２の組において被検出体が存在していることを意味する。
また△ＡＤＡＴｎｄが、所定以上の値であることを判断するための閾値データCより小さければ、クロス論理判定データCｎｄ“ｏｎ／ｏｆｆ”状態は“ｏｆｆ”となり、第２の組において被検出体が存在していないことを意味する。
また△ＡＤＡＴｎｕが、所定以上の値であることを判断するための閾値データCより大きければ、クロス論理判定データCｎｕ“ｏｎ／ｏｆｆ”状態は“ｏｎ”となり、第１の組において被検出体が存在している可能性を意味する。
また△ＡＤＡＴｎｕが、所定以上の値であることを判断するための閾値データCより小さければ、クロス論理判定データCｎｕ“ｏｎ／ｏｆｆ”状態は“ｏｆｆ”となり、第１の組において被検出体が存在していない可能性を意味する。

次の式（４）の論理積が“ｏｎ”の時は、物体検出データＤｎｅ“ｏｎ／ｏｆｆ”を“ｏｎ”とする。このことは被検出体が完全に存在している状態を意味する。

上記式（４）の論理積が“ｏｆｆ”の時は、物体検出データＤｎｅ“ｏｎ／ｏｆｆ”は“ｏｆｆ”のままとなる。このことは被検出体が完全に存在していない状態を意味する。
前記Ｄｎｅ“ｏｎ／ｏｆｆ”の“ｏｎ”、“ｏｆｆ”状態は記憶保持される。

次の式（５）の論理積が“ｏｎ”の時は、物体不在検出データＤｎａ“ｏｎ／ｏｆｆ”を“ｏｎ”とする。このことは被検出体が完全に不在状態を意味する。

上記式（５）の論理積が“ｏｆｆ”の時は、物体不在検出データＤｎａ“ｏｎ／ｏｆｆ”は“ｏｆｆ”のままとなる。このことは被検出体が不在でない状態を意味する。
前記Ｄｎａ“ｏｎ／ｏｆｆ”の“ｏｎ”、“ｏｆｆ”状態は記憶保持される。つまり、被検出体が完全に存在している状態を表す物体検出データＤｎｅ“ｏｎ／ｏｆｆ”と被検出体が完全に不在状態を表す物体不在検出データＤｎａ“ｏｎ／ｏｆｆ”の論理は、排他的関係となる。

数式（６）の排他的論理和が“ｏｎ”の時は、異常検出データＡｎ“ｏｎ／ｏｆｆ”を“ｏｆｆ”とする。

数式（６）の排他的論理和が“ｏｎ”でない時は、異常検出データＡｎ“ｏｎ／ｏｆｆ”を“ｏｎ”とする。つまり、物体検出データＤｎｅ“ｏｎ／ｏｆｆ”と物体不在検出データＤｎａ“ｏｎ／ｏｆｆ”の論理が排他的関係でない時は、異常検出データＡｎ“ｏｎ／ｏｆｆ”を“ｏｎ”とする。異常検出データＡｎ“ｏｎ／ｏｆｆ”が“ｏｎ”の時は、投光ユニット３６および受光ユニット３７の故障状態、或いは被検出体の異常保持の状態を表す。

図２０は＃Bｎの子局入力部における記憶場所であるＲＡＭメモリマップ図である。このマップ図では、最下段に位置する１チャンネルのデータから上に向かってｎチャンネルとなるデータ配列となっており、データ項目は、左からそれぞれフォトダイオード（受光素子）の信号データ（Ａ／Ｄ変換後のデータ）、クロス差分データ、ストレート論理判定データ、クロス論理判定データ、物体検出データ、異常検出データである。これらのデータは、ＣＰＵ１８が都度ＲＡＭ１９の所定のメモリアドレスに記憶させたものである。

図２１は＃Ｂｎの子局入力部における演算データの各データ名称を示す図である。このマップ図でも、図２０と同様に、最下段に位置する１チャンネルの演算データから上に向かってｎチャンネルとなる演算データ配列なっている。データ項目は、左からそれぞれ投光器ＬＤ順次発光状態、フォトダイオード（受光素子）の信号データ、クロス差分データ、ストレート論理判定データ、クロス論理判定データ、物体検出データ、異常検出データである。これらのデータもまた、ＣＰＵ１８が都度ＲＡＭ１９の所定のメモリアドレスに記憶させたものである。

この光電センサシステムでは、既述のように、投光素子ＬＤｎｄと第１受光素子ＰＤｎｄの一対、および投光素子ＬＤｎｄと第２受光素子ＰＤｎｕの一対を第１の組とし、第２投光素子ＬＤｎｕと第１受光素子ＰＤｎｄの一対、および第２投光素子ＬＤｎｕと第２受光素子ＰＤｎｕの一対を第２の組とし、第１の組から得る被検出体の有無情報と第２の組から得る被検出体の有無情報から被検出体の有無情報を２重に照合検出するものとなっている。しかしながら、要求される精度との兼ね合いで２重に照合検出する必要がない場合、第１の組、または第２の組のいずれか一方のみを使用して検出してもよい。その場合、子局出力部は投光素子を１つのみ有するものであればよい。

また、この光電センサシステムにおいて使用されているセンサ部１１ｎは、子局出力部１２ａをなす投光ユニット３６と、子局出力部をなす受光ユニット３７とが組み合わされユニット化されたものとなっているが、ユニット化は必要に応じて行えばよい。ただし、ユニット化した場合、各段の間隔が自由に設定できるため、応用範囲を大きく広げることができるという利点がある。

さらに、被検出体３５ａの有無が検出されない場合、被検出体３５ａの異常状態、またはセンサ故障、或いはその双方を検出するものとしてもよい。その場合の論理演算は、各子局入力部１２ｂで行うこととしてもよい、或いは、親局６、または制御部１で行うこととしてもよい。

さらにまた、この光電センサシステムでは、子局入力部１２ｂとして２つの受光素子ＰＤｎｕ、ＰＤｎｄを有するものが使用されているが、既述のように、その１つを省略してもよい。すなわち、子局入力部１２ｂとして、受光素子を１つのみ有するものを使用することも可能である。図２２は、本発明に係る光電センサの他の実施形態を示す構成図である。なお、図１〜２１に示す実施形態と実質的に同一の部分には同符号を付し、その説明は簡略化または省略するものとする。また、この光電センサを使用した光電センサシステムも、図１〜２１に示す光電センサシステムと実質的に同じ構成になるため、システムの図示は省略するものとする。

図２２に示す光電センサ１１は、単一の投光素子ＬＤｎｄを有する子局出力部１２ａと、単一の受光素子ＰＤｎｄを有する子局入力部１２ｂとで構成されているセンサ部が、複数連結されてなっている。センサ部の数に制限はなく必要に応じて必要な数を連結することができ、この光電センサも多数のセンサ部が連結されているが、図２２には便宜上５つのセンサ部１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ（以下、これらの総称としてセンサ部１１ということがある）のみを示すこととする。

また、光電センサ１１は、投光側の管理子局１０ａと、受光側の管理子局１０ｂを経由し、ＤＰ信号線７、ＤＮ信号線８に接続し、親局６を介した制御が可能となっている。投光側の管理子局１０ａと、受光側の管理子局１０ｂは、渡り配線１３を介してセンサ部１１ａに接続されており、センサ部１１ａからセンサ部１１ｅがそれぞれ子局間接続３４によってカスケード接続されている。さらに、センサ部１１の各々は、ＤＰ信号線７、ＤＮ信号線８に接続され、それぞれのセンサ部１１から被検出体の有無の検出信号が、ＤＰ信号線７、ＤＮ信号線８に送出されている。

この光電センサ１１においては、発光素子ＬＤｎｄから同じセンサ部１１ｎの受光素子ＰＤｎｄに至る投光信号が被検出体３５ａによって遮られることがない受光信号、すなわち、基準信号となる。また、発光素子ＬＤｎｄから、発光素子ＬＤｎｄを有するセンサ部１１ｎに隣接するセンサ部１１ｎ＋１（上段側）の受光素子ＰＤ（ｎ＋１）ｄに向かって斜めに分散した投光信号は、被検出体３５ａによって遮られ、受光素子ＰＤ（ｎ＋１）ｄにおける受光信号は減衰したものとなり、微小レベルの検出信号となる。そして、これら基準信号と検出信号のレベル差を比較し、被検出体３５ａの有無情報を検出する。なお、発光素子ＬＤｎｄを有するセンサ部１１ｎに隣接するセンサ部は、センサ部１１ｎ−１（初段側）であってもよい。ただし、どちらのセンサ部であっても実質的な差異はないため、以下、センサ部１１ｎ＋１の場合についてのみ説明することとする。

このように、子局入力部１２ｂは、受光素子を２つ有さないものであっても、隣り合った子局入力部１２ｂの受光素子を利用することで、受光素子を２つ有する子局入力部を使用した場合と同様の機能を果たすことができる。

管理子局１０ａおよび管理子局１０ｂは、それぞれに続く子局出力部１２ａ、子局入力部１２ｂに同一タイミングでカスケード信号（以下、ＴＤｎ信号ということがある）をそれぞれ送出する。子局入力部１２ｂまたは子局出力部１２ａは、このＴＤｎ信号によって伝送されてくる、自局のアドレスタイミングを受信し、次段側にカスケード接続された子局入力部１２ｂに対し、カスケード信号（ＴＤｎ＋１信号）を出力する。この際、カスケード信号であるＴＤｎ＋１信号は自局のアドレスにＣＫ信号の立ち下がりが２回カウントされた時に出力される。ＴＤｎ信号は、図１〜２１に示す光電センサシステムと同様、続く子局出力部あるいは子局入力部のアドレスタイミング信号となる。例えば、センサ部１１ｂの子局入力部１２ｂであれば、その受光タイミングは、センサ部１１ａの投光素子ＬＤ１ｄの投光タイミングと、センサ部１１ｂの投光素子ＬＤ２ｄの投光タイミングとなる。投光素子ＬＤ１ｄの投光タイミングでは、受光素子ＰＤ１ｄの受光信号は基準信号となり、受光素子ＰＤ２ｄの受光信号は検出信号となる。また、投光素子ＬＤ２ｄの投光タイミングでは、受光素子ＰＤ１ｄの受光信号は検出信号となり、受光素子ＰＤ２ｄの受光信号は基準信号となる。すなわち、センサ部１１ｎは、ＬＤ（ｎ−１）ｄの投光タイミングとＬＤｎｄの投光タイミングにおいて受光信号を受け付けることになる。受光信号は、図１〜２１に示す光電センサシステムと同様、都度受光信号をＡ／Ｄ変換器によってデジタル信号データとして、それぞれの記憶領域に記憶されることになる。

また、この光電センサ１１においても、被検出体３５ａの有無情報を２重に照合検出することができる。その場合、センサ部１１ｎの投光素子ＬＤｎと受光素子ＰＤｎの一対、およびセンサ部１１ｎの投光素子ＬＤｎとセンサ部１１ｎ＋１の受光素子ＰＤｎ＋１の一対を第１の組とし、センサ部１１ｎ＋１の投光素子ＬＤｎ＋１とセンサ部１１ｎの受光素子ＰＤｎの一対、およびセンサ部１１ｎ＋１の投光素子ＬＤｎ＋１と受光素子ＰＤｎ＋１の一対を第２の組とすればよい。

なお、この光電センサ１１における子局入力部１２ｂの基本的構成は、図１〜２１に示す前記光電センサシステムにおけるものと同じであるため、図８の子局入力部のシステム構成図を参照するものとする。
この子局入力部１２ｂは、図８において破線で示された受光素子ＰＤｎｕが省略され、受光素子ＰＤｎｄのみを有している。
隣接するセンサ部は、センサ部１１ｎ＋１であるが、検出照合を２重化する場合は、センサ部１１ｎ−１とセンサ部１１ｎ＋１の双方となる。

次に、上記光電センサ１１の動作を図２２に沿って説明する。まず、管理子局１０ａおよび１０ｂから、ＴＤ０タイミング信号が送出され、この時点で、センサ部１１ａの受光素子ＰＤ１ｄとセンサ部１１ｂの受光素子ＰＤ２ｄは、受光信号を、それぞれのセンサ部のＡ／Ｄ変換器１６でアナログ信号のデジタル信号化を行い、ＡＤＡＴ信号のデータレベルとして、それぞれのＲＡＭ１９に記憶保持する。この際、受光素子ＰＤ１ｄの受光信号はＡＤＡＴｄ信号のデータレベルとして、受光素子ＰＤ２ｄの受光信号はＡＤＡＴｕ信号のデータレベルとして、ＲＡＭ１９に記憶保持される。それぞれのＣＰＵ１８は、前記記憶保持されたＲＡＭ１９のＡＤＡＴｕ信号のデータレベルからＡＤＡＴｄ信号のデータレベルの差分を演算し、被検出体３５ａの有無判定結果をＲＡＭ１９の記憶エリアに記憶保持する。この光電センサ１１の例では、センサ部１１ａとセンサ部１１ｂの間の被検出体３５ａが有りとして検出される。

図２２において、破線で示す被検出体３５ｂは、正常な状態であれば収容されるべき被検出体が存在していないことを示す。この被検出体３５ｂの位置については、センサ部１１ｂの受光素子ＰＤ２ｄの受光信号がＡＤＡＴｄ信号のデータレベルとして、センサ部１１ｃの受光素子ＰＤ３ｄの受光信号がＡＤＡＴｕ信号のデータレベルとして、それぞれＡ／Ｄ変換器１６でデジタル信号化され、ＲＡＭ１９に記憶保持される。センサ部１１ｂと１１ｃのそれぞれのＣＰＵ１８は、ＲＡＭ１９に記憶保持されたＡＤＡＴｕ信号のデータレベルとＡＤＡＴｄ信号のデータレベルの差分を求める演算処理を行う。この光電センサの例では、被検出体が存在せず、センサ部１１ｂの投光素子ＬＤ２ｄから受光素子ＰＤ２ｄおよびＰＤ３ｄに至る投光信号はどちらも減衰しない。そのため、前記差分は０に近い値となり、被検出体３５ｂは無しと判定され、その判定結果がＲＡＭ１９の記憶エリアに記憶保持される。

被検出体３５ｃについては、センサ部１１ｃとセンサ部１１ｄが、被検出体３５についてのセンサ部１１ａ、１１ｂと同様の動作をし、有りと検出される。

被検出体３５ｄは、異常に傾きを持って保持されており、正常な場合に遮られることのないセンサ部１１ｄの投光素子ＬＤ４ｄから受光素子ＰＤ４ｄに至る投光信号が、被検出体３５ｄによって遮られた状態となっている。一方、投光素子ＬＤ４ｄからセンサ部１１ｅの受光素子ＰＤ５ｄに至る投光信号は被検出体３５ｄに遮断された状態となっている。基準信号と検出信号の両方が遮られていることから、被検出体３５ｄの異常保持や保管状態（斜め置き）異常が検出される。

図２３を参照しながら、この光電センサ１１における信号の授受タイミングの概略を説明する。図２３は、伝送信号のタイムチャート図である。なお、図２３のタイムチャート図と図１０のタイムチャート図の主な相違点は投光信号および受光信号であり、それ以外の信号については実質的に同一であることから、ここでは、受光信号であるＰＤ１ｄ信号、ＰＤ２ｄ信号、及びＰＤ３ｄ信号についてのみ説明する。
受光信号ＰＤ１ｄ信号は、投光信号ＬＤ１ｄあるいはＬＤ２ｄを受光した結果生成され、続くＰＤ２ｄ信号は、ＬＤ１ｄ信号、ＬＤ２ｄ信号、あるいはＬＤ３ｄ信号（図示せず）を受光した結果生成される。これらＰＤ１ｄ信号及びＰＤ２ｄ信号には、被検出体と交差する投光信号を受光した場合に生成された信号も含まれる。続く受光信号ＰＤ３ｄ信号もＰＤ２ｄ信号と同様に、ＬＤ２ｄ信号、ＬＤ３ｄ信号（図示せず）、あるいはＬＤ４ｄ信号（図示せず）を受光した結果生成される。このＰＤ３ｄ信号にも、被検出体と交差する投光信号を受光した場合に生成された信号が含まれる。さらにＰＤｎｄ信号まで、受光信号はＬＤ（ｎ−１）ｄ信号、ＬＤｎｄ信号、あるいはＬＤ（ｎ＋１）信号を受光した結果生成され、それぞれ受光レベルを記憶領域に記憶する。図中のＰＤ３ｄ信号において、波高値の低い破線で示す部分は、被検出体が収容されていた場合、つまり通常は投光信号が減衰した状態となることを示す。

この光電センサにおけるセンサ部１１ｎは、図１〜図２１で示すものと同様、子局出力部１２ａをなす投光ユニット３６と、子局出力部をなす受光ユニット３７とが組み合わされユニット化されたものとなっている。そのため、各段の間隔を自由に設定し、様々な厚さや大きさの被検出体に適用することができ、また、被検出体の形状が異なる場合への応用範囲を大きく広げることができる。という利点がある。

なお、上記実施形態では、いずれも、一つの投光素子からの投光信号を二つの受光素子で受け、それら受光素子のそれぞれが基準信号と検出信号を生成している。しかしながら、二つの異なる投光素子からの投光信号を、それぞれの時分割投光タイミングで一つの受光素子で受け、それぞれの時分割投光タイミングにおいて基準信号および検出信号を生成するものとしてもよい。その場合は、本発明に係る第二の光電センサの実施形態となる。第二の光電センサでは、上記効果を得られることに加え、さらに、受光部が単一の受光素子を備えるものであっても、隣接する受光部との信号の授受を行うことなく、基準信号と検出信号のレベル差を得ることができ、回路や演算をより簡素なものにできるという利点もある。

本発明に係る光電センサシステムの実施形態のシステム全体図である。 同光電センサシステムのブロックダイヤ図である。 同光電センサシステムにおける光電センサの構成図である。 同光電センサシステムにおける管理子局の機能ブロック図である。 同光電センサシステムにおける管理子局のシステムブロック図である。 同光電センサシステムにおける子局出力部のシステム構成図である。 同光電センサシステムにおける子局出力部のシステムブロック図である。 同光電センサシステムにおける子局入力部のシステム構成図である。 同光電センサシステムにおける子局入力部のシステムブロック図である。 同光電センサシステムにおける伝送信号のタイムチャート図である。 同光電センサシステムにおける管理子局プログラムフローチャート図である。 同光電センサシステムにおける子局出力部のプログラムフローチャート図である。 図１２に継続する同光電センサシステムにおける子局出力部のプログラムフローチャート図である。 同光電センサシステムにおける子局入力部プログラムフローチャート図である。 図１４に継続する同光電センサシステムにおける子局入力部のプログラムフローチャート図である。 図１５に継続する同光電センサシステムにおける子局入力部のプログラムフローチャート図である。 図１６に継続する同光電センサシステムにおける子局入力部のプログラムフローチャート図である。 図１７に継続する同光電センサシステムにおける子局入力部のプログラムフローチャート図である。 同光電センサシステムにおける論理判定図である。 同光電センサシステムにおける＃Ｂｎの子局入力部のＲＡＭメモリマップ図である。 同光電センサシステムにおける＃Ｂｎの子局入力部の演算データである。 本発明に係る光電センサシステムの他の実施形態における光電センサの構成図である。 同光電センサを使用した光電センサシステムにおける伝送信号のタイムチャート図である。

符号の説明

１ 制御部 ２ 出力ユニット ３ 入力ユニット
４ 制御信号 ５ 監視信号 ６ 親局
７ ＤＰ信号線 ８ ＤＮ信号線 １０ 管理子局
１１ 光電センサ １１ａ、…、１１ｎ センサ部
１２ 子局入力部、子局出力部 １３ 渡り配線 １４ アドレス設定
１５ ＭＣＵ １６ Ａ／Ｄ変換器 １７ カスケード線
１８ ＣＰＵ １９ ＲＡＭ ２０ ＲＯＭ
２１ Ｉ／Ｏバス ２２ ＣＫ端子 ２４ Ｔｏｕｔ端子
２７ Ｔｉｎ端子 ３０ ＬＵ端子 ３１ Ｉｏｕｔ端子
３２ Ｌｄ端子 ３３ コネクタ ３４ 子局間接続
３５ 被検出体 ３６ 投光ユニット ３７ 受光ユニット

Claims (12)

1. 対向して設置された投光部と受光部を有し、前記投光部と前記受光部の間の空間に収容された被検出体の有無を受光部の受光信号の強度変化として検出するもので、
   前記受光部は、前記投光部の投光タイミング信号に同期して作動する第１受光素子と第２受光素子を有し、
   前記投光部は、投光信号が前記被検出体を交差することなく前記第１受光素子に至り、前記被検出体を交差して前記第２受光素子に至る配置とされた第１投光素子と、投光信号が前記被検出体を交差することなく前記第２受光素子に至り、前記被検出体を交差して前記第１受光素子に至る配置とされた第２投光素子を有し、
   前記第１投光素子と前記第１受光素子の一対、および前記第１投光素子と前記第２受光素子の一対を第１の組とし、
   前記第２投光素子と前記第１受光素子の一対、および前記第２投光素子と前記第２受光素子の一対を第２の組とし、
   前記第１の組において、前記被検出体により減衰しない前記第１受光素子の受光信号と、前記被検出体により減衰する前記第２受光素子の受光信号のレベル差を比較し、前記被検出体の有無情報を検出し、
   かつ、
   前記第２の組において、前記被検出体により減衰する前記第１受光素子の受光信号と、前記被検出体により減衰しない前記第２受光素子の受光信号のレベル差を比較し、前記被検出体の有無情報を検出し、
   前記第１の組から得る前記被検出体の有無情報と前記第２の組から得る前記被検出体の有無情報から被検出体の有無情報を２重に照合検出することを特徴とする光電センサ。
2. 請求項１において、
   前記第１の組における前記レベル差の比較を前記第１投光素子の投光タイミングで行い、前記第２の組における前記レベル差の比較を前記第２投光素子の投光タイミングで行うことを特徴とする光電センサ。
3. 対向して設置された投光部と受光部を有し、前記投光部と前記受光部の間の空間に収容された被検出体の有無を受光部の受光信号の強度変化として検出するもので、
   前記投光部は、前記被検出体を交差することなく前記受光部に至る投光信号を投光する第１投光素子と、前記被検出体を交差して前記受光部に至る投光信号を投光する第２投光素子を有し、
   前記第１投光素子からの前記被検出体により減衰されない投光信号を受けて生成された時分割受光信号と、前記第２投光素子からの前記被検出体により減衰される投光信号を受けて生成されたもう一つの時分割受光信号のレベル差を比較し、被検出体の有無情報を検出することを特徴とする光電センサ。
4. 対向して設置された投光部と受光部を有し、前記投光部と前記受光部の間の空間に収容された被検出体の有無を受光部の受光信号の強度変化として検出するもので、
   前記投光部は第１投光素子と第２投光素子を有し、
   前記受光部は、前記第１投光素子からの前記被検出体により減衰されない投光信号及び前記第２投光素子からの前記被検出体により減衰される投光信号を受ける第１受光素子と、前記第２投光素子からの前記被検出体により減衰されない投光信号及び前記第１投光素子からの前記被検出体により減衰される投光信号を受ける第２受光素子を有し、
   前記第１投光素子と前記第１受光素子の一対、および前記第２投光素子と前記第１受光素子の一対を第１の組とし、
   前記第２投光素子と前記第２受光素子の一対、および前記第１投光素子と前記第２受光素子の一対を第２の組とし、
   前記第１の組において、前記被検出体により減衰しない前記第１受光素子の時分割受光信号と、前記被検出体により減衰する前記第１受光素子のもう一つの時分割受光信号のレベル差を比較し、前記被検出体の有無情報を検出し、
   かつ、
   前記第２の組において、前記被検出体により減衰する前記第２受光素子の時分割受光信号と、前記被検出体により減衰しない前記第２受光素子のもう一つの時分割受光信号のレベル差を比較し、前記被検出体の有無情報を検出し、
   前記第１の組から得る前記被検出体の有無情報と前記第２の組から得る前記被検出体の有無情報から被検出体の有無情報を２重に照合検出することを特徴とする光電センサ。
5. 請求項４において、前記レベル差の比較を、前記第１投光素子および前記第２投光素子の時分割投光タイミングで行うことを特徴とする光電センサ。
6. 請求項１、２、４または５において、
   前記第１の組において得られる前記被検出体の有無情報と前記第２の組において得られる前記被検出体の有無情報から前記被検出体の有無情報を２重に照合し、前記被検出体の有無を検出しない場合、前記被検出体の異常状態および／またはセンサ故障を検出することを特徴とする光電センサ。
7. 請求項１、２、４、５または６に記載の前記光電センサを多段構成し、前記被検出体の複数を検出する光電センサであって、
   前記第２の組における前記第２投光素子と、
   前記第２の組に関する検出が行われる被検出体に隣り合わせにある他の被検出体についての前記第１の組における前記第１投光素子を共用し、
   前記第２の組における前記第２受光素子と、
   前記他の被検出体についての前記第１の組における前記第１受光素子を共用する
   ことを特徴とする光電センサ。
8. 請求項３に記載の前記光電センサを多段構成し、前記被検出体の複数を検出する光電センサであって、
   前記第２の投光素子は、投光信号が交差する被検出体に隣り合わせにある他の被検出体についての前記第１投光素子として共用され、
   前記第２受光素子は、前記他の被検出体についての前記第１受光素子として共用されることを特徴とする光電センサ。
9. 請求項１〜８の何れかにおいて、
   対をなす前記投光部と前記受光部をユニット化したことを特徴とする光電センサ。
10. 請求項１〜９の何れかに記載の光電センサを複数備え、
    一連の前記投光部に接続された第１の管理子局と、前記投光部に対応する一連の前記受光部に接続された第２の管理子局とを備え、
    前記第１の管理子局は、前記投光タイミング信号を創出し、前記第２の管理子局は前記投光タイミング信号に同期する受光信号のタイミング信号を創出する光電センサシステム。
11. 請求項１０において、
    一連の前記投光部と一連の前記受光部の複数が共通のデータ信号線に接続され、前記被検出体の有無情報、前記被検出体の異常状態および／またはセンサ故障情報を、上位親局に伝達することを特徴とする光電センサシステム。
12. 請求項１、２、４または５に記載の光電センサを備え、
    前記第１の組において得られる前記被検出体の有無情報と前記第２の組において得られる前記被検出体の有無情報から前記被検出体の有無情報を２重に照合し、前記被検出体の有無を検出しない場合、前記被検出体の異常状態および／またはセンサ故障を検出することを特徴とする光電センサシステム。

Images