JP4471889B2

JP4471889B2 - 報知音発生装置

Info

Publication number: JP4471889B2
Application number: JP2005159745A
Authority: JP
Inventors: 憲史杉村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-05-31
Filing date: 2005-05-31
Publication date: 2010-06-02
Anticipated expiration: 2025-05-31
Also published as: JP2006337537A

Description

本発明は、報知音発生装置に関し、特に制御端子数を多くすることなく、報知音の音量段数を増加させる報知音発生装置に関する。

圧電素子のような振動子が発生する報知音によって、電子機器、電気機器の動作状態または異常状態を報知する報知音発生装置が、各種製品に多く使用されている。報知音の音量を多段に変化させ、多種類あるいは多段階の動作状態、または異常状態を報知するためには、音量の変化段数に応じた制御端子数を必要とする。例えば、特許文献１は、圧電振動子の鳴動による音量を切替設定する音量設定回路を圧電振動子駆動回路に備え、この音量設定回路に備えた抵抗端子を切替えて圧電振動子に印加する電圧を変化させるものである。またパルス波形発生回路に圧電振動子の鳴動による音色を切替設定する音色設定回路を備えて、音色設定回路により設定したパルス波形を圧電振動子駆動回路に加えるものである。
特開平９−２７００８８号公報

特許文献１の音量設定回路は、音量設定数に応じていくつかの抵抗をスイッチで切替えるものであるから、その音量設定数に対応した数の抵抗と切替えスイッチ端子数を備える必要がある。
本発明は、少ない制御端子数を備え、この制御端子数より振動子の音量の切替え段階を多くする報知音発生装置を提供するものである。

本発明の報知音発生装置は、第１レベル信号と、第２レベル信号と、第１パルス信号とを含む第１制御信号を出力する第１制御手段と、前記第１制御信号を受けて振動子の一端に第１制御信号に対応する第１及び第２レベル電位と第１パルス電位を印加可能な第１駆動手段と、第３レベル信号と、第２パルス信号を含む第２制御信号を出力する第２制御手段と、前記第２制御信号を受けて振動子の他端に第２制御信号に対応する第３レベル電位と第２パルス電位を印加可能な第２駆動手段と、第１制御手段および第２制御手段を制御する第１制御部とを備え、前記第１制御部は、第１及び第２制御手段を制御して、振動子の一端に第１または第２レベル電位を印加するとき、他端に第２パルス電位を印加し、振動子の一端に第１パルス電位を印加するとき、他端に第３レベル電位を印加することにより、前記課題を解決する。
また本発明の報知音発生装置は、第１レベル信号と、第２レベル信号と、第１パルス信号とを含む第１制御信号を出力する第１制御手段と、第３レベル信号と、第４レベル信号と、第２パルス信号とを含む第３制御信号を出力する第３制御手段と、前記第１及び第３制御信号を受けて振動子の一端に第１、第２、第３及び第４レベル電位と、第１、第２、第３及び４パルス電位を印加可能な第３駆動手段と、第５レベル信号と、第３パルス信号を含む第４制御信号を出力する第４制御手段と、前記第４制御信号を受けて振動子の他端に第４制御信号に対応する第５レベル電位と第３パルス電位を印加可能な第４駆動手段と、第１制御手段と第３制御手段及び第４制御手段を制御する第２制御部とを備え、前記第２制御部は、第１、第３及び第４制御手段を制御して、振動子の一端に第１、第２、第３、第４レベル電位のいずれか１つのレベル電位を印加するとき、他端に第３パルス電位を印加し、振動子の一端に第１、第２、第３、４パルス電位のいずれかを印加するとき、他端に第３レベル電位を印加することにより、前記課題を解決する。

また、本発明の報知音発生装置は、直流電源の正または負の出力端子の一方を接地し、他方の端子と接地間に第１の抵抗と第２の抵抗の直列回路を接続し、前記第１の抵抗と第２の抵抗の接続点の電圧を振動子の一端に印加し、振動子の他端を第１のスイッチング素子を介して接地するとともに、前記接続点に第３の抵抗を接続し、前記第３の抵抗を第２のスイッチング素子を介して接地し、前記第１のスイッチング素子の制御端子を、第１レベル信号と、第１パルス信号を含む第１制御信号を出力するＣＰＵの第１のポートに接続し、第１のスイッチング素子が前記第１制御信号を受けて振動子の他端に第１制御信号に対応する第１レベル電位または第１パルス電位を出力し、前記第２のスイッチング素子の制御端子を、第２レベル信号と、第３レベル信号と、第２パルス信号を含む第２制御信号を出力するＣＰＵの第２のポートに接続し、第２のスイッチング素子が第２の制御信号を受けて振動子の一端に第２レベル電位、第３レベル電位または第２パルス電位を出力し、振動子の一端に第２または第３レベル電位が印加されるとき、他端に第１パルス電位が印加され、振動子の一端に第２パルス電位が印加されるとき、他端に第１レベル電位が印加されるものである。

本発明の報知音発生装置は、第１の制御信号を出力する第１の制御手段と、前記第１の制御信号により振動子の一端に印加される駆動電圧を第１の駆動電圧と第２の駆動電圧に切替える第１の駆動手段と、第２の制御信号を出力する第２の制御手段と、前記第２の制御信号により振動子の他端に接続される電位状態を第１の電位状態と第２の電位状態に切替える第２の駆動手段と、前記第１の制御手段および第２の制御手段を制御する制御手段を備えるので、第１の制御手段と第２の制御手段の２つを制御して、３段階の音量を得ることができる。

また本発明の報知音発生装置は、第３の制御信号を出力する第３の制御手段と、前記第３の制御信号により振動子の一端に印加される駆動電圧を第３の駆動電圧と第４の駆動電圧に切替える第３の駆動手段を更に備えるので、３つの制御手段を制御して、８段階の音量を得ることができる。
また本発明の報知音発生装置は、前記制御手段が前記第１の制御信号、第２の制御信号または第３の制御信号の少なくとも１つを所定の周期で切替えるので、制御手段の構成が簡単になる。

また本発明の報知音発生装置は、電源と接地間に第１の抵抗と第２の抵抗の直列回路を接続し、前記第１の抵抗と第２の抵抗の接続点電圧を振動子の一方の端子に印加し、振動子の他方の端子に第１のスイッチング素子を介して接地するとともに、前記接続点に第３の抵抗を接続し、前記第３の抵抗を第２のスイッチング素子を介して接地し、前記第１のスイッチング素子の制御端子をＣＰＵの第１のポートに接続し、前記第２のスイッチング素子の制御端子をＣＰＵの第２のポートに接続して、前記接続点に第１の駆動電圧と第２の駆動電圧を切替えて出力するので、回路構成が簡単であり、スイッチング素子数を少なくすることができる。

本発明の報知音発生装置は、図１に示すように、第１の制御信号を出力する第１の制御手段１と、前記第１の制御信号により振動子２の一端に印加される駆動電圧を第１の駆動電圧と第２の駆動電圧に切替える第１の駆動手段３と、第２の制御信号を出力する第２の制御手段４と、前記第２の制御信号により振動子２の他端に接続される電位状態を第１の電位状態と第２の電位状態に切替える第２の駆動手段５と、前記第１の制御手段および第２の制御手段を制御する制御手段６を備える。さらに第３の制御信号を出力する第３の制御手段７と、前記第３の制御信号により振動子２の一端に印加される駆動電圧を第３の駆動電圧と第４の駆動電圧に切替える第３の駆動手段８を更に備える。

（実施の形態１）
本発明の報知音発生装置は、詳細には図２に示すように構成される。図２において、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３は半導体集積回路よりなり、ＣＰＵ１１はＲＯＭ１２に格納されたプログラムにしたがって動作し、本発明の報知音発生装置の動作を制御する。ＲＡＭ１３はＣＰＵ１１が動作をする場合に一時的にデータを保存する。本発明においてＣＰＵ１１は第１のポートＰ１と、第２のポートＰ２を備え、振動子Ｂｚの出力音量を制御するパルスを出力する。
本発明の報知音発生装置は、例えばデジタル複写機に使用され、デジタル複写機が複写モード、スキャナモード、プリントモードなどユーザが設定した動作モードを終了したとき、デジタル複写機が動作中に紙詰まりのような不具合を生じたとき、紙切れ、トナー切れ、感光体交換などデジタル複写機のメンテナンスを必要とするときに、それぞれ異なる大きさの音量で報知音を発生するように使用される。また徐々に音量を大きくするように使用する。したがってデジタル複写機が上記の状態を検知したとき、ＣＰＵ１１に制御信号を供給する。

本発明の報知音発生回路は直流電源２１より抵抗Ｒ１およびＲ２の直列回路を介して接地電位２２に接続する。抵抗Ｒ１とＲ２の接続点２３は第１のトランジスタＴｒ１のベース端子に接続され、トランジスタＴｒ１のエミッタは抵抗Ｒ４を介して振動子Ｂｚの一方の端子に接続される。振動子は例えば圧電素子が使用される。トランジスタＴｒ１のコレクタは電源２１に接続する。
トランジスタＴｒ１は接続点２３電圧がＶ１でもＶ２でもいずれも飽和状態となり、接続点２３の電位はトランジスタＴｒ１のベース−エミッタおよび抵抗Ｒ４を経由して振動子Ｂｚの一方の端子に接続されるので、トランジスタＴｒ１のコレクタ−エミッタ間およびベース−エミッタ間の電圧降下、および抵抗Ｒ４の電圧降下はわずかであるため無視すると、接続点２３の電圧とほぼ同一の電圧が振動子Ｂｚの一方の端子に印加される。
なお、トランジスタＴｒ１を接続せず振動子Ｂｚの一方の端子を直接接続点２３に接続すると、振動子Ｂｚに流れ込む電流値が振動子Ｂｚのばらつきや温度特性によって増減し、抵抗Ｒ１を流れる電流が変動する結果、接続点２３の電圧が変動してしまう。しかしトランジスタＴｒ１を接続することによって振動子Ｂｚへの電流は電源２１からトランジスタＴｒ１を経由して供給され、抵抗Ｒ１を流れる電流は振動子Ｂｚへの電流の変化によって変化することが無く、接続点２３の電圧が安定する。

接続点２３はさらに抵抗Ｒ３を介して、トランジスタＴｒ２のコレクタに接続される。トランジスタＴｒ２はベースがバイアス抵抗１４、１５を介して、ＣＰＵ１１のポートＰ１に接続される。トランジスタＴｒ２はＣＰＵ１１のポートＰ１のパルス出力によりスイッチング動作し、オン状態とオフ状態に変化する。トランジスタＴｒ２がオン状態のときは抵抗Ｒ２とＲ３が並列抵抗として作用し、オフ状態のときは抵抗Ｒ２だけになる。
振動子Ｂｚの他方の端子は、トランジスタＴｒ３のコレクタに接続される。トランジスタＴｒ３のエミッタは接地電位２２に接続され、ベースはバイアス抵抗１６、１７を介してＣＰＵ１１のポートＰ２に接続される。したがってポートＰ２の出力によりトランジスタＴｒ３はオン状態とオフ状態に変化し、オン状態のとき振動子Ｂｚの他端を接地電位に接続し、オフ状態のとき振動子Ｂｚの他端をハイインピーダンス状態にする。
トランジスタＴｒ２、Ｔｒ３は他のスイッチング素子を使用してもよい。

本発明のＣＰＵ１１のポートＰ１とＰ２は、図３（ａ）（ｂ）に示すようにパルスを出力する。
本発明の第１の動作状態は、ポートＰ１がローレベルを出力する。このときポートＰ２はローレベルとハイレベルに短周期で変化するパルスである。これによりトランジスタＴｒ２はオフ状態になり、接続点２３の電圧は、抵抗Ｒ１とＲ２の直列接続により決められる。すなわち接続点２３の電圧Ｖ１は、下記（１）式の通りである。
Ｖ１≒Ｖｃｃ＊Ｒ２／（Ｒ１＋Ｒ２）・・・・・（１）
なお、計算の簡略化のためトランジスタＴｒ１のコレクターエミッタ間、ベースーエミッタ間の電圧降下、抵抗Ｒ４の電圧降下は無視している。
この接続点２３の電圧Ｖ１は、トランジスタＴｒ１を介して振動子Ｂｚの一方の端子に印加される。

またＣＰＵ１１のポートＰ２は短周期でハイレベルとローレベルに変化するパルスである。この短周期パルスに対応してトランジスタＴｒ３はオン状態とオフ状態に変化し、振動子Ｂｚの他端を接地電位とハイインピーダンス状態にする。
このように振動子Ｂｚの両端が変化することにより、振動子Ｂｚに印加される電圧は図３（ｃ）の期間ｔ１に示すように、０Ｖ〜Ｖ１に変化するパルス電圧が印加される。ポートＰ２がローレベルのとき振動子Ｂｚの他端がハイインピーダンスになり、振動子Ｂｚの他端は０Ｖにならないが、振動子Ｂｚの一方の端子に電圧Ｖ１が印加されていることにより、実質的には振動子Ｂｚの他端がハイインピーダンスのときも電圧Ｖ１が印加されたのと同様に動作する。これにより振動子Ｂｚは第１の音量で報知音を発生する。
このときのポートＰ２のパルス周期は、２ｋＨｚが好ましい。

次にＣＰＵ１１のポートＰ１がハイレベルに変化した第２の動作状態は、トランジスタＴｒ２がオン状態になり、接続点２３の電圧は、抵抗Ｒ２とＲ３の並列接続と、抵抗Ｒ１の直列接続により決められる。すなわち接続点２３の電圧Ｖ２は、下記（２）式の通りである。
Ｖ２≒Ｖｃｃ＊（Ｒ２／／Ｒ３）／〔（Ｒ１＋（Ｒ２／／Ｒ３））・・・・・（２）
なお、／／は並列抵抗の計算式を表す。計算の簡略化のためトランジスタＴｒ２のコレクターエミッタ間の電圧降下は無視している。
この接続点２３の電圧Ｖ２は、トランジスタＴｒ１を介して振動子Ｂｚの一方の端子に印加される。

またＣＰＵ１１のポートＰ２は、前記第１の動作状態と同様に短周期でハイレベルとローレベルに変化するパルスである。この短周期パルスに対応してトランジスタＴｒ３はオン状態とオフ状態に変化し、振動子Ｂｚの他端を接地電位とハイインピーダンス状態にする。
このように振動子Ｂｚの両端が変化することにより、振動子Ｂｚに印加される電圧は図３（ｃ）の期間ｔ２に示すように、０Ｖ〜Ｖ２に変化するパルス電圧が印加される。これにより振動子Ｂｚは第２の音量で報知音を発生する。第２の音量は第１の音量よりも小さい。
このときのポートＰ２のパルス周期は、２ＫＨｚが好ましい。

更に第３の動作状態は、ＣＰＵ１１のポートＰ１が短周期でハイレベルとローレベルに変化するパルスであり、かつポートＰ２がハイレベルを維持するパルスである。
ポートＰ１が短周期パルスであるために、接続点２３の電圧は、上記(１)式と（２）式に従い、電圧Ｖ１とＶ２の間を、パルスの周期にしたがって変化する。
またＣＰＵ１１のポートＰ２は、ハイレベルであるからトランジスタＴｒ３はオン状態になり、振動子Ｂｚの他端を接地電位状態にする。
このように振動子Ｂｚの両端が変化することにより、振動子Ｂｚに印加される電圧は図３（ｃ）の期間ｔ３に示すように、Ｖ１〜Ｖ２を変化するパルス電圧が印加される。これにより振動子Ｂｚは第３の音量で報知音を発生する。第３の音量は第１および第２の音量よりも小さい。
このときのポートＰ１のパルス周期は、２ＫＨｚが好ましい。
以上のように２つのポートで３段階の音量を実現設定することができる。各音量の大きさは抵抗値の設定により任意に調整することができる。

(実施の形態２)
この実施の形態は、図４に示すように、接続点２３に抵抗Ｒ５が接続され、この抵抗Ｒ５がトランジスタＴｒ４のコレクタに接続される。このトランジスタＴｒ４のベースはバイアス抵抗１８、１９を介してＣＰＵ１１のポートＰ３に接続される。その他の点は実施の形態１に示した図１と同じである。トランジスタＴｒ４は他のスイッチング素子を使用してもよい。

この実施の形態２の第１の動作状態は、ポートＰ１がローレベルであり、かつポートＰ３がローレベルである。このときポートＰ２はローレベルとハイレベルに短周期で変化するパルスである。これによりトランジスタＴｒ２およびＴｒ４はオフ状態になり、接続点２３の電圧は、抵抗Ｒ１とＲ２の直列接続により決められ、上記（１）式の通りである。
またＣＰＵ１１のポートＰ２は短周期でハイレベルとローレベルに変化するパルスである。この短周期パルスに対応してトランジスタＴｒ３はオン状態とオフ状態に変化し、振動子Ｂｚの他端を接地電位とハイインピーダンス状態にする。
このように振動子Ｂｚの両端が変化することにより、振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ１に示すように、０Ｖ〜Ｖ１に変化するパルス電圧が印加される。ポートＰ２がローレベルのとき振動子Ｂｚの他端がハイインピーダンスになり、振動子Ｂｚの他端は０Ｖにならないが、振動子Ｂｚの一方の端子に電圧Ｖ１が印加されていることにより、実質的には振動子Ｂｚの他端がハイインピーダンスのときも電圧Ｖ１が印加されたのと同様に動作する。これにより振動子Ｂｚは第１の音量で報知音を発生する。

次に第２の動作状態は、ポートＰ１がハイレベルであり、ポートＰ３がローレベルである。このときポートＰ２はローレベルとハイレベルに短周期で変化するパルスである。これによりトランジスタＴｒ２がオン状態になり、接続点２３の電圧Ｖ２は、抵抗Ｒ２とＲ３の並列接続と、抵抗Ｒ１の直列接続により決められ、上記（２）式の通りである。
ここでＣＰＵ１１のポートＰ２は、前記第１の動作状態と同様に短周期でハイレベルとローレベルに変化するパルスであり、トランジスタＴｒ３はオン状態とオフ状態に変化し、振動子Ｂｚの他端を接地電位とハイインピーダンス状態に変化させる。
このように振動子Ｂｚの両端が変化することにより、振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ２に示すように、０Ｖ〜Ｖ２に変化するパルス電圧が印加される。これにより振動子Ｂｚは第２の音量で報知音を発生する。第２の音量は第１の音量よりも小さい。

第３の動作状態は、ポートＰ１がローレベルであり、ポートＰ３がハイレベルである。このときポートＰ２はローレベルとハイレベルに短周期で変化するパルスである。これによりトランジスタＴｒ４がオン状態になり、接続点２３の電圧Ｖ３は、抵抗Ｒ２とＲ５の並列接続と、抵抗Ｒ１の直列接続により決められ、下記（３）式の通りである。
Ｖ３≒Ｖｃｃ＊（Ｒ２／／Ｒ５）／〔（Ｒ１＋（Ｒ２／／Ｒ５））・・・・・（３）
なお、／／は並列抵抗の計算式を表す。計算の簡略化のためトランジスタＴｒ２、Ｔｒ４のコレクターエミッタ間の電圧降下は無視している。
ここでＣＰＵ１１のポートＰ２は、前記第１の動作状態と同様に短周期でハイレベルとローレベルに変化するパルスであり、トランジスタＴｒ３はオン状態とオフ状態に変化し、振動子Ｂｚの他端を接地電位とハイインピーダンス状態にする。
このように振動子Ｂｚの両端が変化することにより、振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ３に示すように、０Ｖ〜Ｖ３に変化するパルス電圧が印加される。これにより振動子Ｂｚは第３の音量で報知音を発生する。第３の音量は第１および第２の音量よりも小さい。

第４の動作状態は、ポートＰ１およびＰ３がハイレベルであり、ポートＰ２はローレベルとハイレベルに短周期で変化するパルスである。これによりトランジスタＴｒ２およびＴｒ４がオン状態になり、接続点２３の電圧Ｖ４は、抵抗Ｒ２とＲ３とＲ５の並列接続と、抵抗Ｒ１の直列接続により決められ、下記（４）式の通りである。
Ｖ４≒Ｖｃｃ＊（Ｒ２／／Ｒ３／／Ｒ５）／〔（Ｒ１＋（Ｒ２／／Ｒ３／／Ｒ５）〕・・（４）
なお、／／は並列抵抗の計算式を表す。計算の簡略化のためトランジスタＴｒ２、Ｔｒ４のコレクターエミッタ間の電圧降下は無視している。
ここでＣＰＵ１１のポートＰ２は、前記第１の動作状態と同様に短周期でハイレベルとローレベルに変化するパルスであり、トランジスタＴｒ３はオン状態とオフ状態に変化し、振動子Ｂｚの他端を接地電位とハイインピーダンス状態にする。
このように振動子Ｂｚの両端が変化することにより、振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ４に示すように、０Ｖ〜Ｖ４に変化するパルス電圧が印加される。これにより振動子Ｂｚは第４の音量で報知音を発生する。第４の音量は第１および第２および第３の音量よりも小さい。

第５の動作状態は、ポートＰ１はローレベルであり、ポートＰ２がハイレベルである。ポートＰ３はローレベルとハイレベルに短周期で変化するパルスであり、これによりトランジスタＴｒ４がオフ状態になる。トランジスタＴｒ２は、オン状態とオフ状態に変化し、接続点２３の電圧は、オフ状態のときは抵抗Ｒ２と、抵抗Ｒ１の直列接続により決められる上記（１）式になり、オン状態のときは抵抗Ｒ２とＲ３の並列接続と、抵抗Ｒ１の直列接続により決められる上記（２）式になる。このように振動子Ｂｚの一方の電圧はポートＰ１のパルスによって決められる周期で、（１）式と（２）式の電圧に変化する。
ここでＣＰＵ１１のポートＰ２は、ハイレベルを持続するパルスであるから、トランジスタＴｒ３はオン状態になり、振動子Ｂｚの他端を接地電位にする。
このように振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ５に示すように、Ｖ１〜Ｖ２に変化するパルス電圧が印加される。これにより振動子Ｂｚは第５の音量で報知音を発生する。第５の音量はＶ１とＶ２の差により決められるが、ここでは第３の音量よりも小さく第４の音量よりも大きい。

第６の動作状態は、ポートＰ１はローレベルとハイレベルに短周期で変化するパルスであり、ポートＰ２がハイレベル、ポートＰ３がハイレベルである。これによりトランジスタＴｒ４がオン状態になる。トランジスタＴｒ２は、オン状態とオフ状態に変化するので、接続点２３の電圧は、トランジスタＴｒ２がオフ状態のときは抵抗Ｒ２とＲ５の並列接続と、抵抗Ｒ１の直列接続により決められる上記（３）式になり、オン状態のときは抵抗Ｒ２とＲ３とＲ５の並列接続と、抵抗Ｒ１の直列接続により決められる上記（４）式になる。このように振動子Ｂｚの一方の電圧はポートＰ１のパルスによって決められる周期で、（３）式と（４）式の電圧に変化する。
ここでＣＰＵ１１のポートＰ２は、ハイレベルを持続するパルスであるから、トランジスタＴｒ３はオン状態になり、振動子Ｂｚの他端を接地電位にする。
このように振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ６に示すように、Ｖ３〜Ｖ４を変化するパルス電圧が印加される。これにより振動子Ｂｚは第６の音量で報知音を発生する。第６の音量はＶ３とＶ４の差により決められるが、ここでは第５の音量よりも小さく第４の音量よりも大きい。

第７の動作状態は、ポートＰ１はローレベルであり、ポートＰ２がハイレベルである。ポートＰ３がローレベルとハイレベルに短周期で変化するパルスである。これによりトランジスタＴｒ２がオフ状態になる。トランジスタＴｒ４は、オン状態とオフ状態に変化するので、接続点２３の電圧は、トランジスタＴｒ４がオン状態のときは抵抗Ｒ２とＲ５の並列接続と、抵抗Ｒ１の直列接続により決められる上記（３）式になり、オフ状態のときは抵抗Ｒ２と抵抗Ｒ１の直列接続により決められる上記（１）式になる。このように振動子Ｂｚの一方の電圧はポートＰ１のパルスによって決められる周期で、（１）式と（３）式の電圧に変化する。
ここでＣＰＵ１１のポートＰ２は、ハイレベルを持続するパルスであるから、トランジスタＴｒ３はオン状態になり、振動子Ｂｚの他端を接地電位にする。
このように振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ７に示すように、Ｖ１〜Ｖ３を変化するパルス電圧が印加される。これにより振動子Ｂｚは第７の音量で報知音を発生する。第７の音量はＶ１とＶ３の差により決められるが、ここでは第２の音量よりも小さく第３の音量よりも大きい。

第８の動作状態は、ポートＰ１およびポートＰ２がハイレベルである。ポートＰ３はローレベルとハイレベルに短周期で変化するパルスである。これによりトランジスタＴｒ２がオン状態になる。トランジスタＴｒ４は、オン状態とオフ状態に変化するので、接続点２３の電圧は、トランジスタＴｒ４がオン状態のときは抵抗Ｒ２とＲ３とＲ５の並列接続と、抵抗Ｒ１の直列接続により決められる上記（４）式になり、オフ状態のときは抵抗Ｒ２とＲ５の並列接続と、抵抗Ｒ１の直列接続により決められる上記（２）式になる。このように振動子Ｂｚの一方の電圧はポートＰ１のパルスによって決められる周期で、（４）式と（２）式の電圧に変化する。
ここでＣＰＵ１１のポートＰ２は、ハイレベルを持続するパルスであるから、トランジスタＴｒ３はオン状態になり、振動子Ｂｚの他端を接地電位にする。
このように振動子Ｂｚに印加される電圧は図５（ｄ）の期間ｔ８に示すように、Ｖ２〜Ｖ４を変化するパルス電圧が印加される。これにより振動子Ｂｚは第７の音量で報知音を発生する。第８の音量はＶ２とＶ４の差により決められるが、ここでは第７の音量よりも小さく第３の音量よりも大きい。
以上のように８段階の音量を３つのポートにより実現することができる。音量の大きさは抵抗値の設定により任意に調整することができる。またポートＰ１、Ｐ２、Ｐ３の各パルス周期は、等しく書いているが、異なっていてもよい。
８段階のポートＰ１、Ｐ２、Ｐ３の出力と、振動子Ｂｚに印加される電圧を図６に示す。

報知音発生装置のブロック図である。実施の形態１の回路図である。実施の形態１のタイムチャート図である。実施の形態２の回路図である。実施の形態２のタイムチャート図である。ポート１、２、３の出力と、振動子Ｂｚに印加される電圧を示す図である。

符号の説明

１第１の制御手段
２圧電素子
３第１の駆動手段
４第２の制御手段
５第２の駆動手段
６制御手段
７第３の制御手段
８第３の駆動手段
１１ＣＰＵ
２１電源
２２接地
２３接続点
Ｒ１抵抗
Ｒ２抵抗
Ｒ３抵抗
Ｂｚ振動子
Ｔｒ２トランジスタ
Ｔｒ３トランジスタ
Ｔｒ４トランジスタ

Claims

第１レベル信号と、第２レベル信号と、第１パルス信号とを含む第１制御信号を出力する第１制御手段と、
前記第１制御信号を受けて振動子の一端に第１制御信号に対応する第１及び第２レベル電位と第１パルス電位を印加可能な第１駆動手段と、
第３レベル信号と、第２パルス信号を含む第２制御信号を出力する第２制御手段と、
前記第２制御信号を受けて振動子の他端に第２制御信号に対応する第３レベル電位と第２パルス電位を印加可能な第２駆動手段と、
第１制御手段および第２制御手段を制御する第１制御部と、
を備え、
前記第１制御部は、第１及び第２制御手段を制御して、振動子の一端に第１または第２レベル電位を印加するとき、他端に第２パルス電位を印加し、振動子の一端に第１パルス電位を印加するとき、他端に第３レベル電位を印加することを特徴とする報知音発生装置。
第１レベル信号と、第２レベル信号と、第１パルス信号とを含む第１制御信号を出力する第１制御手段と、
第３レベル信号と、第４レベル信号と、第２パルス信号とを含む第３制御信号を出力する第３制御手段と、
前記第１及び第３制御信号を受けて振動子の一端に第１、第２、第３及び第４レベル電位と、第１、第２、第３及び４パルス電位を印加可能な第３駆動手段と、
第５レベル信号と、第３パルス信号を含む第４制御信号を出力する第４制御手段と、
前記第４制御信号を受けて振動子の他端に第４制御信号に対応する第５レベル電位と第３パルス電位を印加可能な第４駆動手段と、
第１制御手段と第３制御手段及び第４制御手段を制御する第２制御部と、
を備え、
前記第２制御部は、第１、第３及び第４制御手段を制御して、振動子の一端に第１、第２、第３、第４レベル電位のいずれか１つのレベル電位を印加するとき、他端に第３パルス電位を印加し、振動子の一端に第１、第２、第３、４パルス電位のいずれかを印加するとき、他端に第３レベル電位を印加することを特徴とする報知音発生装置。
直流電源の正または負の出力端子の一方を接地し、他方の端子と接地間に第１の抵抗と第２の抵抗の直列回路を接続し、前記第１の抵抗と第２の抵抗の接続点の電圧を振動子の一端に印加し、振動子の他端を第１のスイッチング素子を介して接地するとともに、前記接続点に第３の抵抗を接続し、前記第３の抵抗を第２のスイッチング素子を介して接地し、前記第１のスイッチング素子の制御端子を、第１レベル信号と、第１パルス信号を含む第１制御信号を出力するＣＰＵの第１のポートに接続し、第１のスイッチング素子が前記第１制御信号を受けて振動子の他端に第１制御信号に対応する第１レベル電位または第１パルス電位を出力し、前記第２のスイッチング素子の制御端子を、第２レベル信号と、第３レベル信号と、第２パルス信号を含む第２制御信号を出力するＣＰＵの第２のポートに接続し、第２のスイッチング素子が第２の制御信号を受けて振動子の一端に第２レベル電位、第３レベル電位または第２パルス電位を出力し、
振動子の一端に第２または第３レベル電位が印加されるとき、他端に第１パルス電位が印加され、振動子の一端に第２パルス電位が印加されるとき、他端に第１レベル電位が印加されることを特徴とする報知音発生装置。