JP3591519B2 - パルス幅変調回路 - Google Patents
パルス幅変調回路 Download PDFInfo
- Publication number
- JP3591519B2 JP3591519B2 JP2002045594A JP2002045594A JP3591519B2 JP 3591519 B2 JP3591519 B2 JP 3591519B2 JP 2002045594 A JP2002045594 A JP 2002045594A JP 2002045594 A JP2002045594 A JP 2002045594A JP 3591519 B2 JP3591519 B2 JP 3591519B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- power supply
- turned
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、パルス幅変調回路に関し、詳細には、立ち上りもしくは立ち下りが急峻なパルスを出力することができるパルス幅変調回路に関する。
【0002】
【従来の技術】
図6は、従来のパルス幅変調回路61を示す回路図である。図7は、パルス幅変調回路61の出力を示す波形図であり、図7aは出力部aの出力を、図7bは出力部bの出力をそれぞれ示している。パルス幅変調回路61は、コンデンサC61およびC62を充放電することにより、トランジスタTR61およびTR62を交互にオンオフさせ、出力部aおよびbからパルスを出力する。そして、トランジスタTR63のベースにオーディオ信号を入力し、トランジスタTR63のコレクタ電流I61、およびトランジスタTR64のコレクタ電流I62の比を制御し、コンデンサC61およびC62の充電時間を制御することによって、出力のパルス幅を変化させることができる。
【0003】
図8は、従来の別のパルス幅変調回路81を示す回路図である。図9は、パルス幅変調回路81の出力を示す波形図である。パルス幅変調回路81は、図6のパルス幅変調回路61において、電源およびトランジスタの極性を反転させたものであり、基本的な動作は同じである。
【0004】
【発明が解決しようとする課題】
しかし、従来のパルス幅変調回路61は、図7に示すとおり、出力パルスの立ち上りが急峻ではないという問題がある。そのため、入力信号に正確に対応したパルスを得ることができず、パルス幅変調回路61をオーディオ回路に採用した場合には、音質の劣化や歪の発生などの問題がある。詳細に説明すると、トランジスタTR61がオンからオフ状態に反転した直後、出力部aの電位は−Vccから+Vccになる。しかし、出力部aは抵抗R61を介して電源+Vccに接続されているので、出力部aの電位は徐々にしか+Vccにならず、図7aに示すとおり立ち上りが遅くなる。一方、トランジスタTR62がオンからオフ状態に反転した直後、出力部bの電位は−Vccから+Vccになる。しかし、出力部bは抵抗R62を介して電源+Vccに接続されているので、出力部bの電位は徐々にしか+Vccにならず、図7bに示すとおり立ち上りが遅くなる。
【0005】
同様にして、パルス幅変調回路81は、図9に示すとおり、出力パルスの立ち下りが急峻ではないという問題がある。これはパルス幅変調回路61の場合と同じ理由による。
【0006】
【課題を解決するための手段】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、立ち上りもしくは立ち下りが急峻なパルスを出力することができるパルス幅変調回路を提供することにある。
【0007】
本発明のパルス幅変調回路は、第1の電源が与えられ、一定電流から分配された第1の電流と第2の電流とにより電荷が充電されて、スイッチ素子がオンオフすることにより、第1の出力部からパルスを発生させるパルス発生手段と、入力信号に基づいて、該第1の電流と該第2の電流との分配比を制御して、電荷の充電を制御することにより、充電時間に応じて出力パルスのパルス幅を変化させるパルス変調手段と、該第1の出力部から出力されるパルスが該第1の電源電圧に反転する際に、該第1の出力部と該第1の電源とを短絡させる第1の短絡手段とを備える。
【0008】
好ましい実施形態においては、上記パルス発生手段は、上記第1の電流と上記第2の電流とにより電荷が充電されて、スイッチ素子がオンオフすることにより、パルスを出力する第2の出力部をさらに有し、パルス幅変調回路は、該第2の出力部から出力されるパルスが該第1の電源電圧に反転する際に、該第2の出力部と上記第1の電源とを短絡させる第2の短絡手段をさらに備える。
【0009】
好ましい実施形態においては、上記パルス発生手段は、上記第1の出力部に接続されている第1のスイッチ素子と、上記第2の出力部に接続されている第2のスイッチ素子とを有し、上記第1の短絡手段は、該第1の出力部と上記第1の電源との間に第3のスイッチ素子を有し、該第3のスイッチ素子がオン状態となることにより、該第1の出力部と該第1の電源とを短絡させ、上記第2の短絡手段は、該第2の出力部と上記第1の電源との間に第4のスイッチ素子を有し、該第4のスイッチ素子がオン状態となることにより、該第2の出力部と該第2の電源とを短絡させる。
【0010】
好ましい実施形態においては、パルス幅変調回路は、上記第2のスイッチ素子がオン状態となることにより、上記第3のスイッチ素子がオン状態となり、該第2のスイッチ素子がオフ状態となることにより、該第3のスイッチ素子がオフ状態となり、上記第1のスイッチ素子がオン状態となることにより、上記第4のスイッチ素子がオン状態となり、該第1のスイッチ素子がオフ状態となることにより、該第4のスイッチ素子がオフ状態となる。
【0011】
以下、本発明の作用について説明する。
本発明のパルス幅変調回路は、第1の出力部から出力されるパルスが第1の電源電圧に反転する際に、第1の出力部と第1の電源とを短絡させるので、第1の出力部の電位を瞬時に第1の電源電圧にすることができる。従って、第1の出力部から出力されるパルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【0012】
好ましくは、さらに、第2の出力部から出力されるパルスが第1の電源電圧に反転する際に、第2の出力部と第1の電源とを短絡させるので、第2の出力部の電位を瞬時に第1の電源電圧にすることができる。従って、第2の出力部から出力されるパルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【0013】
好ましくは、第1の短絡手段が第3のスイッチ素子を有するので、第1の出力部から出力されるパルスが第1の電源電圧に反転する際に、第3のスイッチ素子をオン状態とすることにより、第1の出力部と第1の電源とを短絡することができる。さらに、第2の短絡手段が第4のスイッチ素子を有するので、第2の出力部から出力されるパルスが第1の電源電圧に反転する際に、第4のスイッチ素子をオン状態とすることにより、第2の出力部と第1の電源とを短絡することができる。
【0014】
好ましくは、第2のスイッチ素子がオン状態となることにより、第3のスイッチ素子がオン状態となるので、第1の出力部から出力されるパルスが第1の電源電圧に反転する際に、確実に第1の出力部と第1の電源とを短絡することができる。さらに、第1のスイッチ素子がオン状態となることにより、第4のスイッチ素子がオン状態となるので、第2の出力部から出力されるパルスが第1の電源電圧に反転する際に、確実に第2の出力部と第1の電源とを短絡することができる。さらに、第2のスイッチ素子がオフ状態となることにより、第3のスイッチ素子がオフ状態となるので、第1のスイッチ素子と第3のスイッチ素子とが同時にオン状態となることがなく、第1の電源からの貫通電流によりスイッチ素子が破損することを防止できる。さらに、第1のスイッチ素子がオフ状態となることにより、第4のスイッチ素子がオフ状態となるので、第2のスイッチ素子と第4のスイッチ素子とが同時にオン状態となることがなく、第1の電源からの貫通電流によりスイッチ素子が破損することを防止できる。
【0015】
【発明の実施の形態】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。本実施形態では、パルスの立ち上りを改善する場合について説明するが、パルスの立ち下りを改善する場合にも同様にして実現され得る。図1は、本発明の好ましい実施形態によるパルス幅変調回路1を示す回路図である。パルス幅変調回路1は、パルス発生手段2、パルス変調手段3および第1の短絡手段4を備える。パルス幅変調回路1は、必要に応じて(例えば、後述する第2の出力部bからもパルスを出力する場合)、第2の短絡手段5をさらに備える。
【0016】
パルス発生手段2は、後述する第1の電流I1および第2の電流I2により、コンデンサに電荷を充電し、第1のスイッチ素子6および第2のスイッチ素子7をオンオフさせることにより、第1の出力部aからパルスを出力する。また、必要に応じて、第2の出力部bからもパルスを出力する。すなわち、パルス発生手段2は、コンデンサの充電時間に対応した幅のパルスを発生させる。パルス発生手段2は、代表的には、無安定マルチバイブレータが採用され得る。無安定マルチバイブレータは、例えば、スイッチ素子6(例えば、トランジスタTR1)、スイッチ素子7(例えば、トランジスタTR2)、抵抗R1〜R4、コンデンサC1、C2および出力部a、bを有している。トランジスタTR1は、コレクタ(出力部a)が抵抗R1を介して第1の電源(本実施形態では+Vccとする)に接続され、エミッタが第2の電源(本実施形態では−Vccとする)に接続されている。トランジスタTR2は、コレクタ(出力部b)が抵抗R2を介して第1の電源+Vccに接続され、エミッタが第2の電源−Vccに接続されている。
【0017】
パルス制御手段3は、入力信号に基づいて第1の電流I1と第2電流I2との分配比を制御することにより、出力パルスのパルス幅を変化させる。パルス制御手段3は、定電流回路8、およびトランジスタTR3、TR4を有している。定電流回路8は、特に限定されないが例えば図2に示す回路によって構成されており、常に一定の電流Iを発生させる。第1の電流I1はトランジスタTR3のコレクタ電流であり、第2の電流I2はトランジスタTR4のコレクタ電流であり、第1の電流I1と第2の電流I2との和は、定電流回路8で発生される一定電流Iに等しい。すなわち、第1の電流I1と第2の電流I2とは、一定電流Iから分配されている。トランジスタTR3のベースに入力信号が与えられ、第1の電流I1が制御されることにより、第1の電流I1と第2電流I2との分配比が制御される。そして、コンデンサC1およびC2の充電時間が制御され、出力のパルス幅を変化させる。
【0018】
第1の短絡手段4は、第1の出力部aから出力されるパルスが第1の電源電圧+Vccに反転する際に(本実施形態では、立ち上り時に)、第1の出力部aと第1の電源+Vccとを短絡させる。詳細には、第1の出力部aから出力されるパルスが第1の電源電圧+Vccである期間、第1の出力部aと第1の電源+Vccとを短絡させる。すなわち、トランジスタTR1がオフである期間、第1の出力部aと第1の電源+Vccとを抵抗を介さずに接続する。第1の短絡手段4は、第1の出力部aと第1の電源+Vccとの間に(すなわち、抵抗R1と並列に)、第3のスイッチ素子9を有している。第3のスイッチ素子9は、任意の適切なスイッチ素子が採用され得るが、代表的にはトランジスタTR5が採用され得る。トランジスタTR5のベースは、抵抗R6を介して第2の出力部bに接続されている。
【0019】
第2の短絡手段5は、第2の出力部bから出力されるパルスが第1の電源電圧+Vccに反転する際に(本実施形態では、立ち上り時に)、第2の出力部bと第1の電源+Vccとを短絡させる。詳細には、第2の出力部bから出力されるパルスが第1の電源電圧+Vccである期間、第2の出力部bと第1の電源+Vccとを短絡させる。すなわち、トランジスタTR2がオフである期間、第2の出力部bと第1の電源+Vccとを抵抗を介さずに接続する。第2の短絡手段5は、第2の出力部bと第1の電源+Vccとの間に(すなわち、抵抗R2と並列に)、第4のスイッチ素子10を有している。第4のスイッチ素子10は、任意の適切なスイッチ素子が採用され得るが、代表的にはトランジスタTR6が採用され得る。トランジスタTR6のベースは、抵抗R5を介して第1の出力部aに接続されている。
【0020】
以上の構成を有するパルス幅変調回路1の動作について、図1および図3を参照して説明する。図3は、パルス幅変調回路1の動作を説明する波形図であり、各符号a〜dは図1のパルス幅変調回路1の各点a〜dに対応している。
【0021】
期間T1において、トランジスタTR1はオフ状態であり、出力部aの電位は+Vccである(図3a)。一方、トランジスタTR2はオン状態であり、出力部bの電位は−Vccである(図3b)。ここで、c点の電位は−Vcc+Vfである(図3c)。d点の電位は、コンデンサC2が第2の電流I2によって充電されることにより、−3Vcc+Vfから−Vcc+Vfまで上昇する(図3d)。但し、Vfは、トランジスタのベース・エミッタ間を順バイアスする電圧である。
【0022】
期間T2において、d点の電位が−Vcc+Vfとなり、トランジスタTR1のベース・エミッタ間電圧がベース・エミッタ間を順バイアスする電圧Vfに達するので、トランジスタTR1がオン状態に反転する。そのため、出力部aの電位は−Vccとなる。トランジスタTR1が反転する直前にコンデンサC1の両端は2Vcc−Vfの電圧が充電されており、反転直後もコンデンサC1の間の電位差(2Vcc−Vf)を保持したまま、出力部aの電位が−Vccになることにより、c点の電位が−3Vcc+Vfまで低下する(図3c)。そのため、トランジスタTR2のベース・エミッタ間が逆バイアスとなり、TR2がオフ状態となる。従って、出力部bの電位が+Vccとなる(図3b)。
【0023】
ここで、トランジスタTR1がオン状態となり、出力部aの電位が−Vccとなることにより、トランジスタTR6のベース・エミッタ間電圧が2Vccとなる。従って、ベース・エミッタ間を順バイアスする電圧Vf以上となるので、トランジスタTR6がオン状態となる。トランジスタTR6がオン状態となることにより、出力部bはトランジスタTR6を介して第1の電源+Vccと導通する。従って、出力部bは抵抗を介さずに第1の電源+Vccと接続された状態となるので、出力部bの電位をきわめて瞬時に+Vccにすることができ、パルスの立ち上りをきわめて急峻にすることができる(図3b)。一方、トランジスタTR2がオフ状態となり、出力部bの電位が+Vccとなるので、トランジスタTR5のベース・エミッタ間電圧は順バイアスされる電圧Vfに達することなく、トランジスタTR5はオフ状態となる。従って、トランジスタTR1およびTR5が同時にオン状態とはならないので、第1の電源+Vccから第2の電源−Vccへの貫通電流によりトランジスタが破損することを防止できる。
【0024】
期間T3において、トランジスタTR2はオフ状態であり、出力部bの電位は+Vccである(図3b)。一方、トランジスタTR1はオン状態であり、出力部aの電位は−Vccである(図3a)。ここで、d点の電位は−Vcc+Vfである(図3d)。c点の電位は、コンデンサC1が第1の電流I1によって充電されることにより、−3Vcc+Vfから−Vcc+Vfまで上昇する(図3c)。
【0025】
期間T4において、c点の電位が−Vcc+Vfとなり、トランジスタTR2のベース・エミッタ間電圧がベース・エミッタ間を順バイアスする電圧Vfに達するので、トランジスタTR2がオン状態に反転する。そのため、出力部bの電位は−Vccとなる。トランジスタTR2が反転する直前にコンデンサC2の両端は2Vcc−Vfの電圧が充電されており、反転直後もコンデンサC2の間の電位差(2Vcc−Vf)を保持したまま、出力部bの電位が−Vccになることにより、d点の電位が−3Vcc+Vfまで低下する(図3d)。そのため、トランジスタTR1のベース・エミッタ間が逆バイアスとなり、TR1がオフ状態となる。従って、出力部aの電位が+Vccとなる(図3a)。
【0026】
ここで、トランジスタTR2がオン状態となり、出力部bの電位が−Vccとなることにより、トランジスタTR5のベース・エミッタ間電圧が2Vccとなる。従って、ベース・エミッタ間を順バイアスする電圧Vf以上となるので、トランジスタTR5がオン状態となる。トランジスタTR5がオン状態となることにより、出力部aはトランジスタTR5を介して第1の電源+Vccと導通する。従って、出力部aは抵抗を介さずに第1の電源+Vccと接続された状態となるので、出力部aの電位をきわめて瞬時に+Vccにすることができ、パルスの立ち上りをきわめて急峻にすることができる(図3a)。一方、トランジスタTR1がオフ状態となり、出力部aの電位が+Vccとなるので、トランジスタTR6のベース・エミッタ間電圧は順バイアスされる電圧Vfに達することなく、トランジスタTR6はオフ状態となる。従って、トランジスタTR2およびTR6が同時にオン状態とはならないので、第1の電源+Vccから第2の電源−Vccへの貫通電流によりトランジスタが破損することを防止できる。
【0027】
図4aは、図1のパルス幅変調回路1について、出力部aから出力されるパルスを測定した結果を示す。図4bは、図6に示す従来のパルス幅変調回路61について、出力部aから出力されるパルスを測定した結果を示す。各々において、横軸は時間を、縦軸は電圧値を表している。図4に示すとおり、本発明のパルス幅変調回路1によれば、パルスの立ち上りをきわめて急峻にすることができる。
【0028】
以上、本発明の好ましい実施形態によるパルス幅変調回路について説明したが、本発明はこれらの実施形態には限定されない。例えば、図5に示すとおり、図8に示す従来のパルス幅変調回路81に、第1の短絡手段54および第2の短絡手段55を備えることによって、パルスの立ち下りを急峻にすることができる。この場合、第1の電源が−Vcc、第2の電源が+Vccにそれぞれ対応する。
【0029】
【発明の効果】
本発明のパルス幅変調回路は、第1の短絡手段および第2の短絡手段を備えるので、出力パルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【図面の簡単な説明】
【図1】本発明の好ましい実施形態によるパルス幅変調回路を示す概略回路図である。
【図2】定電流回路の実施例を示す回路図である。
【図3】本発明の好ましい実施形態によるパルス幅変調回路の動作を説明する波形図である。
【図4】aは本発明のパルス幅変調回路のシミュレーション結果を、bは従来のパルス幅変調回路のシミュレーション結果を示す図である。
【図5】本発明の別の実施形態によるパルス幅変調回路を示す回路図である。
【図6】従来のパルス幅変調回路を示す回路図である。
【図7】従来のパルス幅変調回路の動作を説明する波形図である。
【図8】従来の別のパルス幅変調回路を示す回路図である。
【図9】従来の別のパルス幅変調回路の動作を示す波形図である。
【符号の説明】
1 パルス幅変調回路
2 パルス発生手段
3 パルス変調手段
4 第1の短絡手段
5 第2の短絡手段
6 第1のスイッチ素子
7 第2のスイッチ素子
9 第3のスイッチ素子
10 第4のスイッチ素子
【発明の属する技術分野】
本発明は、パルス幅変調回路に関し、詳細には、立ち上りもしくは立ち下りが急峻なパルスを出力することができるパルス幅変調回路に関する。
【0002】
【従来の技術】
図6は、従来のパルス幅変調回路61を示す回路図である。図7は、パルス幅変調回路61の出力を示す波形図であり、図7aは出力部aの出力を、図7bは出力部bの出力をそれぞれ示している。パルス幅変調回路61は、コンデンサC61およびC62を充放電することにより、トランジスタTR61およびTR62を交互にオンオフさせ、出力部aおよびbからパルスを出力する。そして、トランジスタTR63のベースにオーディオ信号を入力し、トランジスタTR63のコレクタ電流I61、およびトランジスタTR64のコレクタ電流I62の比を制御し、コンデンサC61およびC62の充電時間を制御することによって、出力のパルス幅を変化させることができる。
【0003】
図8は、従来の別のパルス幅変調回路81を示す回路図である。図9は、パルス幅変調回路81の出力を示す波形図である。パルス幅変調回路81は、図6のパルス幅変調回路61において、電源およびトランジスタの極性を反転させたものであり、基本的な動作は同じである。
【0004】
【発明が解決しようとする課題】
しかし、従来のパルス幅変調回路61は、図7に示すとおり、出力パルスの立ち上りが急峻ではないという問題がある。そのため、入力信号に正確に対応したパルスを得ることができず、パルス幅変調回路61をオーディオ回路に採用した場合には、音質の劣化や歪の発生などの問題がある。詳細に説明すると、トランジスタTR61がオンからオフ状態に反転した直後、出力部aの電位は−Vccから+Vccになる。しかし、出力部aは抵抗R61を介して電源+Vccに接続されているので、出力部aの電位は徐々にしか+Vccにならず、図7aに示すとおり立ち上りが遅くなる。一方、トランジスタTR62がオンからオフ状態に反転した直後、出力部bの電位は−Vccから+Vccになる。しかし、出力部bは抵抗R62を介して電源+Vccに接続されているので、出力部bの電位は徐々にしか+Vccにならず、図7bに示すとおり立ち上りが遅くなる。
【0005】
同様にして、パルス幅変調回路81は、図9に示すとおり、出力パルスの立ち下りが急峻ではないという問題がある。これはパルス幅変調回路61の場合と同じ理由による。
【0006】
【課題を解決するための手段】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、立ち上りもしくは立ち下りが急峻なパルスを出力することができるパルス幅変調回路を提供することにある。
【0007】
本発明のパルス幅変調回路は、第1の電源が与えられ、一定電流から分配された第1の電流と第2の電流とにより電荷が充電されて、スイッチ素子がオンオフすることにより、第1の出力部からパルスを発生させるパルス発生手段と、入力信号に基づいて、該第1の電流と該第2の電流との分配比を制御して、電荷の充電を制御することにより、充電時間に応じて出力パルスのパルス幅を変化させるパルス変調手段と、該第1の出力部から出力されるパルスが該第1の電源電圧に反転する際に、該第1の出力部と該第1の電源とを短絡させる第1の短絡手段とを備える。
【0008】
好ましい実施形態においては、上記パルス発生手段は、上記第1の電流と上記第2の電流とにより電荷が充電されて、スイッチ素子がオンオフすることにより、パルスを出力する第2の出力部をさらに有し、パルス幅変調回路は、該第2の出力部から出力されるパルスが該第1の電源電圧に反転する際に、該第2の出力部と上記第1の電源とを短絡させる第2の短絡手段をさらに備える。
【0009】
好ましい実施形態においては、上記パルス発生手段は、上記第1の出力部に接続されている第1のスイッチ素子と、上記第2の出力部に接続されている第2のスイッチ素子とを有し、上記第1の短絡手段は、該第1の出力部と上記第1の電源との間に第3のスイッチ素子を有し、該第3のスイッチ素子がオン状態となることにより、該第1の出力部と該第1の電源とを短絡させ、上記第2の短絡手段は、該第2の出力部と上記第1の電源との間に第4のスイッチ素子を有し、該第4のスイッチ素子がオン状態となることにより、該第2の出力部と該第2の電源とを短絡させる。
【0010】
好ましい実施形態においては、パルス幅変調回路は、上記第2のスイッチ素子がオン状態となることにより、上記第3のスイッチ素子がオン状態となり、該第2のスイッチ素子がオフ状態となることにより、該第3のスイッチ素子がオフ状態となり、上記第1のスイッチ素子がオン状態となることにより、上記第4のスイッチ素子がオン状態となり、該第1のスイッチ素子がオフ状態となることにより、該第4のスイッチ素子がオフ状態となる。
【0011】
以下、本発明の作用について説明する。
本発明のパルス幅変調回路は、第1の出力部から出力されるパルスが第1の電源電圧に反転する際に、第1の出力部と第1の電源とを短絡させるので、第1の出力部の電位を瞬時に第1の電源電圧にすることができる。従って、第1の出力部から出力されるパルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【0012】
好ましくは、さらに、第2の出力部から出力されるパルスが第1の電源電圧に反転する際に、第2の出力部と第1の電源とを短絡させるので、第2の出力部の電位を瞬時に第1の電源電圧にすることができる。従って、第2の出力部から出力されるパルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【0013】
好ましくは、第1の短絡手段が第3のスイッチ素子を有するので、第1の出力部から出力されるパルスが第1の電源電圧に反転する際に、第3のスイッチ素子をオン状態とすることにより、第1の出力部と第1の電源とを短絡することができる。さらに、第2の短絡手段が第4のスイッチ素子を有するので、第2の出力部から出力されるパルスが第1の電源電圧に反転する際に、第4のスイッチ素子をオン状態とすることにより、第2の出力部と第1の電源とを短絡することができる。
【0014】
好ましくは、第2のスイッチ素子がオン状態となることにより、第3のスイッチ素子がオン状態となるので、第1の出力部から出力されるパルスが第1の電源電圧に反転する際に、確実に第1の出力部と第1の電源とを短絡することができる。さらに、第1のスイッチ素子がオン状態となることにより、第4のスイッチ素子がオン状態となるので、第2の出力部から出力されるパルスが第1の電源電圧に反転する際に、確実に第2の出力部と第1の電源とを短絡することができる。さらに、第2のスイッチ素子がオフ状態となることにより、第3のスイッチ素子がオフ状態となるので、第1のスイッチ素子と第3のスイッチ素子とが同時にオン状態となることがなく、第1の電源からの貫通電流によりスイッチ素子が破損することを防止できる。さらに、第1のスイッチ素子がオフ状態となることにより、第4のスイッチ素子がオフ状態となるので、第2のスイッチ素子と第4のスイッチ素子とが同時にオン状態となることがなく、第1の電源からの貫通電流によりスイッチ素子が破損することを防止できる。
【0015】
【発明の実施の形態】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。本実施形態では、パルスの立ち上りを改善する場合について説明するが、パルスの立ち下りを改善する場合にも同様にして実現され得る。図1は、本発明の好ましい実施形態によるパルス幅変調回路1を示す回路図である。パルス幅変調回路1は、パルス発生手段2、パルス変調手段3および第1の短絡手段4を備える。パルス幅変調回路1は、必要に応じて(例えば、後述する第2の出力部bからもパルスを出力する場合)、第2の短絡手段5をさらに備える。
【0016】
パルス発生手段2は、後述する第1の電流I1および第2の電流I2により、コンデンサに電荷を充電し、第1のスイッチ素子6および第2のスイッチ素子7をオンオフさせることにより、第1の出力部aからパルスを出力する。また、必要に応じて、第2の出力部bからもパルスを出力する。すなわち、パルス発生手段2は、コンデンサの充電時間に対応した幅のパルスを発生させる。パルス発生手段2は、代表的には、無安定マルチバイブレータが採用され得る。無安定マルチバイブレータは、例えば、スイッチ素子6(例えば、トランジスタTR1)、スイッチ素子7(例えば、トランジスタTR2)、抵抗R1〜R4、コンデンサC1、C2および出力部a、bを有している。トランジスタTR1は、コレクタ(出力部a)が抵抗R1を介して第1の電源(本実施形態では+Vccとする)に接続され、エミッタが第2の電源(本実施形態では−Vccとする)に接続されている。トランジスタTR2は、コレクタ(出力部b)が抵抗R2を介して第1の電源+Vccに接続され、エミッタが第2の電源−Vccに接続されている。
【0017】
パルス制御手段3は、入力信号に基づいて第1の電流I1と第2電流I2との分配比を制御することにより、出力パルスのパルス幅を変化させる。パルス制御手段3は、定電流回路8、およびトランジスタTR3、TR4を有している。定電流回路8は、特に限定されないが例えば図2に示す回路によって構成されており、常に一定の電流Iを発生させる。第1の電流I1はトランジスタTR3のコレクタ電流であり、第2の電流I2はトランジスタTR4のコレクタ電流であり、第1の電流I1と第2の電流I2との和は、定電流回路8で発生される一定電流Iに等しい。すなわち、第1の電流I1と第2の電流I2とは、一定電流Iから分配されている。トランジスタTR3のベースに入力信号が与えられ、第1の電流I1が制御されることにより、第1の電流I1と第2電流I2との分配比が制御される。そして、コンデンサC1およびC2の充電時間が制御され、出力のパルス幅を変化させる。
【0018】
第1の短絡手段4は、第1の出力部aから出力されるパルスが第1の電源電圧+Vccに反転する際に(本実施形態では、立ち上り時に)、第1の出力部aと第1の電源+Vccとを短絡させる。詳細には、第1の出力部aから出力されるパルスが第1の電源電圧+Vccである期間、第1の出力部aと第1の電源+Vccとを短絡させる。すなわち、トランジスタTR1がオフである期間、第1の出力部aと第1の電源+Vccとを抵抗を介さずに接続する。第1の短絡手段4は、第1の出力部aと第1の電源+Vccとの間に(すなわち、抵抗R1と並列に)、第3のスイッチ素子9を有している。第3のスイッチ素子9は、任意の適切なスイッチ素子が採用され得るが、代表的にはトランジスタTR5が採用され得る。トランジスタTR5のベースは、抵抗R6を介して第2の出力部bに接続されている。
【0019】
第2の短絡手段5は、第2の出力部bから出力されるパルスが第1の電源電圧+Vccに反転する際に(本実施形態では、立ち上り時に)、第2の出力部bと第1の電源+Vccとを短絡させる。詳細には、第2の出力部bから出力されるパルスが第1の電源電圧+Vccである期間、第2の出力部bと第1の電源+Vccとを短絡させる。すなわち、トランジスタTR2がオフである期間、第2の出力部bと第1の電源+Vccとを抵抗を介さずに接続する。第2の短絡手段5は、第2の出力部bと第1の電源+Vccとの間に(すなわち、抵抗R2と並列に)、第4のスイッチ素子10を有している。第4のスイッチ素子10は、任意の適切なスイッチ素子が採用され得るが、代表的にはトランジスタTR6が採用され得る。トランジスタTR6のベースは、抵抗R5を介して第1の出力部aに接続されている。
【0020】
以上の構成を有するパルス幅変調回路1の動作について、図1および図3を参照して説明する。図3は、パルス幅変調回路1の動作を説明する波形図であり、各符号a〜dは図1のパルス幅変調回路1の各点a〜dに対応している。
【0021】
期間T1において、トランジスタTR1はオフ状態であり、出力部aの電位は+Vccである(図3a)。一方、トランジスタTR2はオン状態であり、出力部bの電位は−Vccである(図3b)。ここで、c点の電位は−Vcc+Vfである(図3c)。d点の電位は、コンデンサC2が第2の電流I2によって充電されることにより、−3Vcc+Vfから−Vcc+Vfまで上昇する(図3d)。但し、Vfは、トランジスタのベース・エミッタ間を順バイアスする電圧である。
【0022】
期間T2において、d点の電位が−Vcc+Vfとなり、トランジスタTR1のベース・エミッタ間電圧がベース・エミッタ間を順バイアスする電圧Vfに達するので、トランジスタTR1がオン状態に反転する。そのため、出力部aの電位は−Vccとなる。トランジスタTR1が反転する直前にコンデンサC1の両端は2Vcc−Vfの電圧が充電されており、反転直後もコンデンサC1の間の電位差(2Vcc−Vf)を保持したまま、出力部aの電位が−Vccになることにより、c点の電位が−3Vcc+Vfまで低下する(図3c)。そのため、トランジスタTR2のベース・エミッタ間が逆バイアスとなり、TR2がオフ状態となる。従って、出力部bの電位が+Vccとなる(図3b)。
【0023】
ここで、トランジスタTR1がオン状態となり、出力部aの電位が−Vccとなることにより、トランジスタTR6のベース・エミッタ間電圧が2Vccとなる。従って、ベース・エミッタ間を順バイアスする電圧Vf以上となるので、トランジスタTR6がオン状態となる。トランジスタTR6がオン状態となることにより、出力部bはトランジスタTR6を介して第1の電源+Vccと導通する。従って、出力部bは抵抗を介さずに第1の電源+Vccと接続された状態となるので、出力部bの電位をきわめて瞬時に+Vccにすることができ、パルスの立ち上りをきわめて急峻にすることができる(図3b)。一方、トランジスタTR2がオフ状態となり、出力部bの電位が+Vccとなるので、トランジスタTR5のベース・エミッタ間電圧は順バイアスされる電圧Vfに達することなく、トランジスタTR5はオフ状態となる。従って、トランジスタTR1およびTR5が同時にオン状態とはならないので、第1の電源+Vccから第2の電源−Vccへの貫通電流によりトランジスタが破損することを防止できる。
【0024】
期間T3において、トランジスタTR2はオフ状態であり、出力部bの電位は+Vccである(図3b)。一方、トランジスタTR1はオン状態であり、出力部aの電位は−Vccである(図3a)。ここで、d点の電位は−Vcc+Vfである(図3d)。c点の電位は、コンデンサC1が第1の電流I1によって充電されることにより、−3Vcc+Vfから−Vcc+Vfまで上昇する(図3c)。
【0025】
期間T4において、c点の電位が−Vcc+Vfとなり、トランジスタTR2のベース・エミッタ間電圧がベース・エミッタ間を順バイアスする電圧Vfに達するので、トランジスタTR2がオン状態に反転する。そのため、出力部bの電位は−Vccとなる。トランジスタTR2が反転する直前にコンデンサC2の両端は2Vcc−Vfの電圧が充電されており、反転直後もコンデンサC2の間の電位差(2Vcc−Vf)を保持したまま、出力部bの電位が−Vccになることにより、d点の電位が−3Vcc+Vfまで低下する(図3d)。そのため、トランジスタTR1のベース・エミッタ間が逆バイアスとなり、TR1がオフ状態となる。従って、出力部aの電位が+Vccとなる(図3a)。
【0026】
ここで、トランジスタTR2がオン状態となり、出力部bの電位が−Vccとなることにより、トランジスタTR5のベース・エミッタ間電圧が2Vccとなる。従って、ベース・エミッタ間を順バイアスする電圧Vf以上となるので、トランジスタTR5がオン状態となる。トランジスタTR5がオン状態となることにより、出力部aはトランジスタTR5を介して第1の電源+Vccと導通する。従って、出力部aは抵抗を介さずに第1の電源+Vccと接続された状態となるので、出力部aの電位をきわめて瞬時に+Vccにすることができ、パルスの立ち上りをきわめて急峻にすることができる(図3a)。一方、トランジスタTR1がオフ状態となり、出力部aの電位が+Vccとなるので、トランジスタTR6のベース・エミッタ間電圧は順バイアスされる電圧Vfに達することなく、トランジスタTR6はオフ状態となる。従って、トランジスタTR2およびTR6が同時にオン状態とはならないので、第1の電源+Vccから第2の電源−Vccへの貫通電流によりトランジスタが破損することを防止できる。
【0027】
図4aは、図1のパルス幅変調回路1について、出力部aから出力されるパルスを測定した結果を示す。図4bは、図6に示す従来のパルス幅変調回路61について、出力部aから出力されるパルスを測定した結果を示す。各々において、横軸は時間を、縦軸は電圧値を表している。図4に示すとおり、本発明のパルス幅変調回路1によれば、パルスの立ち上りをきわめて急峻にすることができる。
【0028】
以上、本発明の好ましい実施形態によるパルス幅変調回路について説明したが、本発明はこれらの実施形態には限定されない。例えば、図5に示すとおり、図8に示す従来のパルス幅変調回路81に、第1の短絡手段54および第2の短絡手段55を備えることによって、パルスの立ち下りを急峻にすることができる。この場合、第1の電源が−Vcc、第2の電源が+Vccにそれぞれ対応する。
【0029】
【発明の効果】
本発明のパルス幅変調回路は、第1の短絡手段および第2の短絡手段を備えるので、出力パルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【図面の簡単な説明】
【図1】本発明の好ましい実施形態によるパルス幅変調回路を示す概略回路図である。
【図2】定電流回路の実施例を示す回路図である。
【図3】本発明の好ましい実施形態によるパルス幅変調回路の動作を説明する波形図である。
【図4】aは本発明のパルス幅変調回路のシミュレーション結果を、bは従来のパルス幅変調回路のシミュレーション結果を示す図である。
【図5】本発明の別の実施形態によるパルス幅変調回路を示す回路図である。
【図6】従来のパルス幅変調回路を示す回路図である。
【図7】従来のパルス幅変調回路の動作を説明する波形図である。
【図8】従来の別のパルス幅変調回路を示す回路図である。
【図9】従来の別のパルス幅変調回路の動作を示す波形図である。
【符号の説明】
1 パルス幅変調回路
2 パルス発生手段
3 パルス変調手段
4 第1の短絡手段
5 第2の短絡手段
6 第1のスイッチ素子
7 第2のスイッチ素子
9 第3のスイッチ素子
10 第4のスイッチ素子
Claims (7)
- 第1の電源が与えられ、一定電流から分配された第1の電流と第2の電流とにより充電されて、スイッチ素子がオンオフすることにより、第1の出力部からパルスを発生させるパルス発生手段と、
入力信号に基づいて、該第1の電流と該第2の電流との分配比を制御して、充電を制御することにより、充電時間に応じて出力パルスのパルス幅を変化させるパルス変調手段と、
該第1の出力部から出力されるパルスが該第1の電源の電圧に反転する際に、該第1の出力部と該第1の電源とを短絡させる第1の短絡手段とを備える、パルス幅変調回路。 - 前記パルス発生手段が、前記第1の出力部に接続されている第1のスイッチ素子と、
第2のスイッチ素子とを有し、
前記第1の短絡手段が、該第1の出力部と前記第1の電源との間に第3のスイッチ素子を有し、該第3のスイッチ素子がオン状態となることにより、該第1の出力部と該第1の電源とを短絡させる、請求項1に記載のパルス幅変調回路。 - 前記第2のスイッチ素子がオン状態となることにより、前記第3のスイッチ素子がオン状態となり、該第2のスイッチ素子がオフ状態となることにより、該第3のスイッチ素子がオフ状態となる、請求項2に記載のパルス幅変調回路。
- 前記パルス発生手段が、前記第1の電流と前記第2の電流とにより充電されて、スイッチ素子がオンオフすることにより、パルスを出力する第2の出力部をさらに有し、
該第2の出力部から出力されるパルスが該第1の電源の電圧に反転する際に、該第2の出力部と該第1の電源とを短絡させる第2の短絡手段をさらに備える、請求項1に記載のパルス幅変調回路。 - 前記パルス発生手段が、前記第1の出力部に接続されている第1のスイッチ素子と、
前記第2の出力部に接続されている第2のスイッチ素子とを有し、
前記第1の短絡手段が、該第1の出力部と前記第1の電源との間に第3のスイッチ素子を有し、該第3のスイッチ素子がオン状態となることにより、該第1の出力部と該第1の電源とを短絡させ、
前記第2の短絡手段が、該第2の出力部と該第1の電源との間に第4のスイッチ素子を有し、該第4のスイッチ素子がオン状態となることにより、該第2の出力部と該第1の電源とを短絡させる、請求項4に記載のパルス幅変調回路。 - 前記第2のスイッチ素子がオン状態となることにより、前記第3のスイッチ素子がオン状態となり、該第2のスイッチ素子がオフ状態となることにより、該第3のスイッチ素子がオフ状態となり、
前記第1のスイッチ素子がオン状態となることにより、前記第4のスイッチ素子がオン状態となり、該第1のスイッチ素子がオフ状態となることにより、該第4のスイッチ素子がオフ状態となる、請求項5に記載のパルス幅変調回路。 - 前記第3のスイッチ素子がトランジスタであり、
該第3のスイッチ素子は、ベースが前記第2のスイッチ素子と前記第1の電源との間に接続され、エミッタが前記1の電源に接続され、コレクタが前記第1のスイッチ素子と該第1の電源との間に接続され、
前記第4のスイッチ素子がトランジスタであり、
該第4のスイッチ素子は、ベースが該第1のスイッチ素子と該第1の電源との間に接続され、エミッタが該第1の電源に接続され、コレクタが該第2のスイッチ素子と該第1の電源との間に接続されている、請求項5または6に記載のパルス幅変調回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045594A JP3591519B2 (ja) | 2002-02-22 | 2002-02-22 | パルス幅変調回路 |
US10/368,695 US6765449B2 (en) | 2002-02-22 | 2003-02-19 | Pulse width modulation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045594A JP3591519B2 (ja) | 2002-02-22 | 2002-02-22 | パルス幅変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249846A JP2003249846A (ja) | 2003-09-05 |
JP3591519B2 true JP3591519B2 (ja) | 2004-11-24 |
Family
ID=27750586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002045594A Expired - Fee Related JP3591519B2 (ja) | 2002-02-22 | 2002-02-22 | パルス幅変調回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6765449B2 (ja) |
JP (1) | JP3591519B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5126558B2 (ja) * | 2011-05-16 | 2013-01-23 | オンキヨー株式会社 | スイッチングアンプ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS566648B2 (ja) | 1972-12-23 | 1981-02-13 | ||
JPH02125302A (ja) * | 1988-07-22 | 1990-05-14 | Matsushita Electric Ind Co Ltd | パルス幅変調方式及びその方式による駆動方法 |
-
2002
- 2002-02-22 JP JP2002045594A patent/JP3591519B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-19 US US10/368,695 patent/US6765449B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249846A (ja) | 2003-09-05 |
US20030160661A1 (en) | 2003-08-28 |
US6765449B2 (en) | 2004-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3591519B2 (ja) | パルス幅変調回路 | |
EP0466757A1 (en) | A controller for an electrical load | |
JP2005064661A (ja) | パルス幅変調回路およびこの回路を備えたスイッチングアンプ | |
JP2004320097A (ja) | パルス幅変調回路 | |
JP3121250B2 (ja) | 警報音響装置 | |
JP2001075539A5 (ja) | ||
JP2009141408A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
US6043619A (en) | Method and circuit arrangement for commutation of a multiple winding electric motor | |
JP2005204217A (ja) | Pwm変調回路及びそれを用いたd級増幅回路 | |
JP4471889B2 (ja) | 報知音発生装置 | |
JP2828388B2 (ja) | 振動型圧縮機の電源装置 | |
JP3277728B2 (ja) | 電動機用速度制御装置 | |
JP3739060B2 (ja) | 警報音響装置 | |
JPH05338258A (ja) | 三角波信号発生回路 | |
JP4622306B2 (ja) | 信号発生器 | |
JPH10332854A (ja) | アラーム時計 | |
JPS5946446B2 (ja) | 自励発振回路 | |
JP3029727B2 (ja) | インバータ回路 | |
JPH08139574A (ja) | 鋸歯状波信号発生回路 | |
JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
JP2002124859A (ja) | パルス幅変調回路 | |
JPH09305182A (ja) | 残響音発生装置 | |
JP2004320182A (ja) | パルス幅変調回路 | |
JP2001085756A (ja) | 振動アクチュエータ駆動装置 | |
JPH08186979A (ja) | 昇圧装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |