JP2004320182A - パルス幅変調回路 - Google Patents
パルス幅変調回路 Download PDFInfo
- Publication number
- JP2004320182A JP2004320182A JP2003108538A JP2003108538A JP2004320182A JP 2004320182 A JP2004320182 A JP 2004320182A JP 2003108538 A JP2003108538 A JP 2003108538A JP 2003108538 A JP2003108538 A JP 2003108538A JP 2004320182 A JP2004320182 A JP 2004320182A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- pulse width
- signal
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】第1トランジスタQ5の出力端と第2トランジスタQ6の入力端とが第1コンデンサC11とこの第1コンデンサC11に定電流回路11から出力される定電流の一部を充電電流として供給する第1の電流供給回路とを含む第1の結合回路で結合され、第1、第2トランジスタQ5,Q6の出力端からパルス信号が出力されるパルス信号生成回路12と、第1の電流供給回路から第1コンデンサC11に供給される電流を外部入力される変調信号のレベル変動に応じて変化させることによりパルス信号生成回路12で生成されるパルス信号のデューティ比を変化させるパルス幅変調信号出力部15と、からなるパルス幅変調回路において、パルス信号生成回路12を駆動するための駆動電圧を供給する電源V1と、パルス信号生成回路12に供給される駆動電圧を変調信号のレベル変動に応じて変化させる電圧制御回路14とを備える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、たとえばオーディオアンプに用いられるパルス幅変調回路に関する。
【0002】
【従来の技術】
従来、オーディオアンプでは、オーディオ信号をパルス幅変調(PWM)してその変調信号を出力するパルス幅変調回路が用いられている。そして、このパルス幅変調回路として、図9に示す無安定マルチバイブレータを用いた回路が知られている。
【0003】
図9に示すパルス幅変調回路は、定電流iを出力する定電流部Kと、第1トランジスタQ13からなる第1スイッチング回路の出力端(コレクタ)と第2トランジスタQ14からなる第2スイッチング回路の入力端(ベース)とが第1コンデンサC11とこの第1コンデンサC11に定電流iの一部i1を充電電流として供給する抵抗r1とトランジスタQ11とからなる第1電流供給回路で結合されるとともに、第2トランジスタQ14からなる第2スイッチング回路の出力端(コレクタ)と第1トランジスタQ13からなる第1スイッチング回路の入力端(ベース)とが第2コンデンサC12とこの第2コンデンサC12に定電流iの残りi2(=i−i1)を充電電流として供給する抵抗r2とトランジスタQ12とからなる第2電流供給回路で結合された無安定マルチバイブレータからなるパルス信号生成部と、第1電流供給回路のトランジスタQ11のベースにオーディオ出力源AUからのオーディオ信号(変調信号)を入力することにより第1コンデンサC11の充電電流i1と第2コンデンサC12の充電電流i2との電流比k(=i2/i1)を変化させてパルス信号生成部から発生されるパルス信号のパルス幅変調を行うパルス幅変調部とで構成されている。
【0004】
図9に示すパルス幅変調回路は、第1、第2電流供給回路(差動増幅回路)に対して定電流回路Kから定電流iが供給されており、トランジスタQ11のベースに入力されるオーディオ信号のレベル変動に応じて第1コンデンサC11に供給される電流i1と第2コンデンサC12に供給される電流i2とがi1+i2=iの関係を保持しながら変化するようになっている。電流i1,i2による第1、第2コンデンサC11,C12の充電動作によって第1トランジスタQ13と第2トランジスタQ14とが交互にオン・オフをするため、オーディオ信号に基づいて充電電流i1,i2の電流比kが変化し、この電流比kの変化に応じて第2トランジスタQ14のオン期間とオフ期間とが変化するようになっている。すなわち、オーディ信号の振幅の変化に応じて第2トランジスタQ14のコレクタ端子から出力されるパルス信号のパルス幅が変化するようになっている。
【0005】
図9に示すパルス幅変調回路は、電流i1と電流i2との合計電流が定電流iに固定されているとともに、第1、第2コンデンサC11,C12の充電電圧も(V1−V2)の範囲に固定されているため、第1コンデンサC11の充電時間(第2トランジスタQ14から出力されるパルス信号のオフ期間を決定する時間)と第2コンデンサC12の充電時間(同パルス信号のオン期間を決定する時間)とは、それぞれ電流i1と電流i2に反比例する。すなわち、いま、第1、第2コンデンサC11,C12の容量をともにCとすると、第2トランジスタQ14から出力されるパルス信号のオン期間T1はT1=C(V1−V2)/i1で表され、オフ期間T2はT2=C(V1−V2)/i2で表される。
【0006】
したがって、パルス信号の周期Tは、T=T1+T2=C(V1−V2){1/i1+1/i2)}で表される。そして、電流比k=i1/i2よりi1+i2=(1+k)i1=k・i2/(1+k)=iであるから、周期Tは、下記▲1▼式のようになる。
【0007】
【数1】
【0008】
上記▲1▼式より、パルス信号の周期Tは(k2+2k+1)/kの関数であるから、周期Tは、k=1、すなわち、i1=i2=i/2のとき(オーディ信号が無入力のとき)に最小となり、k>1もしくはk<1では、電流比kが1との差が大きくなるのに応じて増大する。このように、図9に示す無安定マルチバイブレータを用いたパルス幅変調回路は、オーディオ信号のレベルの変化に応じてパルス幅が変化するものの、オーディオ信号のレベル変動に応じてパルス周期も変化するという特性を有する。
【0009】
しかし、このパルス幅変調信号の周波数が変動するという特性は、たとえばパルス幅変調回路の後段に、特定周波数に伝達零点を有するフィルタを接続する場合、パルス幅変調回路から出力されるパルス幅変調信号の周波数が変動すると、フィルタによって遮断すべき周波数を遮断できなくなるという問題が生じる不都合があり、好ましくない。
【0010】
そこで、従来、無安定マルチバイブレータを用いたパルス幅変調回路において、周波数を一定に保持しつつオーディオ信号のレベル変動に応じてパルス幅を変化させるパルス幅変調回路が提案されている(たとえば、特許文献1参照。)。
【0011】
【特許文献1】
特開2002−124859号公報
【0012】
図10は、上記公報におけるパルス幅変調回路の等価回路を示す図である。この図に示すパルス幅変調回路は、図9に示すパルス幅変調回路において、定電流回路Kを、オーディオ信号のレベル変動に応じて第1、第2電流供給回路に供給する電流iを変化させる電流制御回路K’に置き換えたものである。
【0013】
電流制御回路K’は、レベルシフタ回路21、絶対値生成回路22、反転回路23、および増幅回路24からなる信号変換回路と、この信号変換回路から出力される電圧により第1、第2電流供給回路に供給する電流iを制御するpnp型トランジスタQ10とで構成されている。なお、トランジスタQ10のエミッタと電源V0との間に接続される抵抗rは電流制限抵抗であり、電源V0と反転回路23との間に接続された電源EはトランジスタQ10のベース電位を規定するためのものである。
【0014】
レベルシフタ回路21は、オーディオ出力源AUから出力されるオーディオ信号(0vを基準にレベル変動する交流信号)のレベル変動の基準レベルを電源Eによって規定される電圧レベルVb(=V0−E)にシフトさせる回路である。絶対値生成回路22は、オーディオ信号の基準レベルVbからのレベル変動分の絶対値|±ΔV|を生成する回路である。なお、絶対値生成回路22の動作基準の電圧レベルはVbであるので、絶対値生成回路22から出力される信号のレベルはVb+|±ΔV|となっている。反転回路23は、絶対値生成回路22から出力される絶対値のレベルを反転させる回路である。なお、反転回路23の動作基準の電圧レベルもVbであるので、反転回路23から出力される信号のレベルはVb−|±ΔV|となっている。増幅回路24は、反転回路23から出力される信号をトランジスタQ10の駆動信号として適切なレベルに調整する回路である。すなわち、トランジスタQ10から第1、第2電流供給回路に供給する電流iをオーディオ信号のレベル変動に応じて適切に変動させるようにトランジスタQ10の駆動電圧を調整する回路である。
【0015】
このパルス幅変調回路では、図11に示すように、オーディオ信号のレベルが変化すると、そのレベル変化量に応じて第1、第2電流供給回路に供給される電流iが変化する。なお、オーディオ信号が0vの状態は無変調状態で、第1、第2電流供給回路に供給される電流は最小電流iとなる。オーディオ信号のレベルが0vから変化すると、その変化量+v1,−v2(図11では|+v1|>|−v2|)に応じて第1、第2電流供給回路に供給される電流はiaとib(>ia)とに変化する。これにより、第1コンデンサC11の充電電流i1と第2コンデンサC12の充電電流i2との電流比kが変化するとともに、充電電流i1,i2の絶対値(a点,b点の電圧変化の傾斜部分が電流i,ia,ibに応じて変化していることを参照)も変化するので、オーディオ信号のレベル変動に応じてパルス幅変調信号PWM(d点の出力信号)のパルス幅(デューティ比)は変化するが、その周期(同図における周期Ta,Tb,Tc参照)は略一定にすることができるようになっている。
【0016】
【発明が解決しようとする課題】
しかしながら、この無安定マルチバイブレータを利用したパルス幅変調回路は、オーディオ信号のレベル変動に応じて第1、第2電流供給回路に供給する電流iを増大させてパルス幅変調信号の周波数を一定に保持する構成であるため、オーディオ信号が信号変換回路によって変化され、比較的大きな電流がトランジスタQ10や第1、第2トランジスタQ11,Q12に流れることになり、これらのトランジスタQ10〜Q12に大電流容量のものを用いる必要がある。また、各トランジスタQ10〜Q12に比較的大きな電流が流れる結果、各トランジスタQ10〜Q12の発熱量が増大するといった問題点もある。
【0017】
本発明は、このような事情のもとで考え出されたものであって、比較的大きな電流量を回路素子に流すことなく、一定の周期のパルス幅変調信号を出力させることのできるパルス幅変調回路を提供することを、その課題としている。
【0018】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【0019】
本発明は、定電流を出力する定電流出力部と、第1のスイッチング回路の出力端と第2のスイッチング回路の入力端とが第1のコンデンサとこの第1のコンデンサに上記定電流出力部から出力される定電流の一部を充電電流として供給する第1の電流供給回路とを含む第1の結合回路で結合されるとともに、上記第2のスイッチング回路の出力端と上記第1のスイッチング回路の入力端とが第2のコンデンサとこの第2のコンデンサに上記定電流出力部から出力される定電流の残りを充電電流として供給する第2の電流供給回路とを含む第2の結合回路で結合され、上記第1、第2のスイッチング回路の出力端からパルス信号が出力されるパルス信号生成部と、上記第1の電流供給回路から上記第1のコンデンサに供給される電流を外部入力される変調信号のレベル変動に応じて変化させることにより上記パルス信号生成部で生成されるパルス信号のデューティ比を変化させるパルス幅変調部とからなるパルス幅変調回路において、上記パルス信号生成部を駆動するための駆動電圧を供給する電源と、上記パルス信号生成部に供給される駆動電圧を上記変調信号のレベル変動に応じて変化させる駆動電圧制御部とを備えたものである(請求項1)。
【0020】
なお、上記パルス幅変調回路において、上記駆動電圧制御部は、上記変調信号のレベル変動量が増大するのに応じて上記駆動電圧を小さくするものである(請求項2)。また、上記駆動電圧制御部は、変調信号の基準レベルを上記駆動電圧のレベルにシフトするレベルシフト回路と、このレベルシフト回路から出力される電圧信号を上記駆動電圧のレベルを基準に上記変調信号のレベル変動分に基づく所定のレベルだけ低下させた電圧信号に変換する信号変換回路とで構成するとよい(請求項3)。さらに、上記パルス幅変調回路において、上記パルス信号生成部で生成されるパルス信号のオン・オフのタイミング信号に基づいて、上記変調信号のレベル変動に関係なく振幅の一定したパルス幅変調信号を生成して出力するパルス幅変調信号出力部をさらに備えるとよい(請求項4)。
【0021】
本発明によれば、定電流出力部から出力される電流iは第1、第2の電流供給回路より電流i1と電流i2(=i−i1)に分流され、第1のコンデンサは電流i1により充電され、第2のコンデンサは電流i2により充電される。第1、第2のコンデンサの充電電圧の変化により第1、第2のスイッチング回路の出力端の出力レベルが交互に反転し、これによりパルス信号が出力される。変調信号が外部入力されると、電流i1と電流i2との電流比kは、変調信号のレベル変動に応じて変化し、これにより第1、第2のコンデンサの充電時間が変化して第1、第2のスイッチング回路から出力されるパルス信号のオン期間とオフ期間の比率(デューティ比)が変化するパルス幅変調信号が得られる。
【0022】
パルス幅変調信号は、電流比kが1(無変調状態)のとき、デューティ比が50%で、電流比kが1から増大もしくは減少するのに応じてデューティ比が増大もしくは減少する。すなわち、変調信号のレベル変動に応じてパルス幅変調信号のデューティ比が変化する。
【0023】
変調信号のレベル変動に応じて電流比kだけを変化させる場合は、パルス幅変調信号のデューティ比だけでなく、その周期も同時に変化するが、本発明では、変調信号のレベル変動に応じてパルス信号生成部の駆動電圧を、変調信号のレベル変動量が増大するのに応じて小さくするように制御しているので、第1、第2のコンデンサの充電電圧の範囲が変調信号のレベル変動に応じて狭くなるように変化し、充電時間を短くするように作用するため、パルス幅変調信号の周期は可及的一定に保持することができる。
【0024】
したがって、従来のように、第1、第2のコンデンサに電流を供給するための回路に、たとえば大電流容量のトランジスタなどの素子を用いる必要がなく、発熱などの問題も解消することができる。
【0025】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0026】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0027】
図1は、本発明の実施形態に係るパルス幅変調回路の概略回路図である。図2は、このパルス幅変調回路の各点における波形を示す図である。
【0028】
図10に示した従来のパルス幅変調回路は、無安定マルチバイブレータの結合回路の第1、第2コンデンサC11,C12に供給する電流i1,i2の和iをオーディオ信号(変調信号)のレベル変動に応じて変化させることにより、第1コンデンサC11の充電電流i1と第2コンデンサC12の充電電流i2とをそれぞれ増加させ、これにより第1コンデンサC11の充電時間T1と第2コンデンサC12の充電時間T2とをそれぞれオーディオ信号のレベル変動に応じて短くするように変化させ、パルス幅変調信号の周期Tを可及的一定に保持するものであるが、本実施形態に係るパルス幅変調回路は、無安定マルチバイブレータの結合回路の第1、第2コンデンサC11,C12に供給する電流i1,i2の和iは一定とし、第1、第2コンデンサC11,C12の充電時に印加する電圧V(=V3−V2)をオーディオ信号のレベル変動に応じて変化させることにより、第1コンデンサC11の充電時間T1と第2コンデンサC12の充電時間T2とをそれぞれオーディオ信号のレベル変動に応じて短くするように変化させ、パルス幅変調信号の周期Tを可及的一定に保持するものである。
【0029】
このパルス幅変調回路は、定電流回路11と、パルス信号生成回路12と、電流制御回路13と、電圧制御回路14と、パルス幅変調信号出力回路15とによって大略構成されている。
【0030】
定電流回路11は、所定の定電流を出力し、パルス信号生成回路12に供給するものである。パルス信号生成回路12は、パルス幅変調信号の被変調信号(キャリア)であるパルス信号を生成する回路である。パルス信号生成回路12は、npn型の第1トランジスタQ5からなる第1スイッチング回路、npn型の第2トランジスタQ6からなる第2スイッチング回路、第1スイッチング回路の出力端(第1トランジスタQ5のコレクタ端子)と第2スイッチング回路の入力端(第2トランジスタQ6のベース端子)とを結合する第1結合回路および第2スイッチング回路の出力端(第2トランジスタQ6のコレクタ端子)と第1スイッチング回路の入力端(第1トランジスタQ5のベース端子)とを結合する第2結合回路とからなる無安定マルチバイブレータで構成されている。
【0031】
なお、第1結合回路は、第1コンデンサC11とこの第1コンデンサC11に定電流回路11から出力される定電流iの一部i1を充電電流として供給する抵抗R1とトランジスタQ1とからなる第1電流供給回路で構成され、第2結合回路は、第2コンデンサC12とこの第2コンデンサC12に定電流iの残りi2(=i−i1)を充電電流として供給する抵抗R2とトランジスタQ2とからなる第2電流供給回路で構成されるが、第1電流供給回路および第2電流供給回路は差動増幅回路によって構成され、この差動増幅回路は電流制御回路13として機能している。
【0032】
電流制御回路13は、オーディオ信号に応じて定電流iの分配比を決定する回路である。無安定マルチバイブレータは、第2トランジスタQ6のコレクタ端子(d点)から出力のパルス信号を取り出すとすると、図3に示すように、第1コンデンサC11の充電時間によりパルス信号のオン期間T1が決定され、第2コンデンサC12の充電時間によりパルス信号のオフ期間T2が決定されるようになっている。
【0033】
電流制御回路13は、上述のように差動増幅回路からなり、定電流回路11から供給される定電流iを分流して第1コンデンサC11への充電電流i1と第2コンデンサC12への充電電流i2(=i−i1)とを生成するとともに、充電電流i1と充電電流i2との電流比kをオーディオ信号のレベル変動に応じて変化させることにより、パルス信号生成回路12で生成されるパルス信号のデューティ比T1/(T1+T2)をオーディオ信号のレベル変動に応じて変化させる。
【0034】
定電流回路11、パルス信号生成回路12および電流制御回路13の接続構成を説明すると、第1トランジスタQ5および第2トランジスタQ6のエミッタ端子は、第2電源V2の出力端子に接続され、第1トランジスタQ5および第2トランジスタQ6のコレクタ端子は、それぞれ抵抗R3と抵抗R4とを介して電圧制御回路14の出力端子(増幅回路24の出力端子)に接続されている。また、第1コンデンサC11は、第1トランジスタQ5のコレクタ端子と第2トランジスタQ6のベース端子との間に接続され、第2コンデンサC12は、第2トランジスタQ6のコレクタ端子と第1トランジスタQ5のベース端子との間に接続されている。さらに、トランジスタQ1のエミッタ端子に抵抗R1の一方端が接続されるとともに、トランジスタQ2のエミッタ端子に抵抗R2の一方端が接続され、抵抗R1および抵抗R2の他方端は定電流回路11の出力端子に接続されている。また、定電流回路11の入力端子は電源V0に接続されている。
【0035】
電圧制御回路14は、第1、第2コンデンサC11,C12の充電時に印加される電圧の範囲を制御するものである。電圧制御回路14から出力される電圧をV3、第2トランジスタQ6がオン時のベース−エミッタ間電圧をVbe6とすると、第2トランジスタQ6がオン状態ではc点の電位は電圧制御回路14の出力電圧V3、a点の電位は第2トランジスタQ6のベース電位(Vbe6+V2)にそれぞれなっている。したがって、第1コンデンサC11の両端電圧はc点側を+、a点側を−の極性としてV3−(Vbe6+V2)に保持されている。
【0036】
この状態で、第2コンデンサC12の充電動作によりb点の電位が(Vbe5+V2)に上昇すると、第1トランジスタQ5がオンになり、c点の電位は略第2電源の電圧V2となり、a点の電位はc点の電位から第1コンデンサC11の両端電圧V3−(Vbe6+V2)だけ低下した電圧となる。Vbe6は|V3−V2|に対して非常に小さいので、Vbe6を無視すると、a点の電位は−(V3−V2)となる。
【0037】
したがって、第1トランジスタQ5がオンになると、電流i1が第1コンデンサC11に流入して当該第1コンデンサC11は図1とは逆極性の方向に充電され、a点の電位が(V2+Vbe6)に上昇すると、第2トランジスタQ6がオンになり、第1トランジスタQ5はオフになる。そして、第2コンデンサC12についても上述と同様の充電動作が行なわれる。このように、第1、第2トランジスタQ5,Q6が交互にオン・オフするとき、第1、第2コンデンサC11,12の両端には|V3−V2|が印加されるが、電圧制御回路14は、オーディオ信号のレベル変動に応じて出力電圧V3を変化させて第1、第2コンデンサC11,12への印加電圧|V3−V2|を制御するものである。
【0038】
電圧制御回路14は、レベルシフタ回路21と、絶対値生成回路22と、反転回路23と、増幅回路24とによって構成されている。電圧制御回路14の機能は、図10に示した従来のパルス幅変調回路の信号変換回路と基本的に同じである。
【0039】
すなわち、レベルシフタ回路21は、図4に示すオーディオ出力源AUから出力されるオーディオ信号(0vを基準にレベル変動する交流信号)のレベル変動の基準レベルを、図5に示すようにパルス信号生成回路12の駆動電圧である第1電源電圧V1(>第2電源電圧V2)にシフトさせる回路である。絶対値生成回路22は、オーディオ信号のレベル変動分の絶対値|+ΔV|,|−ΔV|を生成する回路である。なお、絶対値生成回路22の動作基準の電圧レベルはV1であるので、絶対値生成回路22から出力される信号のレベルは、図6に示すようにV1+|ΔV|となっている。反転回路23は、絶対値生成回路22から出力される絶対値のレベルを反転させる回路である。
【0040】
なお、反転回路23の動作基準の電圧レベルもV1であるので、反転回路23から出力される信号のレベルは、図7に示すようにV1−|ΔV|となっている。増幅回路24は、図8に示すように反転回路23から出力される電圧レベルを第1、第2コンデンサC1,C2を充電するための印加電圧(V3−V2)として適切なレベルV3に調整して出力する回路である。なお、ここにいう適切な印加電圧(V3−V2)とは、オーディオ信号のレベル変動に応じて第1、第2コンデンサC1,C2に供給される充電電流i1,i2が変化し、これにより第1、第2コンデンサC1,C2の充電時間がそれぞれ変化するが、それらの合計時間は略一定になるように充電電流i1,i2の変化に応じて変化させた印加電圧(V3−V2)のことである。したがって、増幅回路24のゲインはこの目的を満たすように適宜調整される。
【0041】
パルス幅変調信号出力回路15は、定電流回路11、パルス信号生成回路12、電流制御回路13および電圧制御回路14により生成されるパルス幅変調信号を外部に出力させるための回路である。パルス信号生成回路12のc点もしくはd点から出力される電圧Vc,Vdはパルス幅変調信号に相当しているが、パルス信号生成回路12の駆動電圧V3はオーディオ信号のレベル変動に応じて変化するため、出力電圧Vc,Vcのレベルもオーディオ信号のレベル変動に応じて変化することになる。パルス幅変調信号出力回路15は、オーディオ信号のレベル変動に関係なく振幅の一定しているパルス幅変調信号PWMを出力するものである。
【0042】
パルス幅変調信号出力回路15は、抵抗R5,R6とnpn型のトランジスタQ3,Q4とで構成されている。トランジスタQ3としては第1トランジスタQ5と略同一の特性を有する素子が使用され、トランジスタQ4としては第1トランジスタQ6と略同一の特性を有する素子が使用される。トランジスタQ3のベース端子は第1トランジスタQ5のベース端子(第2コンデンサC12のb端子)に接続され、エミッタ端子は第2電源V2に接続され、コレクタ端子は抵抗R5を介して第1電源V1に接続されている。また、トランジスタQ4のベース端子は第2トランジスタQ6のベース端子(第1コンデンサC11のa端子)に接続され、エミッタ端子は第2電源V2に接続され、コレクタ端子は抵抗R6を介して第1電源V1に接続されている。そして、トランジスタQ4のコレクタ端子からパルス幅変調信号PWMが出力される。
【0043】
トランジスタQ4は、そのベース端子が第2トランジスタQ6のベース端子に接続されているので、第2トランジスタQ6のオン・オフ動作に同期してオン・オフ動作することになる。一方、トランジスタQ4のコレクタ端子とエミッタ端子間には第1電源電圧V1と第2電源電圧V2との差電圧が印加されるので、トランジスタQ4のコレクタ端子からはオーディオ信号のレベル変動に関係なく一定振幅(V1−V2)のパルス幅変調信号が出力される。
【0044】
次に、このパルス幅変調回路における動作を、図2、図3に示すタイミングチャートを参照して説明する。
【0045】
このパルス幅変調回路では、オーディオ信号がそれに応じたパルス幅を有するパルス幅変調信号PWMに変調される。まず、オーディオ信号が「0」の場合(無変調の場合、図2のA部参照)を説明する。
【0046】
電流制御回路13では、トランジスタQ1,Q2により定電流回路11からの定電流iが電流i1と電流i2とに分流される。すなわち、トランジスタQ1側に流れる電流をi1とすると、トランジスタQ2側に流れる電流は、(i−i1)となる。トランジスタQ1を流れる電流i1は、ベース電圧の変動に応じて変化する一方、トランジスタQ2を流れる電流i2は(i−i1)であるため、オーディオ出力源AUから変調信号としてトランジスタQ1のベース端子に入力されるオーディオ信号のレベルが基準レベル0vから変動すると、電流i1と電流i2の合計は一定値iを保持しつつそのレベル変動に応じて電流i1が変動する。すなわち、電流i1と電流i2との電流比kが変動する。
【0047】
無変調の場合、オーディオ信号のレベルは「0」であるので、トランジスタQ1に流れる電流i1とトランジスタQ2に流れるi1(i−i1)は等しくなる。すなわち、i1=i2=i/2となり、電流比kは1となる。
【0048】
一方、電圧制御回路14では、オーディオ信号のレベル変動分|+ΔV|,|−ΔV|がないので、第1電源電圧V1がそのままV3として出力され、これによりパルス幅生成回路12の駆動電圧は(V1−V2)に規定される。したがって、第1、第2コンデンサC11,C12は、充電時に(V3−V2)=(V1−V2)の電圧が印加され、それぞれi/2の電流で充電される。
【0049】
ここで、図2における時刻t1のときの各点の波形a,b,e,fを説明すると、このとき、第1トランジスタQ5およびトランジスタQ3はオフ状態にあり、第2トランジスタQ6およびトランジスタQ4はオン状態である。第2トランジスタQ6およびトランジスタQ4はオン状態であるため、a点の電位は第2の電圧V2より第6トランジスタQ6およびトランジスタQ4のベース−エミッタ間電圧(Vbe6)分だけ高くなっており、(V2+Vbe6)である。なお、図2では、Vbe6がV2に対して非常に小さいので、Vbe6を無視して単に「V2」と記載している。
【0050】
また、d点の電位は第2電源電圧V2となるので、b点の電位は、d点の電位V2より第2コンデンサC12の両端電圧Vcの分だけ低下した値(V1−Vc)となっている。なお、第2トランジスタQ6のオン期間に第2コンデンサC12の充電動作が行われ、図2では、時刻t1を第2トランジスタQ6のオン期間の略中間のタイミングにしているので、Vcは略(V1−V2)/2となっている。
【0051】
時刻t2になると、b点の電位は、第1トランジスタQ5、トランジスタQ3のベース−エミッタ間電圧をVbe5とすると、第2コンデンサC12の充電動作によって(V2+Vbe5)になり、第1トランジスタQ5およびトランジスタQ3がオンになる。なお、図2では、Vbe5がV2に対して非常に小さいので、Vbe5を無視して単に「V2」と記載している。第1トランジスタQ5がオンになると、c点の電位はV2となるので、a点の電位は、c点の電位V2から第1コンデンサC11の充電電圧(V1−V2)だけ低下した値V2−(V1−V2)となり、これにより第2トランジスタQ6およびトランジスタQ4のベース電位はVbe6より小さくなるので、第2トランジスタQ6およびトランジスタQ4は瞬時にオフになる。
【0052】
a点の電位がV2−(V1−V2)になると、電流i1により図1に示す極性とは逆方向に第1コンデンサC11の充電動作が開始され、これによりa点の電位が上昇する。そして、時刻t3でa点の電位が(V2+Vbe6)に達すると、第2トランジスタQ6がオンになり、これによりb点の電位がV2−(V1−V2)になるため、第1トランジスタQ5はオフになる。以下、同様の動作が繰り返され、第1トランジスタQ5およびトランジスタQ3と第2トランジスタQ6およびトランジスタQ4とが交互にオン・オフ動作を繰り返すことによりe点,f点からパルス幅変調信号が出力される。なお、e点から出力されるパルス幅変調信号はf点から出力されるパルス幅変調信号に対して位相が反転している。
【0053】
パルス幅変調信号のオン期間T1とオフ期間T2は、上述したようにT1=C(V1−V2)/i1、T2=C(V1−V2)/(k・i1)で表され、無変調のときはk=1であるから、T1=T2となり、f点から出力されるパルス幅変調信号PWMのデューティ比は50%となっている。
【0054】
次に、オーディオ信号が正の値(たとえばv1ボルト)にレベル変動した場合(図2のB部参照)を説明すると、この場合は、電圧制御回路14では、増幅回路24における増幅率をαとすると、第1電源電圧V1からレベル変動分v1をα倍した電圧だけ低下させた電圧(V1−αv1)がパルス信号生成回路12の駆動電圧V3として出力される。
【0055】
したがって、第1コンデンサC11および第2コンデンサC12の充電時にはこれらの第1、第2コンデンサC11,C12に(V1−αv1)の電圧が印加され、第1コンデンサC11には、レベル変動v1に基づきi/2より小さい所定の電流i1が充電流として供給され、第2コンデンサC12には、電流(i2=i−i1)>i/2が充電流として供給される。
【0056】
第2コンデンサC12の充電動作によって第1トランジスタQ5がオフからオンになると、第1コンデンサC11は、トランジスタQ1から供給される電流i1によって充電動作が開始されるが、この場合は、i1<i/2であるため、第1コンデンサC11の充電速度は無変調のときよりも遅くなる(図2のa点の波形の傾斜部の勾配参照)。
【0057】
一方、第1コンデンサC11の充電動作によって第2トランジスタQ6がオフからオンになると、第2コンデンサC12は、トランジスタQ2から供給される電流i2によって充電動作が開始されるが、この場合は、i2>i/2であるため、第2コンデンサC12の充電速度は無変調のときよりも速くなる(図2のb点の波形の傾斜部の勾配参照)。
【0058】
しかし、無変調時の第1コンデンサC11および第2コンデンサC12の充電電圧範囲が(2V2−V1)であるのに対し(図2のAの部分のa点、b点の電圧変動幅参照)、この場合の両コンデンサC11,C12の充電電圧範囲は(2V2−V1+αv1)であり(図2のBの部分のa点、b点の電圧変動幅参照)、αv1だけ電圧範囲が狭くなっているので、図3に示すように、第1コンデンサC11の充電時間は、電圧範囲(2V2−V1)で充電されるよりも長くなることはなく、また、第2コンデンサC12の充電時間は、電圧範囲(2V2−V1)で充電されるよりも短くなる。
【0059】
なお、図3の上段は、無変調時のa点、b点の電圧波形とパルス幅変調信号PWMとを示し、下段はオーディオ信号のレベル変動が+v1の場合のa点、b点の電圧波形とパルス幅変調信号PWMとを示している。また、下段の実線で示す波形は、第1、第2コンデンサC11,C12の充電電圧範囲を(2V2−V1+αv1)に変化させた場合の波形であり、一点鎖線で示す波形は第1、第2コンデンサC11,C12の充電電圧範囲を従来の(2V2−V1)とした場合の波形である。
【0060】
実線で示すパルス幅変調信号PWMのオン期間T1とオフ期間T2のいずれも一点鎖線で示すパルス幅変調信号PWMのオン期間T1とオフ期間T2よりも短くなり、実線で示すパルス幅変調信号PWMの周期Tが上段に示す無変調時の周期Tと略等しくなるように抑えられる。
【0061】
次に、オーディオ信号が負の値(たとえば−v2ボルト)にレベル変動した場合(図2のC部参照)を説明すると、この場合は、電圧制御回路14では、第1電源電圧V1からレベル変動分v2をα倍した電圧だけ低下させた電圧(V1−αv2)がパルス信号生成回路12の駆動電圧V3として出力される。
【0062】
したがって、第1コンデンサC11および第2コンデンサC12の充電時にはこれらの第1、第2コンデンサC11,C12に(V1−αv2)の電圧が印加され、第1コンデンサC11には、レベル変動v2に基づきi/2より小さい所定の電流i1が充電流として供給され、第2コンデンサC12には、電流(i2=i−i1)>i/2が充電流として供給される。
【0063】
この場合の第1、第2コンデンサC11,C12の充電時の充電速度は、電流i1,i2の変化傾向がレベル変動+v1の場合と同様であるから、第1コンデンサC11の充電速度は無変調のときよりも遅くなり(図2のa点の波形の傾斜部の勾配参照)、第2コンデンサC12の充電速度は無変調のときよりも速くなる(図2のb点の波形の傾斜部の勾配参照)。
【0064】
したがって、オーディオ信号が−v2でレベル変動をした場合も図3を用いて説明したのと同様に、第1、第2コンデンサC11,C12の充電時間は、電圧範囲(2V2−V1)で充電されるよりも短くなり、パルス幅変調信号PWMの周期Tは無変調時の周期Tと略等しくなるように抑えられる。
【0065】
このように、オーディオ信号のレベル変動に応じてパルス信号生成回路12の駆動電圧を、オーディオ信号のレベル変動量が増大するのに応じて小さくするように制御している。そのため、第1、第2のコンデンサC11,C12の充電電圧の範囲が変調信号のレベル変動に応じて狭くなるように変化し、充電時間を短くするように作用するため、パルス幅変調信号PWMの周期は可及的一定に保持することができる。
【0066】
したがって、従来のように、第1、第2のコンデンサC11,C12に電流を供給するための回路に、たとえば大電流容量のトランジスタなどの素子を用いる必要がなく、発熱などの問題も解消することができる。
【0067】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施形態においては、パルス幅変調回路として図1に示す回路のものを適用したが、上記機能を有するものであれば、図1に示す回路に限るものではない。また、上記実施形態においては、電流制御回路13に一対の差動トランジスタを用いたが、電流制御回路13は、上記構成に限るものではない。
【図面の簡単な説明】
【図1】本発明の実施形態にかかるパルス幅変調回路の概略回路図である。
【図2】図1に示すパルス幅変調回路の各点における信号波形を示す図である。
【図3】オーディオ信号のレベル変動に応じてパルス信号生成回路の駆動電圧を変化させることによりパルス幅変調信号のパルス周期が一定に保持されることを説明するための波形図である。
【図4】オーディオ信号の一例を示す図である。
【図5】レベルシフタ回路を通過した後のオーディオ信号を示す図である。
【図6】絶対値生成回路を通過した後のオーディオ信号を示す図である。
【図7】反転回路を通過した後のオーディオ信号を示す図である。
【図8】増幅回路を通過した後のオーディオ信号を示す図である。
【図9】従来の無安定マルチバイブレータを用いたパルス幅変調回路の一例を示す回路構成図である。
【図10】従来のパルス幅変調回路の例を示す概略回路図である。
【図11】図10に示すパルス幅変調回路の各点における信号波形を示す図である。
【符号の説明】
11 定電流回路
12 パルス信号生成回路
13 電流制御回路
14 電圧制御回路
15 パルス幅変調信号出力回路
C11 第1コンデンサ
C12 第2コンデンサ
Claims (4)
- 定電流を出力する定電流出力部と、
第1のスイッチング回路の出力端と第2のスイッチング回路の入力端とが第1のコンデンサとこの第1のコンデンサに上記定電流出力部から出力される定電流の一部を充電電流として供給する第1の電流供給回路とを含む第1の結合回路で結合されるとともに、上記第2のスイッチング回路の出力端と上記第1のスイッチング回路の入力端とが第2のコンデンサとこの第2のコンデンサに上記定電流出力部から出力される定電流の残りを充電電流として供給する第2の電流供給回路とを含む第2の結合回路で結合され、上記第1、第2のスイッチング回路の出力端からパルス信号が出力されるパルス信号生成部と、
上記第1の電流供給回路から上記第1のコンデンサに供給される電流を外部入力される変調信号のレベル変動に応じて変化させることにより上記パルス信号生成部で生成されるパルス信号のデューティ比を変化させるパルス幅変調部と、
からなるパルス幅変調回路において、
上記パルス信号生成部を駆動するための駆動電圧を供給する電源と、
上記パルス信号生成部に供給される駆動電圧を上記変調信号のレベル変動に応じて変化させる駆動電圧制御部と、
を備えたことを特徴とするパルス幅変調回路。 - 上記駆動電圧制御部は、上記変調信号のレベル変動量が増大するのに応じて上記駆動電圧を小さくする、請求項1記載のパルス幅変調回路。
- 上記駆動電圧制御部は、変調信号の基準レベルを上記駆動電圧のレベルにシフトするレベルシフト回路と、このレベルシフト回路から出力される電圧信号を上記駆動電圧のレベルを基準に上記変調信号のレベル変動分に基づく所定のレベルだけ低下させた電圧信号に変換する信号変換回路とからなる、請求項2記載のパルス幅変調回路。
- 上記パルス信号生成部で生成されるパルス信号のオン・オフのタイミング信号に基づいて、上記変調信号のレベル変動に関係なく振幅の一定したパルス幅変調信号を生成して出力するパルス幅変調信号出力部をさらに備える、請求項1〜3のいずれかに記載のパルス幅変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003108538A JP4175163B2 (ja) | 2003-04-14 | 2003-04-14 | パルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003108538A JP4175163B2 (ja) | 2003-04-14 | 2003-04-14 | パルス幅変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004320182A true JP2004320182A (ja) | 2004-11-11 |
JP4175163B2 JP4175163B2 (ja) | 2008-11-05 |
Family
ID=33469972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003108538A Expired - Fee Related JP4175163B2 (ja) | 2003-04-14 | 2003-04-14 | パルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4175163B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009033904A (ja) * | 2007-07-30 | 2009-02-12 | Onkyo Corp | スイッチング制御装置 |
CN103259513A (zh) * | 2006-10-31 | 2013-08-21 | Ipower控股有限责任公司 | 在电流瞬变期间保持最大平坦电压的脉冲宽度调制序列 |
-
2003
- 2003-04-14 JP JP2003108538A patent/JP4175163B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103259513A (zh) * | 2006-10-31 | 2013-08-21 | Ipower控股有限责任公司 | 在电流瞬变期间保持最大平坦电压的脉冲宽度调制序列 |
JP2009033904A (ja) * | 2007-07-30 | 2009-02-12 | Onkyo Corp | スイッチング制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4175163B2 (ja) | 2008-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100390853C (zh) | 高效液晶显示器驱动电压发生电路及其方法 | |
US5329200A (en) | Piezoelectric transformer converter for power use | |
US4020361A (en) | Switching mode power controller of large dynamic range | |
TW200401505A (en) | Triangular wave generating circuit used in a class-D amplifier | |
JP4211465B2 (ja) | パルス幅変調回路 | |
US8570083B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
JP4175163B2 (ja) | パルス幅変調回路 | |
JP2004236461A (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
JP3479624B2 (ja) | スイッチング電源装置 | |
JP4407743B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP3697678B2 (ja) | V/f変換回路 | |
JP5713543B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
US8970269B2 (en) | Pulse width modulator and switching amplifier | |
JP2012217118A (ja) | パルス幅変調回路およびスイッチングアンプ | |
JP2828388B2 (ja) | 振動型圧縮機の電源装置 | |
JPH11205095A (ja) | 電圧制御発振回路 | |
JP2004156936A (ja) | 電磁流量計の励磁回路 | |
JPS62110496A (ja) | パルスモ−タ駆動回路 | |
JP2008270989A (ja) | D級アンプ | |
JP2958962B2 (ja) | Pwmパルス発生装置 | |
JP3591519B2 (ja) | パルス幅変調回路 | |
JPH0783619B2 (ja) | インバータ駆動装置 | |
JPH1032926A (ja) | 電源電圧制御回路 | |
JP2013162438A (ja) | スイッチングアンプ | |
JPH0735453Y2 (ja) | 同期信号の極性一定化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |