JP4465886B2 - 基板の接続方法および接続構造 - Google Patents

基板の接続方法および接続構造 Download PDF

Info

Publication number
JP4465886B2
JP4465886B2 JP2001024189A JP2001024189A JP4465886B2 JP 4465886 B2 JP4465886 B2 JP 4465886B2 JP 2001024189 A JP2001024189 A JP 2001024189A JP 2001024189 A JP2001024189 A JP 2001024189A JP 4465886 B2 JP4465886 B2 JP 4465886B2
Authority
JP
Japan
Prior art keywords
conductor pattern
via hole
substrate
layer
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001024189A
Other languages
English (en)
Other versions
JP2002232133A (ja
Inventor
眞 戸谷
智宏 横地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001024189A priority Critical patent/JP4465886B2/ja
Publication of JP2002232133A publication Critical patent/JP2002232133A/ja
Application granted granted Critical
Publication of JP4465886B2 publication Critical patent/JP4465886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、導体パターンが形成された複数の層が積層されるとともに、各層に対応して導体パターンを表面に引き出すためのビアホールが形成されてなる多層基板と、一面側に導体パターンが形成されたフレキシブル基板とを接続する基板の接続方法、および接続構造に関する。
【0002】
【従来の技術】
従来、この種の一般的な接続方法を図4に示す。多層基板(多層配線基板)10は、銅等の導体パターン20が形成された複数(図4では4枚)の層11〜14を積層し互いに接着することにより作製されている。一方、フレキシブル基板(フレキシブル配線基板)40は、熱可塑性樹脂等よりなるベースの一面側に導体パターン50が形成されてなる。
【0003】
そして、図4に示す様に、多層基板10においては、その表面(第1層11の表面)にカバーレイまたはソルダーレジスト15が設けられ、各層11〜14の導体パターン20をカバーレイまたはソルダーレジスト15上に電気的に引き出すためのビアホール30が形成されている。各ビアホール30は、各層11〜14毎にドリルやレーザを用いて穴を空けたり、各層11〜14を積層した後レーザを用いて穴を空ける等により、形成される。
【0004】
一方、フレキシブル基板40の導体パターン50には、カバーレイまたはソルダーレジスト15まで引き出された各ビアホール30に対応してハンダ等の接続材料よりなるバンプ70が形成されている。そして、各バンプ70を各ビアホール30に挿入した状態で、フレキシブル基板40と多層基板10とを、加熱しながら加圧する。
【0005】
それによって、バンプ70が溶融してビアホール30内に充填され、この充填された接続材料によりフレキシブル基板40および多層基板10の各導体パターン20、50が電気的に接合される。
【0006】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討によれば、上記した従来の接続方法においては、各ビアホール30の径が均一であり、各ビアホール30に対応したフレキシブル基板40の各バンプ70の大きさが均一であるため、図5に示す様な問題が発生する。
【0007】
まず、ビアホール30の径が細いと、図5(a)に示す様に、多層基板10の表面に比較的近い層の導体パターンに対応するビアホール30にて、接続材料75の量が過剰となり、ビアホール30からはみ出した接続材料同士がつながり、隣接するビアホール30同士でブリッジ900が発生する。
【0008】
一方、ビアホール30の径が太いと、図5(b)に示す様に、多層基板10の表面から比較的遠い層の導体パターンに対応するビアホール30にて、接続材料75の量が不足し、オープン901が発生する。
【0009】
本発明は上記問題に鑑み、導体パターンが形成された複数の層が積層されるとともに各層の導体パターン引き出し用のビアホールが形成されてなる多層基板と、一面側に導体パターンが形成されたフレキシブル基板とを接続するにあたって、各ビアホールにおける導体パターン同士の接合性を確保することを目的とする。
【0010】
【課題を解決するための手段】
本発明者等は、鋭意検討した結果、以下のような知見に基づいて本発明を創出するに至った。
【0011】
すなわち、ビアホールは、多層基板の表面に近い層の導体パターン用のものほど深さが浅く、遠い層の導体パターン用のものほど深さが深くなる。そのため、従来のように、各ビアホールの径が均一であると、上記近い層用のビアホールは比較的体積が小さく、上記遠い層用のビアホールは比較的体積が大きいものとなる。そして、フレキシブル基板の各バンプの大きさは均一であるため、上記した問題が発生する。
【0012】
このような知見に着目してなされた請求項1に記載の発明では、導体パターン(20)が形成された複数の層(11〜14)を積層するとともに、各々の層に対応して導体パターンを表面(10a)に引き出すためのビアホール(31〜34)を形成してなる多層基板(10)と、一面側に導体パターン(50)が形成されたフレキシブル基板(40)とを接続する基板の接続方法であって、
ビアホールのうち多層基板の表面に近い層の導体パターンを引き出すためのビアホールの径が、多層基板の表面から遠い層の導体パターンを引き出すためのビアホールの径よりも大きくなるように、多層基板にビアホールを形成する工程と、フレキシブル基板の導体パターン上に接続部材(70)を形成する工程と、多層基板の表面とフレキシブル基板の一面とを対向させ、これら両基板を加熱・加圧することにより、接続部材をビアホールに充填しつつ両基板を接続する工程とを備えることを特徴としている。
【0013】
それによれば、上記近い層の導体パターン用のビアホール径が、上記遠い層の導体パターン用のビアホール径よりも大きくなるように、ビアホールを形成するため、各ビアホールの体積を適切に調整することができ、各ビアホール毎に接続材料が過剰または過小に供給されることを防止できる。
【0014】
そのため、従来発生していた接続材料のブリッジやオープン等を防止して、各ビアホールにて両基板の導体パターンを確実に接合することができる。従って、本発明の接続方法によれば、各ビアホールにおける導体パターン同士の接合性を確保することができる。
【0015】
また、請求項2に記載の発明では、導体パターン(20)が形成された複数の層(11〜14)が積層されるとともに、各々の層に対応して導体パターンを表面(10a)に引き出すためのビアホール(31〜34)が形成されてなる多層基板(10)と、一面側に導体パターン(50)が形成されたフレキシブル基板(40)とを接続する基板の接続構造であって、
ビアホールは、多層基板の表面に近い層の導体パターンを引き出すためのビアホールの径が、多層基板の表面から遠い層の導体パターンを引き出すためのビアホールの径よりも大きくなるように、形成されており、多層基板における各々の層の導体パターンとフレキシブル基板の導体パターンとは、各々のビアホールに充填された導電性の充填部材(60)によって電気的に接続されていることを特徴としている。
【0016】
本発明の接続構造は、請求項1に記載の接続方法によって得られるものであり、その効果は上述の内容とほぼ同様である。
【0019】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0020】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は、本発明の実施形態に係る基板の接続構造を示す概略断面図である。また、図2は、図1中の多層基板10単体を、その表面10aの斜め上方から見た斜視図である。
【0021】
多層基板10は、導体パターン20が形成された複数の熱可塑性樹脂よりなる層11〜14が積層されるとともに、各々の層11〜14に対応して各導体パターン20を多層基板10の表面10aに引き出すためのビアホール31〜34が形成されてなる。
【0022】
一方、フレキシブル基板40は熱可塑性樹脂よりなり、その一面40a側に導体パターン50が形成されている。このフレキシブル基板40および多層基板10の各層11〜14を構成する熱可塑性樹脂として、本例では、ポリエーテリケトン(PEEK)樹脂を65〜35重量%とポリエーテルイミド(PEI)樹脂を35〜65重量%含む熱可塑性樹脂(以下、PEEK−PEIという)が使用されている。このPEEK−PEIは、ガラス転移温度以上の温度において軟化する。
【0023】
多層基板10の各層11〜14は本例では4層図示されており、表面(フレキシブル基板40との接続面)10aに近い順に、第1層11、第2層12、第3層13、第4層14としている。また、第1層11の上には、カバーレイまたはソルダーレジスト15が形成されており、このカバーレイまたはソルダーレジスト15は、両基板の接続時のハンダ流れを防止するためのものである。
【0024】
各層11〜14に形成された内部配線層としての導体パターン20およびフレキシブル基板40の導体パターン50は、銅等(本例では銅)よりなり、メッキ法や箔を貼り付ける方法等によって所定の配線パターンに形成されている。また、各ビアホール31〜34は、各導体パターン20のランドから表面10a(カバーレイまたはソルダーレジスト15)に至る丸穴により構成されている。
【0025】
ビアホール31〜34は、多層基板10の表面10aに近い層の導体パターンを引き出すためのビアホールの径が、多層基板10の表面10aから遠い層の導体パターンを引き出すためのビアホールの径よりも大きくなるように、形成されている。
【0026】
すなわち、表面10aに最も近い第1層11のビアホール(第1のビアホール)31、第2層12用のビアホール(第2のビアホール)32、第3層13用のビアホール(第3のビアホール)33、第4層14用のビアホール(第4のビアホール)34の順に径が小さくなっている(図2参照)。
【0027】
具体的に、本例では、第1のビアホール31の径(直径)をR1、第2のビアホール32の径をR2、第3のビアホール33の径をR3、第4のビアホール34の径をR4とし(図3(a)参照)、カバーレイまたはソルダーレジスト15の高さ(厚さ)をH1、第1層11の厚さをH2、第2層12の厚さをH2、第3層13の厚さをH4とした場合、第2から第4のビアホール32〜34の径R2〜R4は、次の数式1にて与えられたものにできる。
【0028】
【数1】
R2={(R1×R1×H1)/(H1+H2)}1/2
R2={(R1×R1×H1)/(H1+H2+H3)}1/2
R2={(R1×R1×H1)/(H1+H2+H3+H4)}1/2
上記数式1の関係により、各ビアホール31〜34の体積を略同一にすることができる。例えば、カバーレイまたはソルダーレジスト15の厚さおよび各層11〜14の厚さが75μmと同じであり、第1のビアホール31の径R1が200μmである場合、径R2は141μm、径R3は115μm、径R4は100μmである。
【0029】
そして、図1に示す様に、各ビアホール31〜34内には、導電性を有する充填部材60が充填されており、この充填部材60によって多層基板10における各導体パターン20とフレキシブル基板40の導体パターン50とは、電気的に接続されている。充填部材60としては、Sn−Pbハンダ、Ag−Snハンダ、Snハンダ等の加熱により流動性を生じる導電性材料を用いることができる。
【0030】
次に、上記接続構造を得るための接続方法について、図3を参照して説明する。図3は、本接続方法を、上記図1に対応した断面にて示す説明図である。まず、図3(a)に示す多層基板10は、導体パターン20が形成された複数の層11〜14を積層し、加熱しながら加圧して各層を互いに接着することにより作製される。
【0031】
ここで、ビアホール31〜34のうち多層基板10の表面10aに近い層の導体パターン20を引き出すためのビアホールの径が、多層基板10の表面10aから遠い層の導体パターンを引き出すためのビアホールの径よりも大きくなるように、ビアホール31〜34を形成する工程を行う。
【0032】
このビアホールの形成は、各層11〜14毎にドリルやレーザを用いて穴を空けたり、各層11〜14を積層した後レーザを用いて穴を空ける等により行うことができる。このとき、ドリルの径を変えたり、レーザの照射径や照射量等を変えたりすることにより、各ビアホール31〜34の径を異ならせ、所望の径とすることができる。
【0033】
このようにビアホール31〜34を有する多層基板10を形成する一方、一面40a側に導体パターン50が形成されたフレキシブル基板40を用意し、当該導体パターン50上にバンプ(接続部材)70を形成する。バンプ70は、多層基板10の各ビアホール31〜34に対応して形成される。本例では、バンプ70を、メッキ法やコーティング等により形成されたSn−Pbハンダ(溶融温度183℃)よりなるものとしている。
【0034】
そして、図3(a)に示す様に、多層基板10の表面10aとフレキシブル基板40の一面40aとを対向させ、図3(b)に示す様に、これら両基板10、40を加熱しながら互いに近づける方向へ加圧することにより、バンプ70を溶融させ、この溶融したバンプ70をビアホール31〜34に充填しつつ両基板10、40を接続する。
【0035】
本例では、パルスヒート方式の熱圧着ツール(図示せず)を用いて、上記加熱・加圧を行うが、このときPEEK−PEIのガラス転移温度(150℃〜230℃)以上で且つSn−Pbハンダよりなるバンプ70の溶融温度(183℃)以上の温度となるように、圧力を加える。例えば、加熱温度は240℃〜340℃であり、5秒〜15秒間加熱および加圧を継続する。
【0036】
この加熱・加圧により、バンプ70が溶融して各ビアホール31〜34内へ流動して充填されていき、凝固して充填部材60となる。一方、両基板10、40のPEEK−PEIが軟化変形して互いに接着する。こうして、図3(b)に示す接続構造(つまり、図1に示す接続構造)が完成する。
【0037】
ところで、本実施形態によれば、多層基板10の表面10aに近い層の導体パターン用のビアホール径が、遠い層の導体パターン用のビアホール径よりも大きくなるように、各ビアホール31〜34を形成するため、各ビアホール31〜34の体積を適切に調整することができ、各ビアホール31〜34毎にハンダ等の接続材料(充填部材)が過剰または過小に供給されることを防止できる。
【0038】
そのため、従来発生していた接続材料のブリッジやオープン等を防止して、各ビアホール31〜34にて充填部材60を過不足無く充填することができ、両基板10、40の導体パターン20、50を確実に接合することができる。よって、本実施形態によれば、各ビアホールにおける導体パターン同士の接合性を確保することのできる基板の接続方法および接続構造を提供することができる。
【0039】
また、本実施形態によれば、導体パターン20が形成された複数の層11〜14が積層されるとともに、各々の層11〜14に対応して導体パターン20を表面10aに引き出すためのビアホール31〜34が形成されてなる多層基板であって、表面10aに近い層の導体パターン20を引き出すためのビアホールの径が、表面10aから遠い層の導体パターン20を引き出すためのビアホールの径よりも大きくなるように、ビアホール31〜34が形成されていることを特徴とする多層基板10を提供することができる。
【0040】
つまり、本実施形態によれば、各ビアホールにおける導体パターン同士の接合性を確保することの可能な本実施形態の接続方法に用いて好適な多層基板を提供することができる。
【0041】
(他の実施形態)
なお、多層基板としては、アルミナ等よりなる複数のグリーンシートを積層してなるセラミック多層基板でも良い。または、ガラスエポキシ等のエポキシ多層基板でも良い。
【図面の簡単な説明】
【図1】本発明の実施形態に係る基板の接続構造を示す概略断面図である。
【図2】図1中の多層基板10単体の斜視図である。
【図3】上記実施形態に係る基板の接続方法を示す工程説明図である。
【図4】従来の基板の接続方法を示すための説明図である。
【図5】従来の基板の接続方法によるブリッジやオープンの発生を示すための概略断面図である。
【符号の説明】
10…多層基板、10a…多層基板の表面、11〜14…多層基板の各層、
20…多層基板の導体パターン、31〜34…ビアホール、
40…フレキシブル基板、50…フレキシブル基板の導体パターン、
60…充填部材、70…バンプ(接続部材)。

Claims (2)

  1. 導体パターン(20)が形成された複数の層(11〜14)を積層するとともに、各々の前記層に対応して前記導体パターンを表面(10a)に引き出すためのビアホール(31〜34)を形成してなる多層基板(10)と、一面側に導体パターン(50)が形成されたフレキシブル基板(40)とを接続する基板の接続方法であって、
    前記ビアホールのうち前記多層基板の前記表面に近い層の導体パターンを引き出すためのビアホールの径が、前記多層基板の前記表面から遠い層の導体パターンを引き出すためのビアホールの径よりも大きくなるように、前記多層基板に前記ビアホールを形成する工程と、
    前記フレキシブル基板の導体パターン上に接続部材(70)を形成する工程と、
    前記多層基板の表面と前記フレキシブル基板の一面とを対向させ、これら両基板を加熱・加圧することにより、前記接続部材を前記ビアホールに充填しつつ前記両基板を接続する工程とを備えることを特徴とする基板の接続方法。
  2. 導体パターン(20)が形成された複数の層(11〜14)が積層されるとともに、各々の前記層に対応して前記導体パターンを表面(10a)に引き出すためのビアホール(31〜34)が形成されてなる多層基板(10)と、一面側に導体パターン(50)が形成されたフレキシブル基板(40)とを接続する基板の接続構造であって、
    前記ビアホールは、前記多層基板の前記表面に近い層の導体パターンを引き出すためのビアホールの径が、前記多層基板の前記表面から遠い層の導体パターンを引き出すためのビアホールの径よりも大きくなるように、形成されており、
    前記多層基板における各々の前記層の導体パターンと前記フレキシブル基板の導体パターンとは、各々の前記ビアホールに充填された導電性の充填部材(60)によって電気的に接続されていることを特徴とする基板の接続構造。
JP2001024189A 2001-01-31 2001-01-31 基板の接続方法および接続構造 Expired - Fee Related JP4465886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001024189A JP4465886B2 (ja) 2001-01-31 2001-01-31 基板の接続方法および接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001024189A JP4465886B2 (ja) 2001-01-31 2001-01-31 基板の接続方法および接続構造

Publications (2)

Publication Number Publication Date
JP2002232133A JP2002232133A (ja) 2002-08-16
JP4465886B2 true JP4465886B2 (ja) 2010-05-26

Family

ID=18889364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001024189A Expired - Fee Related JP4465886B2 (ja) 2001-01-31 2001-01-31 基板の接続方法および接続構造

Country Status (1)

Country Link
JP (1) JP4465886B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法
JP2007149888A (ja) * 2005-11-25 2007-06-14 Fujikura Ltd プリント配線板、プリント配線板の接続構造、及びプリント配線板間接続部の封止方法
JP2009152239A (ja) * 2007-12-18 2009-07-09 Denso Corp 電子機器、および電動コンプレッサ
JP5966287B2 (ja) * 2011-09-15 2016-08-10 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
CN110769664B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN110769669B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN110769665B (zh) * 2018-07-27 2023-12-05 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN112180128B (zh) * 2020-09-29 2023-08-01 珠海天成先进半导体科技有限公司 一种带弹性导电微凸点的互连基板和基于其的kgd插座

Also Published As

Publication number Publication date
JP2002232133A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
JP3729092B2 (ja) 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP4977464B2 (ja) 電子モジュールの製造方法及び電子モジュール
JP5018826B2 (ja) 電子デバイスおよびその製造方法
EP1280393B1 (en) Multilayer circuit board and method for manufacturing multilayer circuit board
JP4073945B1 (ja) 多層配線基板の製造方法
US20010020549A1 (en) Wiring board, semiconductor device and production methods thereof
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JPH05267402A (ja) 薄膜多層配線基板およびその製造方法
WO2008047918A1 (fr) Structure de paquet de dispositifs électroniques et procédé de fabrication correspondant
JP6996595B2 (ja) 多層配線基板
KR20090124914A (ko) 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법
TW200950628A (en) Method of making printed wiring board and electrically-conductive binder
JP4465886B2 (ja) 基板の接続方法および接続構造
JP3299679B2 (ja) 多層配線基板及びその製造方法
JP2008300819A (ja) プリント基板およびその製造方法
JP2002290028A (ja) プリント配線基板の接続方法及び接続構造
JP2008192878A (ja) 多層配線基板及びその製造方法
JP4508859B2 (ja) 半導体基板の製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2006049536A (ja) 多層回路基板
JP4379216B2 (ja) 半導体装置及びその製造方法
JPH03101194A (ja) 多層プリント配線基板の接続方法
JP2003332705A (ja) 配線基板およびその製造方法
JP2010062339A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3065569B2 (ja) プリント回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

R151 Written notification of patent or utility model registration

Ref document number: 4465886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees