JP4457511B2 - 画像出力装置及びそれに用いられるデータ消去方法 - Google Patents
画像出力装置及びそれに用いられるデータ消去方法 Download PDFInfo
- Publication number
- JP4457511B2 JP4457511B2 JP2001073912A JP2001073912A JP4457511B2 JP 4457511 B2 JP4457511 B2 JP 4457511B2 JP 2001073912 A JP2001073912 A JP 2001073912A JP 2001073912 A JP2001073912 A JP 2001073912A JP 4457511 B2 JP4457511 B2 JP 4457511B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- control means
- print data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
Description
【発明の属する技術分野】
本発明は、画像出力装置及びそれに用いられるデータ消去方法に関する。
【0002】
【従来の技術】
周知の通り、印字対象とするビットマップ形式の印字データが順次書込み消去されるビットマップメモリを備え、そのメモリから印字データを読み出し印字プリントとして出力するプリンタでは、印字データの出力に際して、ビットマップメモリに格納されている先の印字データを消去する必要がある。近年では、印字データの高解像度化,多値化及びカラー化が進んで、その量が大きくなってきており、これに伴ない、その消去処理に要する時間は長くなる一方である。また、プリンタによる印字処理の高速化が進むにつれ、消去時間の占める割合が、プリンタの制御性能を考慮する上で無視することができない程度になってきている。このため、従来では、ビットマップメモリに格納されたデータの消去処理を効率的に行ない、装置全体の処理性能を向上させることが求められている。
【0003】
従来知られるプリンタでは、一般的に、ビットマップメモリに格納されたデータを消去する消去処理が、他の処理とは独立して行なわれるようになっている。例えば特開平7−228012号公報には、ビットマップメモリから印字データを読み出した直後に、クリアデータの書込みサイクルを挿入し、ビットマップメモリに格納されたデータを消去する方法が開示されている。
【0004】
しかし、かかる方法では、消去処理が他の処理とは独立して行なわれるため、消去処理自体に要する時間を短縮化する効果は得られるものの、複数の処理を並行して行なえないという問題があった。
【0005】
本発明は、上記技術的課題に鑑みてなされたもので、ビットマップメモリに格納された印字済みのデータの消去処理を効率的に行ない、装置の処理速度を向上させ得る画像出力装置及びそれに用いられるデータ消去方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本願の請求項1に係る発明は、印字対象とするビットマップ形式の印字データが順次書込み消去される記憶手段と、該記憶手段からの印字データを受信し、印字処理を行なう印字手段を制御する印字制御手段とを備えた画像出力装置において、データ読み出しを指示する第1制御信号および第1のアドレスを示す第1アドレス信号を出力することで上記記憶手段の上記第1のアドレスに書き込まれた印字データを順次読み出す印字データ読出し制御手段と、上記印字データ読出し制御手段による上記第1制御信号および上記第1アドレス信号の出力が終了した後で、データ書き込みを指示する第2制御信号および上記第1のアドレスとは異なる第2のアドレスを示す第2アドレス信号を出力することで上記読出し制御手段により読み出された印字データを印字制御手段の上記第2のアドレスに書き込む印字データ書込み制御手段と、上記書込み制御手段により出力された、上記読み出された印字データの上記印字制御手段への書込み動作を実行させる上記第2制御信号および当該書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づき、上記記憶手段に格納され上記読出し制御手段により読み出された印字データを消去する印字データ消去制御手段とを有し、上記消去制御手段は、上記書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づいて、上記記憶手段の上記第1のアドレスに所定のデータを書き込むことにより、上記記憶手段の上記第1のアドレスに格納され上記読出し制御手段により読み出された印字データの消去を実行し、上記印字データ書込み制御手段による上記印字制御手段への書込みタイミングと、上記消去制御手段による記憶手段における消去タイミングとは、実質的に時間的に重なっていることを特徴としたものである。
【0007】
また、本願の請求項2に係る発明は、上記消去制御手段が、上記書き込み動作にかかる上記印字制御手段のアドレスと最下位ビットから所定数のビットが同一の上記記憶手段のアドレスに対して、格納された印字データの消去を実行することを特徴としたものである。
【0008】
更に、本願の請求項3に係る発明は、印字対象とするビットマップ形式の印字データが順次書込み消去される記憶手段と、該記憶手段からの印字データを受信し、印字処理を行なう印字手段を制御する印字制御手段とを備えた画像出力装置に用いられるデータ消去方法において、データ読み出しを指示する第1制御信号および第1のアドレスを示す第1アドレス信号を出力することで上記記憶手段の上記第1のアドレスに書き込まれた印字データを順次読み出すステップと、上記読み出すステップにかかる上記第1制御信号および上記第1アドレス信号の出力が終了した後で、データ書き込みを指示する第2制御信号および上記第1のアドレスとは異なる第2のアドレスを示す第2アドレス信号を出力することで読み出された印字データを上記印字制御手段の上記第2のアドレスに書き込むステップと、上記読み出された印字データの上記印字制御手段への書込み動作を実行させる上記第2制御信号および当該書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づき、上記記憶手段に格納され読み出された印字データを消去するステップと、を有し、上記消去するステップは、上記書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づいて、上記記憶手段の上記第1のアドレスに所定のデータを書き込むステップを含み、上記印字制御手段に書き込むステップが実行されるタイミングと、上記消去するステップが実行されるタイミングとは、時間的に実質的に重なっていることを特徴としたものである。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照しながら説明する。
図1は、プリンタ10の内部構成を概略的に示すブロック図である。このプリンタ10は、装置の各構成の動作を制御するCPU2と、オペレーティングプログラム等を格納するプログラムメモリ3と、CPU2により印字データがビットマップ展開されてなるビットマップ形式の印字可能なデータを格納するビットマップメモリ4と、ホストPC20から送信されてきた印字データ等の情報を一時的に格納するワークメモリ5と、ホストPC20から送信されてきた印字データを受信する印字データ入力部6と、プリント用紙等の被プリント媒体の吸入,移動,排出を行ないつつ、被プリント媒体に対し印字データに基づき印字処理を行なう印字部7と、ビットマップメモリ4から読み出された印字データを受信し、該印字部7による印字処理に必要な各部の高電圧制御や定着温度管理等を行なう印字制御部8と、ビットマップメモリ5に格納されたデータの消去処理を制御するクリア制御部9と、ゲート11とを有している。
【0010】
かかる構成を備えたプリンタ10では、印字部7及びゲート11を除く各構成が、アドレスバス12を介して接続され、また、ビットマップメモリ4及び印字部7を除く各構成が、データバス13を介して互いに接続されている。また、CPU2は、ビットマップメモリ4及び印字部7を除く各構成と、制御信号バス14,15,16,17,18,19を介して接続されている。
【0011】
また、ビットマップメモリ4とゲート11とは、データバス23及び制御信号バス24を介して接続されている。更に、クリア制御部9とゲート11とは、制御信号バス21を介して接続されている。また、クリア制御部9及びゲート11は、それぞれ、制御信号バス22及び25を介して、CPU2と印字制御部8との間に設けられた制御信号バス18に接続されている。これによって、CPU2から印字制御部8へ出力された制御信号は、同時に、クリア制御部9及びゲート11にも入力される。
【0012】
CPU2は、プログラムメモリ3に格納されたオペレーティングプログラムに従い、各構成を制御する。これにより、まず、ホストPC20から送信されてきた印字データが、印字データ入力部6で受信され、ワークメモリ5内の所定の領域に一時的に格納される。ワークメモリ5内に格納された印字データは、順次、その内容が解析され、印字可能なデータにビットマップ展開された上で、ビットマップメモリ4内の所定の領域に書き込まれる。
【0013】
1ページ分の印字データに対するビットマップ展開が完了すると、ビットマップメモリ4に格納されている印字データが、CPU2により所定のタイミングで読み出され、印字制御部8に書き込まれることにより転送される。なお、この印字データの転送は、ビットマップメモリ4と各構成との間でCPU2を介さずに印字データをやりとりするDMAコントローラ等の制御回路(不図示)を用いて、より高速に実行されてもよい。また、1ページの印字データを分割して、その後の処理を分割したデータについて順次行なってもよい。
【0014】
印字制御部8に書き込まれた印字データは、所定のタイミングで印字部7へ出力される。そして、印字部7では、印字データに基づき、用紙等に印字が行なわれる。以上で、一連の印字処理が完了する。
【0015】
図2に、プリンタ10において用いられる各構成についてのアドレスをあらわすメモリマップを示す。ビットマップメモリ4及び印字制御部8についてのアドレスは、図に示すように設定され、各転送元及び転送先のアドレスが、下位の部分「000000h」〜「FFFFFFh」で一致するようになっている。そして、ビットマップメモリ4及び印字制御部8には、この下位アドレスのみが接続され、そのアクセス先、つまり、どちらに対するアクセスであるかは、制御信号バス15及び18を介した制御信号によって決定される。
【0016】
制御信号バス21を介して、クリア制御部9からの制御信号が、ゲート11へ供給される。この制御信号に基づいて、CPU2がビットマップメモリ4にアクセスする場合に、データバス23を介して供給されるデータおよび制御信号バス24を介して供給される制御信号が一致するような制御が行なわれる。
【0017】
CPU2が印字制御部8への印字データの書込みを開始すると、クリア制御部9は、制御信号バス22を介して供給された制御信号によって、それを検出し、それに伴い、制御信号バス21を介したゲート11への制御信号を変化させる。これにより、制御信号バス24及び25を介して供給される制御信号が一致し、データバス23を介して消去データがビットマップメモリ4に供給される。その結果、印字制御部8への書込み処理と同時に、ビットマップメモリ4に対して、消去データの書込みが行なわれる、すなわち、ビットマップメモリ4に格納されたデータの消去が行なわれる。
【0018】
かかる構成によれば、印字データの転送の完了時には、ビットマップメモリ4の消去処理も完了する。これにより、CPU2は、直ちに次の印字データの展開処理を開始することができる。
【0019】
図3に、ビットマップメモリ4からのデータ読出し及び印字制御部8へのデータ書込み時の、各構成に供給されるアドレスデータおよび制御信号のタイミングチャートを示す。この図では、その左側に、ビットマップメモリ4からの印字データの読出しについてのチャートが示され、また、一方、右側には、印字制御部8への印字データの書込みについてのチャートが示されている。
【0020】
各項目について、「Address」は、プリンタ10に組み込まれる各構成に対し、アドレスバス12を介して供給されるアドレスデータ、「/Read」は読出し制御信号、「/Write」は書込み制御信号、「Data」はデータバス13を介して供給される印字データ、「Gate」はクリア制御部9からゲート11へ制御信号バス21を介して供給される制御信号、「Data_out」はゲート11とビットマップメモリ4との間に設けられたデータバス23を介して供給されるデータ、「CS2(CS:Chip Select)」はCPU2からゲート11へ制御信号バス15を介して供給される制御信号、「CS3」はCPU2から制御信号バス18,制御信号バス22及び制御信号バス25を介して供給される制御信号、「CS2_out」はゲート11とビットマップメモリ4との間に設けられた制御信号バス24を介して供給される制御信号をあらわしている。
【0021】
この図3から分かるように、印字制御部8への印字データ書込みタイミングと、ビットマップメモリ4における印字データの消去タイミングとは略重なるように設定されている。ここで、印字データは、ビットマップメモリ4においてデータの書込みが可能であるビットマップエリア内の先頭アドレス「02000000h」から順に格納されており、「/Read」及びCPU2から制御信号バス15及び24を介してビットマップメモリ4へ供給された制御信号「/CS2」によって読み出される。読み出された印字データは、印字制御エリアの先頭アドレス「03000000h」から順に、「/Write」及びCPU2から制御信号バス18を介して印字制御部8へ供給された制御信号「/CS3」に基づき書き込まれていく。このとき、クリア制御部9は、印字制御エリアへの書込みであることを、「/Write」及び「/CS3」により検出すると、ゲート11への制御信号バス21を介して、ゲート信号を出力し、前述したように、ビットマップメモリ4に消去データが書き込まれる。これにより、ビットマップメモリ4に書き込まれている印字データが消去される。
【0022】
なお、この実施の形態では、読出し及び書込みを交互に繰り返して、印字データの転送を行なっているが、例えばバーストモード等を用いて、ビットマップメモリ4上の複数のデータを1回のアドレス指定でまとめて転送して、高速の読出し及び書込みを行なってもよい。
【0023】
以上のように、本願発明に係るプリンタ10では、ビットマップメモリ4に書き込まれた印字データを順次読み出し、読み出された印字データを印字制御部8に書き込み、該印字制御部8への書込み動作を開始させる制御信号に基づき、ビットマップメモリ4に格納された印字データを消去するので、印字データの印字制御部8への書込みと、ビットマップメモリ4における印字データのクリアを時間的に重複させることで、印字データの消去処理のみに必要とされる時間を実質的にゼロとすることが可能となり、プリンタ全体としての処理性能を向上させることができる。
【0024】
なお、本発明は、例示された実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能であることは言うまでもない。
【0025】
【発明の効果】
以上の説明から明らかなように、本願の請求項1に係る発明によれば、画像出力装置において、上記記憶手段に書き込まれた印字データを順次読み出し、読み出された印字データを印字制御手段に書き込み、該印字制御手段への書込み動作を開始させる制御信号および当該書き込み動作にかかる上記印字制御手段のアドレスを示す信号に基づき、上記記憶手段に格納され上記読み出された印字データを消去するので、印字データの印字制御手段への書込みと、記憶手段における印字データのクリアを時間的に重複させることで、画像出力装置全体としての処理性能を向上させることができる。
【0026】
また、本願の請求項2に係る発明によれば、上記消去制御手段が、上記書き込み動作にかかる上記印字制御手段のアドレスと最下位ビットから所定数のビットが同一の上記記憶手段のアドレスに対して、格納された印字データの消去を実行することが可能となり、画像出力装置全体としての処理性能を向上させることができる。
【0027】
更に、本願の請求項3に係る発明によれば、画像出力装置に用いられるデータ消去方法において、上記記憶手段に書き込まれた印字データを順次読み出すステップと、読み出された印字データを印字制御手段に書き込むステップと、上記読み出された印字データの該印字制御手段への書込み動作を開始させる制御信号および当該書き込み動作にかかる上記印字制御手段のアドレスを示す信号に基づき、上記記憶手段に格納され読み出された印字データを消去するステップと、を有し、印字データの印字制御手段への書込みと、記憶手段における印字データのクリアを時間的に重複させることで、画像出力装置全体としての処理性能を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る画像出力装置の構成を概略的に示すブロック図である。
【図2】 上記画像出力装置におけるメモリマッピングである。
【図3】 上記画像出力装置による消去処理時の制御信号のタイミングチャートである。
【符号の説明】
2…CPU
4…ビットマップメモリ
7…印字部
8…印字制御部
9…クリア制御部
10…画像出力装置
12…アドレスバス
13…データバス
14,15,16,17,18,19…制御信号バス
20…ホストPC
Claims (3)
- 印字対象とするビットマップ形式の印字データが順次書込み消去される記憶手段と、該記憶手段からの印字データを受信し、印字処理を行なう印字手段を制御する印字制御手段とを備えた画像出力装置において、
データ読み出しを指示する第1制御信号および第1のアドレスを示す第1アドレス信号を出力することで上記記憶手段の上記第1のアドレスに書き込まれた印字データを順次読み出す印字データ読出し制御手段と、
上記印字データ読出し制御手段による上記第1制御信号および上記第1アドレス信号の出力が終了した後で、データ書き込みを指示する第2制御信号および上記第1のアドレスとは異なる第2のアドレスを示す第2アドレス信号を出力することで上記読出し制御手段により読み出された印字データを印字制御手段の上記第2のアドレスに書き込む印字データ書込み制御手段と、
上記書込み制御手段により出力された、上記読み出された印字データの上記印字制御手段への書込み動作を実行させる上記第2制御信号および当該書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づき、上記記憶手段に格納され上記読出し制御手段により読み出された印字データを消去する印字データ消去制御手段とを有し、
上記消去制御手段は、上記書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づいて、上記記憶手段の上記第1のアドレスに所定のデータを書き込むことにより、上記記憶手段の上記第1のアドレスに格納され上記読出し制御手段により読み出された印字データの消去を実行し、
上記印字データ書込み制御手段による上記印字制御手段への書込みタイミングと、上記消去制御手段による記憶手段における消去タイミングとは、実質的に時間的に重なっていることを特徴とする画像出力装置。 - 上記消去制御手段は、上記書き込み動作にかかる上記印字制御手段のアドレスと最下位ビットから所定数のビットが同一の上記記憶手段のアドレスに対して、格納された印字データの消去を実行することを特徴とする請求項1記載の画像出力装置。
- 印字対象とするビットマップ形式の印字データが順次書込み消去される記憶手段と、該記憶手段からの印字データを受信し、印字処理を行なう印字手段を制御する印字制御手段とを備えた画像出力装置に用いられるデータ消去方法において、
データ読み出しを指示する第1制御信号および第1のアドレスを示す第1アドレス信号を出力することで上記記憶手段の上記第1のアドレスに書き込まれた印字データを順次読み出すステップと、
上記読み出すステップにかかる上記第1制御信号および上記第1アドレス信号の出力が終了した後で、データ書き込みを指示する第2制御信号および上記第1のアドレスとは異なる第2のアドレスを示す第2アドレス信号を出力することで読み出された印字データを上記印字制御手段の上記第2のアドレスに書き込むステップと、
上記読み出された印字データの上記印字制御手段への書込み動作を実行させる上記第2制御信号および当該書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づき、上記記憶手段に格納され読み出された印字データを消去するステップと、を有し、
上記消去するステップは、上記書き込み動作にかかる上記印字制御手段のアドレスを示す上記第2アドレス信号に基づいて、上記記憶手段の上記第1のアドレスに所定のデータを書き込むステップを含み、
上記印字制御手段に書き込むステップが実行されるタイミングと、上記消去するステップが実行されるタイミングとは、時間的に実質的に重なっていることを特徴とするデータ消去方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001073912A JP4457511B2 (ja) | 2001-03-15 | 2001-03-15 | 画像出力装置及びそれに用いられるデータ消去方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001073912A JP4457511B2 (ja) | 2001-03-15 | 2001-03-15 | 画像出力装置及びそれに用いられるデータ消去方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002273949A JP2002273949A (ja) | 2002-09-25 |
JP4457511B2 true JP4457511B2 (ja) | 2010-04-28 |
Family
ID=18931271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001073912A Expired - Fee Related JP4457511B2 (ja) | 2001-03-15 | 2001-03-15 | 画像出力装置及びそれに用いられるデータ消去方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4457511B2 (ja) |
-
2001
- 2001-03-15 JP JP2001073912A patent/JP4457511B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002273949A (ja) | 2002-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02185475A (ja) | 印字装置 | |
JPH0378651B2 (ja) | ||
JP2740568B2 (ja) | 印刷装置 | |
JP4457511B2 (ja) | 画像出力装置及びそれに用いられるデータ消去方法 | |
JP4208350B2 (ja) | 描画装置及び描画方法、記憶媒体 | |
JPS60141573A (ja) | ペ−ジ・プリンタ | |
JP3181776B2 (ja) | 画像記録装置およびその制御方法 | |
JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
JP4313548B2 (ja) | 画像形成装置 | |
JP2002254722A (ja) | 画像出力装置及びそれに用いられるデータ消去方法 | |
JP3098435B2 (ja) | 複数サーマルヘッド用制御システム | |
JP3017363B2 (ja) | 印刷装置 | |
JPH03114856A (ja) | プリンタデータ管理方式 | |
JPS6316768B2 (ja) | ||
JP4323622B2 (ja) | 記録装置 | |
JPH0516452A (ja) | プリンタ | |
JPH04216983A (ja) | 印刷装置 | |
JP3039554B2 (ja) | メモリアクセス回路及び出力装置 | |
JP2575208B2 (ja) | 印刷装置 | |
JP2941113B2 (ja) | 印刷装置 | |
JPH082021A (ja) | ページプリンタ装置 | |
JPH05208526A (ja) | プリンタ | |
JPH051491B2 (ja) | ||
JPH0528405B2 (ja) | ||
JP2002307764A (ja) | 印刷制御装置、印刷制御方法、プログラム、及び記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051214 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4457511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |