JP4456404B2 - データ処理装置および割込処理方法 - Google Patents
データ処理装置および割込処理方法 Download PDFInfo
- Publication number
- JP4456404B2 JP4456404B2 JP2004117450A JP2004117450A JP4456404B2 JP 4456404 B2 JP4456404 B2 JP 4456404B2 JP 2004117450 A JP2004117450 A JP 2004117450A JP 2004117450 A JP2004117450 A JP 2004117450A JP 4456404 B2 JP4456404 B2 JP 4456404B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- timer
- logic
- response
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 title claims description 128
- 238000003672 processing method Methods 0.000 title claims description 6
- 230000004044 response Effects 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 52
- 230000000873 masking effect Effects 0.000 claims description 29
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000006399 behavior Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
図1は本発明の一実施例に従ったデータ処理システムを示すブロック図であり、ディスクドライブ装置20およびさまざまな他の割込源30がディスクドライブ装置20または他の割込源30により発生する割込みを処理するのに使用されるデータ処理装置10に接続されている。
20 ディスクドライブ装置
25,32,34,45,55,65,102,104,106,112,114,116,132,134,145,152,154,162,164,166,172,174,176,188 パス
30 割込源
40,160 割込コントローラ
50 プロセッサコア
60 周辺装置
100 ベクトル化割込コントローラ
110,165 イネーブル/マスキング論理
120 割込処理部論理
130 優先度エンコーダ
140 ベクトルアドレス発生器
150 タイマ論理
170 状態レジスタ
175 ORゲート
400 ディスク
410 割込み
415 リード/ライトヘッド
Claims (26)
- データ処理装置において、
いくつかの割込源により発生される割込みを受信し、予め定められた規準に基づいて割込要求信号を出力するかどうかを決定する割込コントローラと、
前記割込要求信号を受信したら、対応する割込源に対する割込応答を発生するために受信した割込みの選択された一つに対して割込サービスルーチンを実行する処理ユニットと、
関連付けられた割込源により発生された割込みを受信したらタイミング指示を作り出すタイマ論理と、
を含み、
処理ユニットは、その関連付けられた割込源により発生された割込みに対して割込サービスルーチンを実行する時に、タイミング指示を得るためにタイマ論理を参照し、当該タイミング指示に応じて割込応答の予め定められた特徴を制御する、データ処理装置であって、前記割込応答の予め定められた特徴を制御することは当該割込応答の発生に影響を与えるようにすることである、データ処理装置。 - 請求項1に記載のデータ処理装置であって、タイミング指示に応じて制御される割込応答の予め定められた特徴は処理ユニットにより割込応答が出力される時間であり、割込応答はタイマ論理により割込みが受信されてから予め定められた期間が経過している時に一度出力されるデータ処理装置。
- 請求項1に記載のデータ処理装置であって、割込サービスルーチンは割込応答を形成する出力を計算するのに使用されるアルゴリズムを含み、このアルゴリズムはタイミング指示に応じて制御される割込応答の予め定められた特徴が割込応答を形成する出力であるようにタイミング指示に応答するようにされているデータ処理装置。
- 請求項1に記載のデータ処理装置であって、タイマ論理は割込コントローラ内に設けられるデータ処理装置。
- 請求項1に記載のデータ処理装置であって、タイマ論理に関連付けられる割込源はプログラマブルであるデータ処理装置。
- 請求項1に記載のデータ処理装置であって、多数の割込源が前記タイマ論理に関連付けられており、前記タイマ論理はその関連付けられた割込源により発生された割込みを受信すると、各関連付けられた割込源に対して別々のタイミング指示を作り出すデータ処理装置。
- 請求項1に記載のデータ処理装置であって、タイマ論理はそれにより割込みが受信される時に始動されるタイマを含み、タイミング指示は割込サービスルーチンの遂行中に処理ユニットがタイマ論理を参照する時のタイマの値であるデータ処理装置。
- 請求項1に記載のデータ処理装置であって、タイマ論理はグローバルタイマへのアクセスを有し、タイマ論理により作り出されるタイミング指示はタイマ論理により割込みが受信される時間にグローバルタイマから得られるタイムスタンプ値であるデータ処理装置。
- 請求項1に記載のデータ処理装置であって、割込コントローラは処理ユニットの制御下でマスクされる選択された割込源からの割込みを許すマスキング論理を含み、割込要求信号を出力するかどうかを決定するために割込コントローラにより利用される予め定められた規準は受信した割込みのいずれかがマスクされていないかどうかの決定を含むデータ処理装置。
- 請求項1に記載のデータ処理装置であって、各割込みは関連付けられた優先レベルを有し、割込コントローラは未サービス割込みの関連付けられた優先レベルに基づいて最高優先度未サービス割込みを決定する優先度符号化論理を含み、未サービス割込みは割込コントローラにより受信された割込みから決定され、割込要求信号を出力するかどうかを決定するために割込コントローラにより利用される予め定められた規準は、その最高優先度未サービス割込みの優先レベルが処理ユニットが現在割込サービスルーチンを実行している任意の割込みの優先レベルを超えるかどうかに関する決定を含むデータ処理装置。
- 請求項10に記載のデータ処理装置であって、タイマ論理は予め定められた規準を検出すると優先度符号化論理に信号を出力して、関連付けられた割込源により発生された割込みの優先レベルを変えてその割込みの優先度を高めるデータ処理装置。
- 請求項1に記載のデータ処理装置であって、割込要求信号を受信したら割込みの選択された一つに対して処理ユニットが割込サービスルーチンを実行することになる当該選択された一つは、割込コントローラにより決定され、割込コントローラはさらに割込要求信号により処理ユニットに出力される割込サービスルーチンに対するアドレスを発生するアドレス発生器を含むデータ処理装置。
- 請求項1に記載のデータ処理装置であって、割込要求信号を受信したら割込みの選択された一つに対して処理ユニットが割込サービスルーチンを実行することになる当該選択された一つは、割込コントローラにより維持される状態レジスタを参照して処理ユニットにより決定され、状態レジスタはそこから割込みが受信されている割込源を識別するデータ処理装置。
- データ処理装置における割込処理方法であって、
(a)いくつかの割込源により発生される割込みを受信し、予め定められた規準に基づいて割込要求信号を出力するかどうかを決定し、
(b)関連付けられた割込源により発生された割込みのタイマ論理を受信したらタイミング指示を作り出し、
(c)ステップ(a)において発生された前記割込要求信号を受信したら、対応する割込源に対する割込応答を発生するために受信した割込みの選択された一つに対して割込サービスルーチンを実行し、
(d)前記ステップ(c)においてタイマ論理に関連付けられた割込源により発生された割込みに対して割込サービスルーチンが実行されておれば、タイミング指示を得るためにタイマ論理を参照し、タイミング指示に応じて割込応答の予め定められた特徴を制御する、ステップ
を含み、前記割込応答の予め定められた特徴を制御することは当該割込応答の発生に影響を与えるようにすることである、割込処理方法。 - 請求項14に記載の方法であって、タイミング指示に応じて制御される割込応答の予め定められた特徴は割込応答が出力される時間であり、割込応答はタイマ論理により割込みが受信されてから予め定められた期間が経過している時に一度出力される方法。
- 請求項14に記載の方法であって、割込サービスルーチンは割込応答を形成する出力を計算するのに使用されるアルゴリズムを含み、前記方法は、さらに、
タイミング指示に応じて制御される割込応答の予め定められた特徴が割込応答を形成する出力であるように、アルゴリズムがタイミング指示に応答するようにするステップを含む方法。 - 請求項14に記載の方法であって、タイマ論理は割込コントローラ内に設けられる方法。
- 請求項14に記載の方法であって、さらに、タイマ論理に関連付けられる割込源を識別するようにタイマ論理をプログラミングするステップを含む方法。
- 請求項14に記載の方法であって、多数の割込源が前記タイマ論理に関連付けられており、ステップ(b)において前記タイマ論理はその関連付けられた割込源により発生された割込みを受信すると、各関連付けられた割込源に対して別々のタイミング指示を作り出す方法。
- 請求項14に記載の方法であって、タイマ論理はそれにより割込みが受信される時に始動されるタイマを含み、タイミング指示は前記ステップ(d)における割込サービスルーチンの遂行中にタイマ論理が参照される時のタイマの値である方法。
- 請求項14に記載の方法であって、タイマ論理はグローバルタイマへのアクセスを有し、前記ステップ(b)においてタイマ論理により作り出されるタイミング指示はタイマ論理により割込みが受信される時間にグローバルタイマから得られるタイムスタンプ値である方法。
- 請求項14に記載の方法であって、前記ステップ(a)はマスクされる選択された割込源からの割込みを許すマスキング論理を含み、前記ステップ(a)において実行される予め定められた規準に基づく決定は、
受信した割込みのいずれかがマスクされていないかどうかを決定するステップを含む方法。 - 請求項14に記載の方法であって、各割込みは関連付けられた優先レベルを有し、前記ステップ(a)は未サービス割込みの関連付けられた優先レベルに基づいて最高優先度未サービス割込みを決定する優先度符号化論理を含む割込コントローラにより実行され、未サービス割込みは割込コントローラにより受信された割込みから決定され、前記ステップ(a)において実行される予め定められた規準に基づく決定は、
その最高優先度未サービス割込みの優先レベルがデータ処理装置が現在割込サービスルーチンを実行している任意の割込みの優先レベルを超えるかどうかを決定するステップを含む方法。 - 請求項23に記載の方法であって、さらに、
予め定められた規準を検出すると、タイマ論理に優先度符号化論理への信号を出力させるステップを含み、
優先度符号化論理はタイマ論理からの信号に応答して関連付けられた割込源により発生された割込みの優先レベルを変えてその割込みの優先度を高める方法。 - 請求項14に記載の方法であって、前記ステップ(c)において割込サービスルーチンが実行される受信した割込みの選択された一つは割込コントローラにより決定され、前記方法は、さらに、
割込コントローラに割込要求信号により出力される割込サービスルーチンに対するアドレスを発生させるステップを含む方法。 - 請求項14に記載の方法であって、さらに、
割込コントローラにより維持される状態レジスタを参照して前記ステップ(c)において割込サービスルーチンが実行される受信した割込みの選択された一つを決定するステップを含み、状態レジスタはそこから割込みが受信されている割込源を識別する方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0315854A GB2403822B (en) | 2003-07-07 | 2003-07-07 | Data processing apparatus and method for handling interrupts |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032223A JP2005032223A (ja) | 2005-02-03 |
JP4456404B2 true JP4456404B2 (ja) | 2010-04-28 |
Family
ID=27741704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004117450A Expired - Lifetime JP4456404B2 (ja) | 2003-07-07 | 2004-04-13 | データ処理装置および割込処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8010726B2 (ja) |
JP (1) | JP4456404B2 (ja) |
GB (1) | GB2403822B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4149404B2 (ja) * | 2004-03-26 | 2008-09-10 | 沖電気工業株式会社 | エバリュエーションチップ |
US20060112208A1 (en) * | 2004-11-22 | 2006-05-25 | International Business Machines Corporation | Interrupt thresholding for SMT and multi processor systems |
US20060174248A1 (en) * | 2005-02-03 | 2006-08-03 | Zeidman Robert M | Software tool for automatically protecting shared resources within software source code |
US20070055804A1 (en) * | 2005-09-07 | 2007-03-08 | Ran Hay | Method and apparatus for managing multiple components |
WO2007147443A1 (en) * | 2006-06-23 | 2007-12-27 | Freescale Semiconductor, Inc. | Interrupt response control apparatus and method therefor |
US9946667B2 (en) * | 2008-11-12 | 2018-04-17 | Microchip Technology Incorporated | Microcontroller with configurable logic array |
US7996595B2 (en) | 2009-04-14 | 2011-08-09 | Lstar Technologies Llc | Interrupt arbitration for multiprocessors |
US8321614B2 (en) * | 2009-04-24 | 2012-11-27 | Empire Technology Development Llc | Dynamic scheduling interrupt controller for multiprocessors |
US8260996B2 (en) * | 2009-04-24 | 2012-09-04 | Empire Technology Development Llc | Interrupt optimization for multiprocessors |
US8688964B2 (en) * | 2009-07-20 | 2014-04-01 | Microchip Technology Incorporated | Programmable exception processing latency |
US8234431B2 (en) * | 2009-10-13 | 2012-07-31 | Empire Technology Development Llc | Interrupt masking for multi-core processors |
TW201128535A (en) * | 2010-02-03 | 2011-08-16 | Rdc Semiconductor Co Ltd | Interrupt control method and system |
US8458386B2 (en) | 2010-12-07 | 2013-06-04 | Apple Inc. | Atomic interrupt masking in an interrupt controller to prevent delivery of same interrupt vector for consecutive interrupt acknowledgements |
US8959270B2 (en) * | 2010-12-07 | 2015-02-17 | Apple Inc. | Interrupt distribution scheme |
WO2012081085A1 (ja) * | 2010-12-14 | 2012-06-21 | 三菱電機株式会社 | 割込み要因管理装置及び割込み処理システム |
US8612660B2 (en) * | 2011-03-09 | 2013-12-17 | Wind River Systems, Inc. | Interrupt latency measurement |
US8972642B2 (en) * | 2011-10-04 | 2015-03-03 | Qualcomm Incorporated | Low latency two-level interrupt controller interface to multi-threaded processor |
US9201821B2 (en) * | 2012-09-27 | 2015-12-01 | Apple Inc. | Interrupt timestamping |
US9740644B2 (en) | 2014-09-26 | 2017-08-22 | Intel Corporation | Avoiding premature enabling of nonmaskable interrupts when returning from exceptions |
MY186256A (en) | 2015-12-21 | 2021-06-30 | Intel Corp | Emulated msi interrupt handling |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3367291D1 (en) * | 1983-03-31 | 1986-12-04 | Ibm | Display terminal |
JPS6314261A (ja) | 1986-07-04 | 1988-01-21 | Nec Corp | マイクロプログラム制御装置 |
JPS63211438A (ja) * | 1987-02-27 | 1988-09-02 | Nec Corp | 割込み制御回路 |
JPH0675780A (ja) | 1992-04-27 | 1994-03-18 | Nec Corp | 割込み制御装置 |
US5708817A (en) * | 1995-05-31 | 1998-01-13 | Apple Computer, Inc. | Programmable delay of an interrupt |
US5572686A (en) * | 1995-06-05 | 1996-11-05 | Apple Computer, Inc. | Bus arbitration scheme with priority switching and timer |
US5944840A (en) * | 1997-09-10 | 1999-08-31 | Bluewater Systems, Inc. | Continuous monitor for interrupt latency in real time systems |
US6298410B1 (en) * | 1997-12-31 | 2001-10-02 | Intel Corporation | Apparatus and method for initiating hardware priority management by software controlled register access |
JP3097648B2 (ja) * | 1998-02-04 | 2000-10-10 | 日本電気株式会社 | 情報処理装置及び情報処理方法 |
KR100317237B1 (ko) * | 1999-10-01 | 2001-12-22 | 윤종용 | 유사 벡터 방식의 인터럽트 컨트롤러 및 그것의 인터럽트 처리 방법 |
US6631434B1 (en) * | 1999-11-15 | 2003-10-07 | Hewlett-Packard Development Company, L.P. | Dynamic early indication system for a computer |
US6571137B1 (en) * | 2000-06-14 | 2003-05-27 | Siemens Aktiengesellschaft | System and method for reducing jitter in a signal |
DE10039277A1 (de) * | 2000-08-11 | 2002-02-21 | Gfs Systemtechnik Gmbh & Co Kg | Verfahren für die termingerechte Ausführung einer Zielfunktion |
US7107362B2 (en) * | 2003-05-19 | 2006-09-12 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit with configuration based on parameter measurement |
-
2003
- 2003-07-07 GB GB0315854A patent/GB2403822B/en not_active Expired - Lifetime
-
2004
- 2004-03-01 US US10/788,305 patent/US8010726B2/en active Active
- 2004-04-13 JP JP2004117450A patent/JP4456404B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2403822B (en) | 2006-05-10 |
GB0315854D0 (en) | 2003-08-13 |
GB2403822A (en) | 2005-01-12 |
US8010726B2 (en) | 2011-08-30 |
JP2005032223A (ja) | 2005-02-03 |
US20050010707A1 (en) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456404B2 (ja) | データ処理装置および割込処理方法 | |
EP2457170B1 (en) | Programmable exception processing latency | |
US5524268A (en) | Flexible processor-driven control of SCSI buses utilizing tags appended to data bytes to determine SCSI-protocol phases | |
JP3952992B2 (ja) | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム | |
US6839654B2 (en) | Debug interface for an event timer apparatus | |
JP5085178B2 (ja) | Dmaコントローラおよびdma転送方法 | |
US8892230B2 (en) | Multicore system, control method of multicore system, and non-transitory readable medium storing program | |
JP2011505037A (ja) | 読出しデータバッファリングのシステム及び方法 | |
US7328295B2 (en) | Interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources | |
JP7160941B2 (ja) | アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 | |
JP2007280253A (ja) | 情報処理装置及び情報処理方法 | |
JP2001209498A (ja) | メモリアクセス優先度を動的に制御するシステム及び方法 | |
JP3420091B2 (ja) | マイクロプロセッサ | |
JP4334026B2 (ja) | コンピュータシステム、およびその中でシステム管理割込を発生し処理するための方法 | |
JP2004127163A (ja) | マルチプロセッサシステム | |
US20090276553A1 (en) | Controller, hard disk drive and control method | |
JP4549458B2 (ja) | Dma転送装置 | |
US20080004825A1 (en) | Optimized transmission of signals between a disk drive controller and a motor controller using a serial port | |
JP2005100017A (ja) | プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 | |
JP2009098972A (ja) | 割り込み制御方法、および割り込みシステム | |
JP2005301739A (ja) | メモリコントローラ及び半導体装置 | |
JP2006215621A (ja) | Dma制御装置 | |
JP4867897B2 (ja) | コマンドキューイング制御装置、コマンドキューイングプログラム及びストレージシステム | |
JP5331451B2 (ja) | マイクロコントローラ | |
JP2006119982A (ja) | コンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4456404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |