JP7160941B2 - アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 - Google Patents

アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 Download PDF

Info

Publication number
JP7160941B2
JP7160941B2 JP2020557323A JP2020557323A JP7160941B2 JP 7160941 B2 JP7160941 B2 JP 7160941B2 JP 2020557323 A JP2020557323 A JP 2020557323A JP 2020557323 A JP2020557323 A JP 2020557323A JP 7160941 B2 JP7160941 B2 JP 7160941B2
Authority
JP
Japan
Prior art keywords
processing
system service
cycles
delay
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020557323A
Other languages
English (en)
Other versions
JP2021521541A (ja
Inventor
バス アルカプラバ
リー グレイトハウス ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2021521541A publication Critical patent/JP2021521541A/ja
Application granted granted Critical
Publication of JP7160941B2 publication Critical patent/JP7160941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865—Monitoring of software
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、アメリカ合衆国エネルギー省によって授与されたＬａｗｒｅｎｃｅ Ｌｉｖｅｒｍｏｒｅ Ｎａｔｉｏｎａｌ Ｓｅｃｕｒｉｔｙ、元請負契約番号ＤＥ－ＡＣ５２－０７ＮＡ２７３４４、下請契約番号Ｂ６２０７１７によるＰａｔｈＦｏｒｗａｒｄ Ｐｒｏｊｅｃｔの下で政府の支援によりなされた。アメリカ合衆国政府は、本発明において一定の権利を有する。
現代のシステムオンチップ（ＳｏＣ）は、多数の異なるタイプの構成要素をシングルチップ又はマルチチップモジュール上で統合することが多い。例えば、典型的なＳｏＣは、メインプロセッサ（例えば、中央処理装置（ＣＰＵ））を、統合グラフィックス処理ユニット（ＧＰＵ）及びメディアエンジン等のアクセラレータと共に含む。これらのアクセラレータの性能が次第に向上するにつれて、ページフォールト、ファイルシステムアクセス又はネットワークアクセス等の複雑なオペレーティングシステム（ＯＳ）サービスを直接呼び出すことが期待される。しかしながら、ＯＳは、アクセラレータ上で動作しない。したがって、これらのアクセラレータシステムサービス要求（ＳＳＲ）は、ＣＰＵ上で動作するＯＳによって処理される必要がある。これらのアクセラレータＳＳＲは、同時に発生するＣＰＵアプリケーションと著しく干渉する。多くの場合、アクセラレータからＳＳＲを処理することからの有害な干渉に起因して、同時に発生するＣＰＵアプリケーションにおいて著しい性能劣化及びエネルギー効率の低下が発生する。
添付の図面と共に以下の説明を参照することによって、本明細書で説明する方法及びメカニズムの利点をより良好に理解することができる。
コンピューティングシステムの一実施形態のブロック図である。 ＣＰＵ及びアクセラレータを有するコンピューティングシステムの一実施形態のブロック図である。 一実施形態による、アクセラレータＳＳＲの処理に関連するオーバヘッドを示すタイミング図である。 アクセラレータＳＳＲを処理するスキームの別の実施形態のブロック図である。 アクセラレータからの要求を処理しながらＣＰＵのサービス品質保証を実施する方法の一実施形態を示す一般化されたフローチャートである。 要求の処理に追加される遅延を動的に調整する方法の一実施形態を示す一般化されたフローチャートである。 システムサービス要求（ＳＳＲ）を処理する方法の一実施形態を示す一般化されたフローチャートである。
以下の説明では、本明細書で提示される方法及びメカニズムの十分な理解をもたらすように、多数の特定の詳細が示されている。しかしながら、当業者は、これらの特定の詳細無しに様々な実施形態を実施し得ることを認識すべきである。いくつかの例では、本明細書で説明するアプローチを曖昧にすることを避けるために、周知の構造、構成要素、信号、コンピュータプログラム命令及び技術が詳細に示されていない。説明を簡単且つ明確にするために、図面に示す要素が必ずしも縮尺通りに描かれていないことが認識されよう。例えば、いくつかの要素の寸法は、他の要素と比較して誇張されている場合がある。
アクセラレータシステムのサービス要求に直面して中央処理装置（ＣＰＵ）サービス品質（ＱｏＳ）保証を実施する様々なシステム、装置、方法及びコンピュータ可読媒体が本明細書で開示される。一実施形態では、システムは、少なくともＣＰＵ及びアクセラレータを含む。アクセラレータは、グラフィックス処理ユニット（ＧＰＵ）又は他のタイプの処理ユニットである。いくつかの実施形態では、システムは、複数のアクセラレータを含む。一実施形態では、ＣＰＵは、オペレーティングシステム（ＯＳ）を実行し、アクセラレータは、アプリケーションを実行する。アクセラレータアプリケーションがＯＳからの支援を必要とする場合、アクセラレータアプリケーションは、処理するためにシステムサービス要求（ＳＳＲ）をＣＰＵに送信する。特定のアプリケーションの場合、アクセラレータは、処理するために多数のＳＳＲをＣＰＵに送信する。ＣＰＵは、ＯＳがアクセラレータ（複数可）からのＳＳＲの処理に費やした時間を監視するように構成されているる。様々な実施形態では、時間は、周期的に測定される。他の実施形態では、異なる時間の測定が使用される。説明を容易にするために、周期的な時間の追跡について本明細書で使用される。一実施形態では、ＳＳＲを処理することに関与するＯＳルーチンは、ＣＰＵ使用サイクルを追跡する。
一実施形態では、カーネルバックグラウンドスレッドは、周期的に起動して、以前の時間間隔においてＳＳＲの処理に費やしたＣＰＵサイクル数が指定された制限を超えているかどうかを判別する。一実施形態では、制限は、アドミニストレータによって指定される。別の実施形態では、ソフトウェアアプリケーションは、動作条件に基づいて、制限の値を動的に調整する。一実施形態では、カーネルワーカスレッドは、調整可能な量の遅延を新たに受信したＳＳＲの処理に追加し、この遅延は、以前の時間間隔においてＳＳＲの処理に費やしたＣＰＵオーバヘッド（例えば、ＣＰＵ時間の割合）に基づいて計算される。例えば、一実施形態では、ＳＳＲの処理の開始時に、カーネルワーカスレッドは、ＳＳＲの処理に費やしたＣＰＵ時間の割合が、指定された閾値を超えているかどうかをチェックする。カーネルワーカスレッドは、カーネルバックグラウンドスレッドによって収集された情報を使用して、このチェックを実行する。ＳＳＲの処理に費やしたＣＰＵ時間の割合が指定された閾値を下回る場合、カーネルワーカスレッドは、所望の遅延を０に設定し、ＳＳＲの処理を直ちに続ける。そうでなく、ＳＳＲの処理に費やしたＣＰＵ時間の割合が指定された閾値よりも大きい場合、カーネルワーカスレッドは、指数バックオフ（exponential back-off）に基づいて、ＳＳＲの処理における遅延量を設定する。例えば、一実施形態では、所望の遅延が以前に０よりも大きかった場合、カーネルワーカスレッドは、遅延を、以前の遅延値よりも大きい値に増加させる。例えば、様々な実施形態では、新たな遅延値は、以前の値の倍数（例えば、２ｘ、３ｘ等）であってもよい。他の実施形態では、新たな遅延値は、以前の遅延値の倍数でなく、より大きな値であってもよい。そうでなく、所望の遅延が以前に０であった場合、カーネルワーカスレッドは、新たな遅延値を初期の公称値（例えば、１０マイクロ秒）に設定する。ＳＳＲの処理は、この量だけ遅延される。
遅延が増加するにつれて、アクセラレータ（複数可）がストールし始め、ＳＳＲレートが最終的に低下する。ＣＰＵオーバヘッドが設定された制限を下回ると、ＳＳＲは、人為的な遅延無しに再度処理される。さらに、一実施形態では、アクセラレータＳＳＲの処理は、この処理がＣＰＵアプリケーション（複数可）と干渉する場合にのみ、自動的に抑制される。この実施形態では、ＣＰＵがアイドル状態である場合、ＳＳＲは、ＣＰＵオーバヘッドが制限を超えていても、できるだけ迅速に処理される。一実施形態では、このチェックは、ランリスト（runlist）において待機している他のプロセスについてＯＳスケジューラにクエリすることによって実施される。
図１を参照すると、コンピューティングシステム１００の一実施形態のブロック図が示されている。一実施形態では、コンピューティングシステム１００は、プロセッサ１０５Ａ～１０５Ｎと、入力／出力（Ｉ／Ｏ）インタフェース１２０と、バス１２５と、メモリコントローラ（複数可）１３０と、ネットワークインタフェース１３５と、メモリデバイス（複数可）１４０と、を少なくとも含む。他の実施形態では、コンピューティングシステム１００は他の構成要素を含み、及び／又は、コンピューティングシステム１００は異なって構成されている。プロセッサ１０５Ａ～１０５Ｎは、システム１００に含まれる任意の数のプロセッサを表す。
一実施形態では、プロセッサ１０５Ａは、中央処理装置（ＣＰＵ）等の汎用プロセッサである。この実施形態では、プロセッサ１０５Ｎは、アクセラレータエンジンである。例えば、一実施形態では、プロセッサ１０５Ｎは、高度並列アーキテクチャを有するデータ並列プロセッサである。データ並列プロセッサは、グラフィックス処理ユニット（ＧＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）及び特定用途向け集積回路（ＡＳＩＣ）等を含む。いくつかの実施形態では、プロセッサ１０５Ａ～１０５Ｎは、複数のアクセラレータエンジンを含む。これらの複数のアクセラレータエンジンは、処理のためにシステムサービス要求（ＳＳＲ）をプロセッサ１０５Ａに送信するように構成されている。プロセッサ１０５Ａは、これらのＳＳＲの処理に関連するオーバヘッドを監視するように構成されている。実施形態に応じて、プロセッサ１０５Ａは、ＣＰＵサイクルの数、全ＣＰＵサイクルの割合、時間の量、及び／又は、他の基準に基づいて、オーバヘッドを監視する。以前の時間間隔に対するオーバヘッドが閾値を超える場合、プロセッサ１０５Ａは、ＳＳＲの処理を遅延させ、及び／又は、ＳＳＲの処理に費やすリソースの量を減少させる。
メモリコントローラ（複数可）１３０は、Ｉ／Ｏインタフェース１２０に接続されたプロセッサ１０５Ａ～１０５Ｎ及びＩ／Ｏデバイス（図示省略）によってアクセス可能な任意の数及びタイプのメモリコントローラを表す。メモリコントローラ（複数可）１３０は、任意の数及びタイプのメモリデバイス（複数可）１４０に接続されている。メモリデバイス（複数可）１４０は、任意の数及びタイプのメモリデバイスを表す。例えば、メモリデバイス（複数可）１４０のメモリのタイプは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）等を含む。
Ｉ／Ｏインタフェース１２０は、任意の数及びタイプのＩ／Ｏインタフェース（例えば、ＰＣＩ（Peripheral Component Interconnect）バス、ＰＣＩ－Ｅｘｔｅｎｄｅｄ（ＰＣＩ－Ｘ）、ＰＣＩＥ（ＰＣＩ Ｅｘｐｒｅｓｓ）バス、ギガビットイーサネット（登録商標）（ＧＢＥ）バス、ユニバーサルシリアルバス（ＵＳＢ））を表す。様々なタイプの周辺デバイスがＩ／Ｏインタフェース１２０に接続される。このような周辺デバイスは、ディスプレイ、キーボード、マウス、プリンタ、スキャナ、ジョイスティック又は他のタイプのゲームコントローラ、メディア記録デバイス、外部記憶装置、ネットワークインタフェースカード等を含むが、これらに限定されない。ネットワークインタフェース１３５は、ネットワークを介してネットワークメッセージを送受信するために使用される。
様々な実施形態では、コンピューティングシステム１００は、コンピュータ、ラップトップ、モバイルデバイス、ゲームコンソール、サーバ、ストリーミングデバイス、ウェアラブルデバイス、又は、様々な他のタイプのコンピューティングシステム若しくはデバイスである。コンピューティングシステム１００の構成要素の数は、実施形態によって異なることに留意されたい。例えば、他の実施形態では、図１に示す数よりも多い又は少ない各構成要素が存在する。また、他の実施形態では、コンピューティングシステム１００は、図１に示されていない他の構成要素を含むことに留意されたい。さらに、他の実施形態では、コンピューティングシステム１００は、図１に示す以外の方法で構成されている。
図２を参照すると、ＣＰＵ及びアクセラレータを有するシステム２００の一実施形態のブロック図が示されている。ＣＰＵ２０５は、アクセラレータ２１５に接続されており、ＣＰＵ２０５及びアクセラレータ２１５の両方は、システムメモリ２２０に接続されている。ＣＰＵ２０５は、任意の数のコアを表すコア２１０Ａ～２１０Ｃを含む。コア２１０Ａ～２１０Ｃは、本明細書では「実行ユニット」とも呼ばれる。アクセラレータ２１５によって生成されたシステムサービス要求（ＳＳＲ）を処理するＣＰＵ２０５のフローの一例を図２に示す。アクセラレータ２１５は、システムメモリ２２０内のキュー２３０に引数を設定することによって開始する。次に、アクセラレータ２１５は、ＳＳＲをコア２１０Ａに送信する。一実施形態では、コア２１０Ａは、コア２１０Ｂ上にボトムハーフ割り込みハンドラをスケジュールするトップハーフ割り込みハンドラを実行する。ボトムハーフ割り込みハンドラは、ソフトウェアワークキュー２２５及びキュー２３０にワークキューを設定し、コア２１０Ｃ上のカーネルワーカスレッドをエンキューする。カーネルワーカスレッドは、ソフトウェアワークキュー２２５にアクセスすることによってＳＳＲを処理する。次に、カーネルワーカスレッドは、ＳＳＲを処理し、システムサービス応答を生成し、アクセラレータ２１５に伝達する。
図２は、一実施形態による、アクセラレータＳＳＲの処理の一例を示すことを理解されたい。他の実施形態では、他のステップ及び／又は他の順序のステップを含む、アクセラレータＳＳＲを処理する他のスキームが使用される。図２に示すアプローチの１つの欠点は、要求の数がＣＰＵ２０５の性能に影響を与え始めた場合に、アクセラレータ２１５によって生成された要求を抑制する能力をＣＰＵ２０５が欠いていることである。例えば、別の実施形態では、ＣＰＵ２０５は、複数のアクセラレータに接続されており、複数のアクセラレータの各々は、短期間に多数のＳＳＲを生成する。
図３を参照すると、アクセラレータＳＳＲの処理に関連するオーバヘッドを示すタイミング図３００の一実施形態が示されている。図３のタイミング図３００は、ＣＰＵ２０５が、アクセラレータ２１５によって生成されたＳＳＲを処理する、図２に示すステップに対応している。タイミング図３００の最上段は、アクセラレータ２１５のイベントのタイミングを示している。一実施形態では、アクセラレータ２１５は、コア２１０Ａによって処理される割り込み３０５を生成する。領域３１０は、ＣＰＵ２０５がユーザモードとカーネルモードとの間の遷移に費やす間接的なＣＰＵオーバヘッドを表している。領域３１５は、ボトムハーフ割り込みハンドラをスケジュールすることに費やされた時間を表している。ボトムハーフ割り込みハンドラをスケジュールした後、領域３２０は、カーネルモードとユーザモードとの間の遷移のための別の間接的なＣＰＵオーバヘッドを表している。領域３２５は、ＳＳＲの処理において、カーネルがプロセッサの様々なリソース（例えば、キャッシュ及びトランスレーションルックアサイドバッファ（ＴＬＢ）空間等）を使用することに起因して、低いサイクル当たりの命令（ＩＰＣ）レートにおいて実行するユーザモードで費やされた時間を表している。これにより、他のＣＰＵタスクに利用可能なリソースが減少することになる。一実施形態では、ワーカスレッドが、ＳＳＲの処理に費やされたＣＰＵオーバヘッドを計算する場合に、ワーカスレッドは、ユーザモードとカーネルモードとの間の遷移に関連する間接的なＣＰＵオーバヘッドと、オーバヘッドの計算において低いＩＰＣレートで実行するユーザモードで費やされた時間と、を含む。
コア２１０Ｂについて示された段では、領域３３０は、ユーザモードからカーネルモードへの遷移に費やされた間接的なＣＰＵオーバヘッドを表している。領域３３５は、ボトムハーフ割り込みハンドラの実行に費やされた時間を表している。領域３４０は、カーネルモードからユーザモードへの遷移に費やされた間接的なＣＰＵオーバヘッドを表している。領域３４５は、ＳＳＲの処理においてカーネルがプロセッサの様々なリソースを使用することに起因して、低いＩＰＣレートで実行するユーザモードで費やされた間接的なＣＰＵオーバヘッドを表している。
ボトムハーフ割り込みハンドラは、コア２１０Ｃ上でカーネルワーカスレッドを開始する。領域３５０は、ユーザモードからカーネルモードへの遷移に費やされた間接的なＣＰＵオーバヘッドを表している。領域３５５は、カーネルワーカスレッドがアクセラレータのＳＳＲを処理することによって費やされた時間を表している。アクセラレータのＳＳＲを処理した後、カーネルワーカスレッドは、カーネルモードからユーザモードに遷移する間接的なオーバヘッド（領域３６０によって表される）と、低いＩＰＣレートで実行するユーザモードで費やされた時間（領域３６５によって表される）と、を経験する。
ＣＰＵ２０５がＳＳＲの処理に費やした時間に加えて、アクセラレータ２１５は、期間３７０によって示すように、ＳＳＲを処理するＣＰＵ２０５のレイテンシに起因するストールを経験する。アクセラレータ２１５は、レイテンシ隠蔽機能を有するが、ＳＳＲを処理するＣＰＵ２０５のレイテンシは、アクセラレータ２１５によって隠蔽可能な時間より長くてもよい。タイミング図３００によって示されるイベントに見られるように、アクセラレータＳＳＲは、ＣＰＵ性能に直接及び間接的に影響を与え、ＣＰＵによるＳＳＲの処理も、アクセラレータの性能に影響を与える。
図４を参照すると、アクセラレータＳＳＲを処理するスキームの別の実施形態のブロック図が示されている。図２に示すスキームと同様に、ＣＰＵ４０５は、アクセラレータ４１５に接続されており、ＣＰＵ４０５及びアクセラレータ４１５の両方は、システムメモリ４２０に接続されている。ＣＰＵ４０５は、任意の数のコアを表すコア４１０Ａ～４１０Ｃを含む。アクセラレータ４１５は、システムメモリ４２０内のキュー４３０に引数を設定することによって開始する。次に、アクセラレータ４１５は、ＳＳＲをコア４１０Ａに送信する。一実施形態では、コア４１０Ａは、コア４１０Ｂ上でボトムハーフ割り込みハンドラをスケジュールするトップハーフ割り込みハンドラを実行する。ボトムハーフ割り込みハンドラは、ソフトウェアワークキュー４２５及びキュー４３０にワークキューを設定し、コア４１０Ｃ上のカーネルワーカスレッドをエンキューする（待ち行列に入れる）。しかしながら、図２に示すスキームとは対照的に、ガバナ（governor）４４０は、カーネルワーカスレッドがＳＳＲを処理する前に、カーネルワーカスレッドをどれだけ長く遅延させるかを決定する。一実施形態では、ガバナ４４０は、カウンタ４４２を使用して遅延を実施する。カウンタ４４２は、クロックサイクルのカウント又は任意の他の適切な時間尺度を使用して実施されてもよい。この遅延の後、カーネルワーカスレッドは、ＳＳＲを処理し、システムサービス応答を生成してアクセラレータ４１５に伝達する。実施形態に応じて、ガバナ４４０は、ＯＳスレッドとして、ドライバの一部として、又は、ハードウェア及び／若しくはソフトウェアの任意の適切な組み合わせとして実装される。
一実施形態では、ＳＳＲの処理に費やされたＣＰＵ時間が所望のレートよりも高い場合に、既に到着したＳＳＲの処理を遅延させることによってＳＳＲレートが調整される。この遅延は、最終的に、新たなＳＳＲ要求の生成を停止するようにアクセラレータ４１５にバックプレッシャ（back-pressure）をかける。アクセラレータＳＳＲを無条件に拒否する代わりにＳＳＲの処理に遅延を加えることによって、このスキームは、アクセラレータがＳＳＲを生成する方法に如何なる修正も必要とすることなく実施される。一実施形態では、ガバナ４４０は、ＳＳＲの処理に費やされたＣＰＵ時間に基づいて、ＳＳＲの処理を遅延させるかどうかを決定する。一実施形態では、ガバナ４４０は、カーネルワーカスレッドとして実装される。
一実施形態では、ＳＳＲの処理に関与する全てのＯＳルーチンは、ＣＰＵサイクルを追跡する。この情報は、カーネルバックグラウンドスレッドによって使用される。カーネルバックグラウンドスレッドは、周期的（例えば、１０マイクロ秒毎）に起動して、その期間内にＳＳＲの処理に費やされたＣＰＵサイクルの数が、指定された制限を超えているかどうかを計算する。一実施形態では、制限は、アドミニストレータによって指定される。別の実施形態では、制限は、所定の時点で実行されているアプリケーションの特性に基づいて、ＯＳによって動的に設定される。
さらに、カーネルワーカスレッドは、図４に示すように、ＳＳＲを処理する。ＳＳＲの処理の開始時に、ワーカスレッドは、ＳＳＲの処理に費やされたＣＰＵサイクルが、指定された閾値を超えているかどうかをチェックする。ワーカスレッドは、ＳＳＲの処理に費やされたＣＰＵサイクルが、指定された閾値を超えているかどうかを判別するために、バックグラウンドスレッドによって収集された情報を利用する。ＳＳＲの処理に費やされたＣＰＵサイクルの数が指定された閾値以下である場合、ワーカスレッドは、所望の遅延を０に設定し、ＳＳＲの処理を直ちに続ける。そうでなく、ＳＳＲの処理に費やされたＣＰＵ時間が指定された閾値を超えた場合、ワーカスレッドは、ＳＳＲの処理に追加する遅延量を決定する。ワーカスレッドは、後続のＳＳＲを処理する前に、この遅延量だけ待機する。ＳＳＲの処理を遅延させることによって、ガバナ４４０は、アクセラレータ４１５のＳＳＲ生成レートを抑制する。例えば、アクセラレータ４１５は、典型的には、各ＳＳＲに関連する状態を記憶するための限られた空間を有する。よって、ＳＳＲを遅延させることは、アクセラレータ４１５がＳＳＲ生成レートを低下させることをもたらす。
一実施形態では、ワーカスレッドは、ＳＳＲを処理するための遅延量を設定するために、指数バックオフスキームを使用する。ワーカスレッドが指数バックオフスキームを使用する一例は、図５の方法５００に関する説明において以下により詳細に説明する。例えば、一実施形態では、所望の遅延が以前に０より大きかった場合、ワーカスレッドは、遅延を増加させる。そうでなく、所望の遅延が以前に０であった場合、ワーカスレッドは、遅延を初期値（例えば、５マイクロ秒）に設定する。ＳＳＲの処理は、ワーカスレッドによって決定された量だけ遅延される。遅延が増加するにつれて、アクセラレータ４１５がストールし始め、ＳＳＲ生成レートが最終的に低下する。オーバヘッドが閾値を下回ると、ＳＳＲは、人為的な遅延無しに再度処理される。
他の実施形態では、ガバナ４４０は、ＱｏＳ保証メカニズムを実装するために、他の技術を使用する。例えば、別の実施形態では、ガバナ４４０は、ＳＳＲの処理にどれだけの遅延を追加するかを決定するためのルックアップテーブルを維持する。この実施形態では、ＳＳＲの処理に費やされたＣＰＵサイクルの数が計算される場合、この数は、後続のＳＳＲの処理に追加するために対応する遅延値を取得するためのルックアップテーブルへの入力として使用される。他の実施形態では、ガバナ４４０は、他の適切なタイプのＱｏＳ保証メカニズムを実装する。
図５を参照すると、アクセラレータからの要求を処理しながらＣＰＵに対するＱｏＳ保証を実施する方法５００の一実施形態が示されている。説明のために、この実施形態におけるステップ及び図６～図７のステップは、順番に示されている。しかしながら、説明する方法の様々な実施形態では、説明する要素のうち１つ以上は、同時に実行されてもよいし、図示した順序とは異なる順序で実行されてもよいし、完全に省略されてもよいことに留意されたい。必要に応じて、他の追加の要素も実行される。本明細書で説明する様々なシステム又は装置の何れも、方法５００を実施するように構成されている。
ＣＰＵは、アクセラレータからのシステムサービス要求（ＳＳＲ）の処理に費やされたＣＰＵサイクルの数が閾値よりも大きいかどうかを判別する（条件付きブロック５０５）。本明細書では、ＣＰＵを第１のプロセッサと呼び、アクセラレータを第２のプロセッサと呼ぶことに留意されたい。別の実施形態では、ＣＰＵは、条件付きブロック５０５において、複数のアクセラレータからのＳＳＲの処理に費やされたＣＰＵサイクルの数を追跡する。ＳＳＲの処理に費やされたＣＰＵサイクルの数が閾値以下である場合（条件付きブロック５０５：「いいえ」）、ＣＰＵは、遅延を０に設定する（ブロック５１０）。そうでなく、ＳＳＲの処理に費やされたＣＰＵサイクルの数が閾値よりも大きい場合（条件付きブロック５０５：「はい」）、スレッドは、現在、遅延が０よりも大きいかどうかを判別する（条件付きブロック５１５）。
遅延が現在０に等しい場合（条件付きブロック５１５：「いいえ」）、スレッドは、遅延を初期値（例えば、１０マイクロ秒）に設定する（ブロック５２０）。初期値は、実施形態に応じて異なる。そうでなく、遅延が現在０よりも大きい場合（条件付きブロック５１５：「はい」）、スレッドは、遅延の値を増加させる（ブロック５２５）。次に、ブロック５２０又は５２５の後、スレッドは、アクセラレータから新たなＳＳＲを受信する（ブロック５３０）。新たなＳＳＲを処理する前に、スレッドは、遅延の現在値と同じ期間、スリープする（ブロック５３５）。ブロック５３５において使用される「スリープ」という用語は、新たなＳＳＲの処理を開始する前に、遅延の現在値に等しい時間だけ待機することを意味することに留意されたい。「遅延」に等しい期間スリープした後、スレッドは、新たなＳＳＲを処理し、結果をアクセラレータに返す（ブロック５４０）。ブロック５４０の後、方法５００は終了する。
図６を参照すると、要求の処理に追加される遅延を動的に調整する方法６００の一実施形態が示されている。第１のプロセッサは、以前の時間間隔の間に、第１のプロセッサのスレッドが第２のプロセッサによって生成された要求を処理するのに費やしたサイクルの数を監視する（ブロック６０５）。別の実施形態では、サイクルの数を単に監視するのではなく、第１のプロセッサは、第２のプロセッサによる要求を処理することに伴うオーバヘッドを監視する。オーバヘッドは、複数の成分を含む。例えば、オーバヘッドは、要求の処理に実際に費やされた時間、ユーザモードとカーネルモードとの間の遷移に費やされた間接的なＣＰＵオーバヘッド、カーネルがプロセッサの様々なリソースを使用したことに起因して低いＩＰＣレートで実行するユーザモードで費やされた時間を含む。一実施形態では、第１のプロセッサは、ＣＰＵであり、第２のプロセッサは、アクセラレータ（例えば、ＧＰＵ）である。他の実施形態では、第１のプロセッサ及び第２のプロセッサは、他のタイプのプロセッサである。サイクルの数がカウントされる時間間隔の長さは、実施形態によって異なる。
以前の時間間隔の間に第１のプロセッサのスレッドが第２のプロセッサによって生成された要求を処理するのに費やしたサイクルの数が閾値よりも大きい場合（条件付きブロック６１０：「はい」）、第１のプロセッサは、第２のプロセッサからの後続の要求の処理に第１の遅延の量を追加する（ブロック６１５）。そうでなく、以前の時間間隔の間に第１のプロセッサのスレッドが第２のプロセッサによって生成された要求を処理するのに費やしたサイクルの数が閾値以下である場合（条件付きブロック６１０：「いいえ」）、第１のプロセッサは、第２のプロセッサからの後続の要求の処理に第２の遅延の量を追加する。第２の遅延の量は、第１の遅延の量よりも少ない（ブロック６２０）。いくつかのケースでは、第２の遅延の量は０であり、第１のプロセッサは、後続の要求を直ちに処理する。ブロック６１５及び６２０の後、方法６００は終了する。
図７を参照すると、システムサービス要求（ＳＳＲ）を処理する方法７００の一実施形態が示されている。第１のプロセッサは、第２のプロセッサからＳＳＲを受信する（ブロック７０５）。一実施形態では、第１のプロセッサは、ＣＰＵであり、第２のプロセッサは、アクセラレータ（例えば、ＧＰＵ）である。他の実施形態では、第１のプロセッサ及び第２のプロセッサは、他のタイプのプロセッサである。第１のプロセッサは、第２のプロセッサからＳＳＲを受信したことに応じて、第１の条件が検出されたかどうかを判別する（条件付きブロック７１０）。一実施形態では、第１の条件は、以前の時間間隔において第２のプロセッサ（オプションで、１つ以上の他のプロセッサ）からのＳＳＲを処理するための第１のプロセッサ上のオーバヘッドが閾値よりも大きいことである。オーバヘッドは、ＳＳＲの処理に実際に費やされたサイクル、ＳＳＲの処理前後のユーザモードとカーネルモードとの間の遷移に費やされたサイクル、及び、マイクロアーキテクチャ状態の劣化（例えば、利用可能なリソースが少なくなるようなプロセッサリソースの消費）による低いＩＰＣレートで実行するユーザモードで費やされたサイクル等を含む。他の実施形態では、第１の条件は、様々な他のタイプの条件、又は、複数の条件の組み合わせである。
第１の条件が検出された場合（条件付きブロック７１０：「はい」）、第１のプロセッサは、ＳＳＲの処理を開始する前に第１の量の時間だけ待機する（ブロック７１５）。或いは、第１のプロセッサは、第１の条件が検出された場合に、ＳＳＲの処理の実施に対して第１の優先度を割り当てる。第１の条件が検出されていない場合（条件付きブロック７１０：「いいえ」）、第１のプロセッサは、ＳＳＲの処理を開始する前に第２の量の時間だけ待機する。第２の量の時間は、第１の量の時間よりも短い（ブロック７２０）。いくつかのケースでは、第２の量の時間は０であり、第１のプロセッサはＳＳＲを直ちに処理する。或いは、別の実施形態では、第１のプロセッサは、第１の条件が検出されなかった場合に、ＳＳＲの処理に対して第２の優先度を割り当てる。第２の優先度は、第１の優先度よりも高い。ブロック７１５及び７２０の後、方法７００は終了する。
様々な実施形態では、ソフトウェアアプリケーションのプログラム命令は、本明細書で説明する方法及び／又はメカニズムを実施するために使用される。例えば、汎用プロセッサ又は特殊目的プロセッサによって実行可能なプログラム命令が考えられる。様々な実施形態では、このようなプログラム命令は、高水準プログラミング言語によって表されている。他の実施形態では、プログラム命令は、高水準プログラミング言語からバイナリ、中間又は他の形式にコンパイルされる。或いは、ハードウェアの動作又は設計を記述するプログラム命令が記述される。このようなプログラム命令は、Ｃ言語等の高水準プログラミング言語によって表される。或いは、Ｖｅｒｉｌｏｇ等のハードウェア設計言語（ＨＤＬ）が使用される。様々な実施形態では、プログラム命令は、様々な非一時的なコンピュータ可読記憶媒体の何れかに記憶される。記憶媒体は、使用中のコンピューティングシステムによってアクセスされ、プログラム実行のためにコンピューティングシステムにプログラム命令を提供するため。一般的に、このようなコンピューティングシステムは、１つ以上のメモリと、プログラム命令を実行するように構成された１つ以上のプロセッサと、を少なくとも含む。
上述した実施形態は、実施形態の非限定的な例に過ぎないことを強調しておきたい。上記の開示が十分に理解されれば、多くの変形及び修正が当業者に明らかになるであろう。以下の特許請求の範囲は、このような変形及び修正の全てを包含するように解釈されることが意図される。

Claims (17)

  1. オペレーティングシステムの複数のスレッドを実行するように構成された回路を含む第１のプロセッサと、
    前記第１のプロセッサに接続された第２のプロセッサであって、前記第２のプロセッサは、アプリケーションを実行し、処理されるシステムサービス要求を前記第１のプロセッサに送信するように構成された回路を含む、第２のプロセッサと、を備え、
    前記第１のプロセッサは、
    前記第１のプロセッサで実行されているスレッドが以前の時間間隔においてシステムサービス要求の処理に費やしたサイクルの数を監視することと、
    前記オペレーティングシステムによって調整可能な閾値と、前記サイクルの数と、に基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
    を行うように構成されている、
    システム。
  2. 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
    前記サイクルの数が前記閾値よりも大きいと判別したことに応じて、第１の遅延量を追加することと、
    前記サイクルの数が前記閾値以下であると判別したことに応じて、第２の遅延量を追加することであって、前記第２の遅延量は、前記第１の遅延量よりも小さい、ことと、を含む、
    請求項１のシステム。
  3. 前記第１のプロセッサの回路は、前記サイクルの数が前記閾値よりも大きく、以前の遅延量が０よりも大きいことに応じて、前記第１の遅延量を、前記以前の遅延量よりも大きい値に設定するように構成されている、
    請求項２のシステム。
  4. 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
    前記サイクルの数が前記閾値よりも大きいと判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第１の期間だけ待機することと、
    前記サイクルの数が前記閾値以下であると判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第２の期間だけ待機することであって、前記第２の期間は、前記第１の期間よりも短い、ことと、を含む、
    請求項１のシステム。
  5. 前記第１のプロセッサは、
    前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することと、
    前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
    を行うように構成されている、
    請求項１のシステム。
  6. 前記第１のプロセッサの回路は、
    前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することであって、前記オーバヘッドは、システムサービス要求の処理に費やされたサイクル、ユーザモードとカーネルモードとの間の遷移に費やされたサイクル、及び、低いサイクル当たりの命令（ＩＰＣ）レートで実行するユーザモードで費やされたサイクル、のうち１つ以上を含む、ことと、
    前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
    を行うように構成されている、
    請求項１のシステム。
  7. 第１のプロセッサによって、前記第１のプロセッサで実行されているスレッドが以前の時間間隔において第２のプロセッサによって生成されたシステムサービス要求を処理するのに費やしたサイクルの数を監視することと、
    前記第１のプロセッサのスレッドが前記以前の時間間隔においてシステムサービス要求を処理するのに費やしたサイクルの数と、オペレーティングシステムによって調整可能な閾値と、に基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、を含む、
    方法。
  8. 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
    前記サイクルの数が前記閾値よりも大きいと判別したことに応じて、第１の遅延量を追加することと、
    前記サイクルの数が前記閾値以下であると判別したことに応じて、第２の遅延量を追加することであって、前記第２の遅延量は、前記第１の遅延量よりも小さい、ことと、を含む、
    請求項７の方法。
  9. 前記サイクルの数が前記閾値よりも大きく、以前の遅延量が０よりも大きいことに応じて、前記第１の遅延量を、前記以前の遅延量よりも大きい値に設定することを含む、
    請求項８の方法。
  10. 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
    前記サイクルの数が前記閾値よりも大きいと判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第１の期間だけ待機することと、
    前記サイクルの数が前記閾値以下であると判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第２の期間だけ待機することであって、前記第２の期間は、前記第１の期間よりも短い、ことと、を含む、
    請求項７の方法。
  11. 前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することと、
    前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、を含む、
    請求項７の方法。
  12. 前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することであって、前記オーバヘッドは、システムサービス要求の処理に費やされたサイクル、ユーザモードとカーネルモードとの間の遷移に費やされたサイクル、及び、低いサイクル当たりの命令（ＩＰＣ）レートで実行するユーザモードで費やされたサイクル、のうち１つ以上を含む、ことと、
    前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、を含む、
    請求項７の方法。
  13. 装置であって、
    前記装置は、
    １つ以上の実行ユニットで実行されているスレッドが以前の時間間隔においてシステムサービス要求の処理に費やしたサイクルの数を監視することと、
    オペレーティングシステムによって調整可能な閾値と、前記サイクルの数と、に基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
    を行うように構成されている、
    装置。
  14. 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
    前記サイクルの数が前記閾値よりも大きいと判別したことに応じて、第１の遅延量を追加することと、
    前記サイクルの数が前記閾値以下であると判別したことに応じて、第２の遅延量を追加することであって、前記第２の遅延量は、前記第１の遅延量よりも小さい、ことと、を含む、
    請求項１３の装置。
  15. 前記装置は、前記サイクルの数が前記閾値よりも大きく、以前の遅延量が０よりも大きいことに応じて、前記第１の遅延量を、前記以前の遅延量よりも大きい値に設定するように構成されている、
    請求項１４の装置。
  16. 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
    前記サイクルの数が前記閾値よりも大きいと判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第１の期間だけ待機することと、
    前記サイクルの数が前記閾値以下であると判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第２の期間だけ待機することであって、前記第２の期間は、前記第１の期間よりも短い、ことと、を含む、
    請求項１３の装置。
  17. 前記装置は、
    前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することと、
    前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
    を行うように構成されている、
    請求項１３の装置。
JP2020557323A 2018-04-16 2019-02-14 アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 Active JP7160941B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/954,382 2018-04-16
US15/954,382 US11275613B2 (en) 2018-04-16 2018-04-16 Enforcing central processing unit quality of service guarantees when servicing accelerator requests
PCT/US2019/017933 WO2019203919A1 (en) 2018-04-16 2019-02-14 Enforcing central processing unit quality of service guarantees when servicing accelerator requests

Publications (2)

Publication Number Publication Date
JP2021521541A JP2021521541A (ja) 2021-08-26
JP7160941B2 true JP7160941B2 (ja) 2022-10-25

Family

ID=65685962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020557323A Active JP7160941B2 (ja) 2018-04-16 2019-02-14 アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施

Country Status (6)

Country Link
US (2) US11275613B2 (ja)
EP (1) EP3782032B1 (ja)
JP (1) JP7160941B2 (ja)
KR (1) KR102523589B1 (ja)
CN (1) CN112041822A (ja)
WO (1) WO2019203919A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11169812B2 (en) 2019-09-26 2021-11-09 Advanced Micro Devices, Inc. Throttling while managing upstream resources
US11508124B2 (en) * 2020-12-15 2022-11-22 Advanced Micro Devices, Inc. Throttling hull shaders based on tessellation factors in a graphics pipeline
US11776085B2 (en) 2020-12-16 2023-10-03 Advanced Micro Devices, Inc. Throttling shaders based on resource usage in a graphics pipeline
US11710207B2 (en) 2021-03-30 2023-07-25 Advanced Micro Devices, Inc. Wave throttling based on a parameter buffer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063002A1 (fr) 2002-01-24 2003-07-31 Fujitsu Limited Ordinateur permettant de determiner dynamiquement un delai d'interruption
JP2008269152A (ja) 2007-04-18 2008-11-06 Mitsubishi Electric Information Systems Corp クライアント装置
US20150234677A1 (en) 2014-02-19 2015-08-20 International Business Machines Corporation Dynamically adjusting wait periods according to system performance
US20180069767A1 (en) 2016-09-06 2018-03-08 Advanced Micro Devices, Inc. Preserving quality of service constraints in heterogeneous processing systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008895B2 (ja) * 1997-06-26 2000-02-14 日本電気株式会社 マルチプロセッサの負荷の均一化装置
JPH11259311A (ja) * 1998-03-06 1999-09-24 Chokosoku Network Computer Gijutsu Kenkyusho:Kk タスク管理方法
US7624208B2 (en) * 2005-01-14 2009-11-24 International Business Machines Corporation Method, system, and computer program for managing a queuing system
US8286139B2 (en) * 2008-03-19 2012-10-09 International Businesss Machines Corporation Call stack sampling for threads having latencies exceeding a threshold
JP5370482B2 (ja) * 2009-05-11 2013-12-18 日本電気株式会社 端末装置、該端末装置に用いられるコミュニケーション方法及びコミュニケーション制御プログラム
US20150046676A1 (en) * 2013-08-12 2015-02-12 Qualcomm Incorporated Method and Devices for Data Path and Compute Hardware Optimization
EP3394747A1 (en) * 2015-12-21 2018-10-31 Telefonaktiebolaget LM Ericsson (publ) Priority trainer for many core processing system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063002A1 (fr) 2002-01-24 2003-07-31 Fujitsu Limited Ordinateur permettant de determiner dynamiquement un delai d'interruption
JP2008269152A (ja) 2007-04-18 2008-11-06 Mitsubishi Electric Information Systems Corp クライアント装置
US20150234677A1 (en) 2014-02-19 2015-08-20 International Business Machines Corporation Dynamically adjusting wait periods according to system performance
US20180069767A1 (en) 2016-09-06 2018-03-08 Advanced Micro Devices, Inc. Preserving quality of service constraints in heterogeneous processing systems

Also Published As

Publication number Publication date
US20220269535A1 (en) 2022-08-25
US20190317807A1 (en) 2019-10-17
US11275613B2 (en) 2022-03-15
EP3782032B1 (en) 2022-05-25
CN112041822A (zh) 2020-12-04
JP2021521541A (ja) 2021-08-26
WO2019203919A1 (en) 2019-10-24
KR20210005636A (ko) 2021-01-14
EP3782032A1 (en) 2021-02-24
KR102523589B1 (ko) 2023-04-19

Similar Documents

Publication Publication Date Title
JP7160941B2 (ja) アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施
US10649935B2 (en) Deferred inter-processor interrupts
US10613876B2 (en) Methods and apparatuses for controlling thread contention
JP5963282B2 (ja) 割り込み分配スキーム
US10048741B1 (en) Bandwidth-aware multi-frequency performance estimation mechanism
US20190042331A1 (en) Power aware load balancing using a hardware queue manager
US8799902B2 (en) Priority based throttling for power/performance quality of service
US20190065243A1 (en) Dynamic memory power capping with criticality awareness
US8060679B2 (en) Information processing apparatus and access control method capable of high-speed data access
US20140181555A1 (en) Managing a power state of a processor
US10908955B2 (en) Systems and methods for variable rate limiting of shared resource access
US20190050252A1 (en) Adaptive quality of service control circuit
JP2021526257A (ja) マルチカーネル波面スケジューラ
Usui et al. Squash: Simple qos-aware high-performance memory scheduler for heterogeneous systems with hardware accelerators
CN112306652A (zh) 带有上下文提示的功能的唤醒和调度
US11561895B2 (en) Oldest operation wait time indication input into set-dueling
WO2020117666A1 (en) Protection against timing-based security attacks on re-order buffers
WO2023125248A1 (zh) 内存带宽的控制方法、装置、电子设备和存储介质
JP2015041199A (ja) 情報処理装置
Nagalakshmi et al. The impact of interference due to resource contention in multicore platform for safety-critical avionics systems
US8417985B2 (en) Adjusting system clock to faster speed upon receiving mass storage command and back to lower speed upon completion of all commands
WO2022271229A1 (en) Techniques to enable quality of service control for an accelerator device
Mohamed et al. Real-time memory controller for embedded multi-core system
JP5494925B2 (ja) 半導体集積回路、情報処理装置およびプロセッサ性能保証方法
Khoo et al. Scalable storage architecture in modular hardware accelerators

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221013

R150 Certificate of patent or registration of utility model

Ref document number: 7160941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150