JP2021521541A - アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 - Google Patents
アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 Download PDFInfo
- Publication number
- JP2021521541A JP2021521541A JP2020557323A JP2020557323A JP2021521541A JP 2021521541 A JP2021521541 A JP 2021521541A JP 2020557323 A JP2020557323 A JP 2020557323A JP 2020557323 A JP2020557323 A JP 2020557323A JP 2021521541 A JP2021521541 A JP 2021521541A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- cycles
- processor
- system service
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/865—Monitoring of software
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
Claims (20)
- オペレーティングシステムカーネルの複数のスレッドを実行するように構成された回路を含む第1のプロセッサと、
前記第1のプロセッサに接続された第2のプロセッサであって、前記第2のプロセッサは、アプリケーションを実行し、処理されるシステムサービス要求を前記第1のプロセッサに送信するように構成された回路を含む、第2のプロセッサと、を備え、
前記第1のプロセッサは、
前記第1のプロセッサで実行されているスレッドが以前の時間間隔においてシステムサービス要求の処理に費やしたサイクルの数を監視することと、
前記サイクルの数に基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
を行うように構成されている、
システム。 - 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
前記サイクルの数が閾値よりも大きいと判別したことに応じて、第1の遅延量を追加することと、
前記サイクルの数が前記閾値以下であると判別したことに応じて、第2遅延量を追加することであって、前記第2の遅延量は、前記第1の遅延量よりも小さい、ことと、を含む、
請求項1のシステム。 - 前記第1のプロセッサの回路は、前記サイクルの数が前記閾値よりも大きく、以前の遅延量が0よりも大きいことに応じて、前記第1の遅延量を、前記以前の遅延量よりも大きい値に設定するように構成されている、
請求項2のシステム。 - 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
前記サイクルの数が閾値よりも大きいと判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第1の期間だけ待機することと、
前記サイクルの数が前記閾値以下であると判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第2の期間だけ待機することであって、前記第2の期間は、前記第1の期間よりも短い、ことと、を含む、
請求項1のシステム。 - 前記閾値は、前記オペレーティングシステムカーネルによって動的に調整される、
請求項4のシステム。 - 前記第1のプロセッサは、
前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することと、
前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
を行うように構成されている、
請求項1のシステム。 - 前記第1のプロセッサの回路は、
前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することであって、前記オーバヘッドは、システムサービス要求の処理に費やされたサイクル、ユーザモードとカーネルモードとの間の遷移に費やされたサイクル、及び、低いサイクル当たりの命令(IPC)レートで実行するユーザモードで費やされたサイクル、のうち1つ以上を含む、ことと、
前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
を行うように構成されている、
請求項1のシステム。 - 第1のプロセッサによって、前記第1のプロセッサで実行されているスレッドが以前の時間間隔において第2のプロセッサによって生成されたシステムサービス要求を処理するのに費やしたサイクルの数を監視することと、
前記第1のプロセッサのスレッドが前記以前の時間間隔においてシステムサービス要求を処理するのに費やしたサイクルの数に基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、を含む、
方法。 - 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
前記サイクルの数が閾値よりも大きいと判別したことに応じて、第1の遅延量を追加することと、
前記サイクルの数が前記閾値以下であると判別したことに応じて、第2の遅延量を追加することであって、前記第2の遅延量は、前記第1の遅延量よりも小さい、ことと、を含む、
請求項8の方法。 - 前記サイクルの数が前記閾値よりも大きく、以前の遅延量が0よりも大きいことに応じて、前記第1の遅延量を、前記以前の遅延量よりも大きい値に設定することを含む、
請求項9の方法。 - 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
前記サイクルの数が閾値よりも大きいと判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第1の期間だけ待機することと、
前記サイクルの数が前記閾値以下であると判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第2の期間だけ待機することであって、前記第2の期間は、前記第1の期間よりも短い、ことと、を含む、
請求項8の方法。 - 前記閾値は、前記オペレーティングシステムカーネルによって動的に設定される、
請求項11の方法。 - 前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することと、
前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、を含む、
請求項8の方法。 - 前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することであって、前記オーバヘッドは、システムサービス要求の処理に費やされたサイクル、ユーザモードとカーネルモードとの間の遷移に費やされたサイクル、及び、低いサイクル当たりの命令(IPC)レートで実行するユーザモードで費やされたサイクル、のうち1つ以上を含む、ことと、
前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、を含む、
請求項8の方法。 - メモリと、
前記メモリに接続された1つ以上の実行ユニットと、を備える装置であって、
前記装置は、
前記1つ以上の実行ユニットで実行されているスレッドが以前の時間間隔においてシステムサービス要求の処理に費やしたサイクルの数を監視することと、
前記サイクルの数に基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
を行うように構成されている、
装置。 - 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
前記サイクルの数が閾値よりも大きいと判別したことに応じて、第1の遅延量を追加することと、
前記サイクルの数が前記閾値以下であると判別したことに応じて、第2の遅延量を追加することであって、前記第2の遅延量は、前記第1の遅延量よりも小さい、ことと、を含む、
請求項15の装置。 - 前記装置は、前記サイクルの数が前記閾値よりも大きく、以前の遅延量が0よりも大きいことに応じて、前記第1の遅延量を、前記以前の遅延量よりも大きい値に設定するように構成されている、
請求項16の装置。 - 前記所定のシステムサービス要求の処理に追加される遅延量を動的に調整することは、
前記サイクルの数が閾値よりも大きいと判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第1の期間だけ待機することと、
前記サイクルの数が前記閾値以下であると判別したことに応じて、前記所定のシステムサービス要求の処理を開始する前に、第2の期間だけ待機することであって、前記第2の期間は、前記第1の期間よりも短い、ことと、を含む、
請求項15の装置。 - 前記閾値は、オペレーティングシステムによって設定される、
請求項18の装置。 - 前記装置は、
前記以前の時間間隔でのシステムサービス要求の処理に関連するオーバヘッドを計算することと、
前記オーバヘッドに基づいて、所定のシステムサービス要求の処理に追加される遅延量を動的に調整することと、
を行うように構成されている、
請求項15の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/954,382 | 2018-04-16 | ||
US15/954,382 US11275613B2 (en) | 2018-04-16 | 2018-04-16 | Enforcing central processing unit quality of service guarantees when servicing accelerator requests |
PCT/US2019/017933 WO2019203919A1 (en) | 2018-04-16 | 2019-02-14 | Enforcing central processing unit quality of service guarantees when servicing accelerator requests |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021521541A true JP2021521541A (ja) | 2021-08-26 |
JP7160941B2 JP7160941B2 (ja) | 2022-10-25 |
Family
ID=65685962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020557323A Active JP7160941B2 (ja) | 2018-04-16 | 2019-02-14 | アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11275613B2 (ja) |
EP (1) | EP3782032B1 (ja) |
JP (1) | JP7160941B2 (ja) |
KR (1) | KR102523589B1 (ja) |
CN (1) | CN112041822A (ja) |
WO (1) | WO2019203919A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11169812B2 (en) | 2019-09-26 | 2021-11-09 | Advanced Micro Devices, Inc. | Throttling while managing upstream resources |
US11508124B2 (en) * | 2020-12-15 | 2022-11-22 | Advanced Micro Devices, Inc. | Throttling hull shaders based on tessellation factors in a graphics pipeline |
US11776085B2 (en) | 2020-12-16 | 2023-10-03 | Advanced Micro Devices, Inc. | Throttling shaders based on resource usage in a graphics pipeline |
US11710207B2 (en) | 2021-03-30 | 2023-07-25 | Advanced Micro Devices, Inc. | Wave throttling based on a parameter buffer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1115800A (ja) * | 1997-06-26 | 1999-01-22 | Nec Corp | マルチプロセッサの負荷の均一化装置 |
WO2003063002A1 (fr) * | 2002-01-24 | 2003-07-31 | Fujitsu Limited | Ordinateur permettant de determiner dynamiquement un delai d'interruption |
JP2008269152A (ja) * | 2007-04-18 | 2008-11-06 | Mitsubishi Electric Information Systems Corp | クライアント装置 |
US20150234677A1 (en) * | 2014-02-19 | 2015-08-20 | International Business Machines Corporation | Dynamically adjusting wait periods according to system performance |
US20180069767A1 (en) * | 2016-09-06 | 2018-03-08 | Advanced Micro Devices, Inc. | Preserving quality of service constraints in heterogeneous processing systems |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11259311A (ja) * | 1998-03-06 | 1999-09-24 | Chokosoku Network Computer Gijutsu Kenkyusho:Kk | タスク管理方法 |
US7624208B2 (en) * | 2005-01-14 | 2009-11-24 | International Business Machines Corporation | Method, system, and computer program for managing a queuing system |
US8286139B2 (en) * | 2008-03-19 | 2012-10-09 | International Businesss Machines Corporation | Call stack sampling for threads having latencies exceeding a threshold |
US8782663B2 (en) * | 2009-05-11 | 2014-07-15 | Nec Corporation | Terminal device, communication method used in the terminal device and recording medium |
US20150046676A1 (en) * | 2013-08-12 | 2015-02-12 | Qualcomm Incorporated | Method and Devices for Data Path and Compute Hardware Optimization |
EP3394747A1 (en) * | 2015-12-21 | 2018-10-31 | Telefonaktiebolaget LM Ericsson (publ) | Priority trainer for many core processing system |
-
2018
- 2018-04-16 US US15/954,382 patent/US11275613B2/en active Active
-
2019
- 2019-02-14 CN CN201980029389.3A patent/CN112041822A/zh active Pending
- 2019-02-14 WO PCT/US2019/017933 patent/WO2019203919A1/en unknown
- 2019-02-14 KR KR1020207032966A patent/KR102523589B1/ko active IP Right Grant
- 2019-02-14 JP JP2020557323A patent/JP7160941B2/ja active Active
- 2019-02-14 EP EP19709170.5A patent/EP3782032B1/en active Active
-
2022
- 2022-03-01 US US17/684,214 patent/US20220269535A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1115800A (ja) * | 1997-06-26 | 1999-01-22 | Nec Corp | マルチプロセッサの負荷の均一化装置 |
WO2003063002A1 (fr) * | 2002-01-24 | 2003-07-31 | Fujitsu Limited | Ordinateur permettant de determiner dynamiquement un delai d'interruption |
JP2008269152A (ja) * | 2007-04-18 | 2008-11-06 | Mitsubishi Electric Information Systems Corp | クライアント装置 |
US20150234677A1 (en) * | 2014-02-19 | 2015-08-20 | International Business Machines Corporation | Dynamically adjusting wait periods according to system performance |
US20180069767A1 (en) * | 2016-09-06 | 2018-03-08 | Advanced Micro Devices, Inc. | Preserving quality of service constraints in heterogeneous processing systems |
Also Published As
Publication number | Publication date |
---|---|
JP7160941B2 (ja) | 2022-10-25 |
WO2019203919A1 (en) | 2019-10-24 |
US11275613B2 (en) | 2022-03-15 |
KR20210005636A (ko) | 2021-01-14 |
EP3782032A1 (en) | 2021-02-24 |
KR102523589B1 (ko) | 2023-04-19 |
US20220269535A1 (en) | 2022-08-25 |
EP3782032B1 (en) | 2022-05-25 |
US20190317807A1 (en) | 2019-10-17 |
CN112041822A (zh) | 2020-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7160941B2 (ja) | アクセラレータ要求を処理する際の中央処理装置の処理品質保証の実施 | |
US10613876B2 (en) | Methods and apparatuses for controlling thread contention | |
US10649935B2 (en) | Deferred inter-processor interrupts | |
Usui et al. | DASH: Deadline-aware high-performance memory scheduler for heterogeneous systems with hardware accelerators | |
US9201816B2 (en) | Data processing apparatus and a method for setting priority levels for transactions | |
US8799902B2 (en) | Priority based throttling for power/performance quality of service | |
JP4034969B2 (ja) | 共通メモリのメモリ管理システム | |
US20190065243A1 (en) | Dynamic memory power capping with criticality awareness | |
US20190042331A1 (en) | Power aware load balancing using a hardware queue manager | |
US8826270B1 (en) | Regulating memory bandwidth via CPU scheduling | |
US8060679B2 (en) | Information processing apparatus and access control method capable of high-speed data access | |
US20100023653A1 (en) | System and method for arbitrating between memory access requests | |
US7617344B2 (en) | Methods and apparatus for controlling access to resources in an information processing system | |
US20200250787A1 (en) | Multiple application cooperative frame-based gpu scheduling | |
US20100241771A1 (en) | Peripheral circuit with host load adjusting function | |
JP2021526257A (ja) | マルチカーネル波面スケジューラ | |
US20040225789A1 (en) | Method for data protection for removable recording medium | |
JP7018833B2 (ja) | 半導体装置 | |
US10972408B1 (en) | Configurable packet arbitration with minimum progress guarantees | |
JP2015041199A (ja) | 情報処理装置 | |
WO2023125248A1 (zh) | 内存带宽的控制方法、装置、电子设备和存储介质 | |
WO2022271229A1 (en) | Techniques to enable quality of service control for an accelerator device | |
Khoo et al. | Scalable storage architecture in modular hardware accelerators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7160941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |