JP3952992B2 - 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム - Google Patents
情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム Download PDFInfo
- Publication number
- JP3952992B2 JP3952992B2 JP2003157565A JP2003157565A JP3952992B2 JP 3952992 B2 JP3952992 B2 JP 3952992B2 JP 2003157565 A JP2003157565 A JP 2003157565A JP 2003157565 A JP2003157565 A JP 2003157565A JP 3952992 B2 JP3952992 B2 JP 3952992B2
- Authority
- JP
- Japan
- Prior art keywords
- partition
- interrupt
- processing
- interrupt processing
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45537—Provision of facilities of other operating environments, e.g. WINE
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムに関する。詳細には、割り込み要求処理の実行タイミングの管理により最適なデータ処理を実現する情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムに関する。
【０００２】
【従来の技術】
一般に、コンピュータ・システムは、周辺ハードウェアにおいてソフトウェアの介在が必要な事象が発生した際に、割り込み要求をプロセッサに送出することによって、その時点で実行されていたプログラムの実行を中断し、割り込み処理プログラムを起動する機構を有する。
【０００３】
一方、近年のプロセッサは、例えば以下のａ〜ｃの機構を採用することによってその性能を飛躍的に高めている。すなわち、
ａ．キャッシュメモリ
ｂ．多数のレジスタ
ｃ．分岐予測機構
ところが、これらの機構は、割り込み処理のように、あらかじめ予測できない時点に制御の流れが変化する処理に対する性能が相対的に低い。
【０００４】
一方、いわゆるギガビットイーサネット（登録商標）などのように例えば１２μｓｅｃ毎の割り込みが発生し得る高速な通信機構では、高頻度の割り込み要求が発生する。例えば、１Ｇｂｐｓの通信速度で１５００バイトのパケットを受信した場合、１２マイクロ秒毎に１パケットを受信することになる。パケット受信毎に割り込みを発生するという一般的なハードウェア構成を採用した場合、１２マイクロ秒ごとに割り込み処理を行う必要が生じることになる。
【０００５】
また、セットトップボックスなどのように、内部に多数の割り込み要求発生源を格納する必要があるシステムにおいても、割り込み処理に費やされる時間が全処理時間に占める割合が高くなる傾向がある。
【０００６】
仮に、割り込み要求発生間隔が予測可能であれば、オペレーティングシステムによるタイマデバイスのポーリングによって、この問題を解決することが可能である。この構成については、例えば非特許文献１に記載されている。
【０００７】
しかし、あらかじめ割り込み要求発生間隔が予測できない割込み発生源では、このような手法を適用することができない。割込みの発生頻度の増加によるオーバヘッド増大という問題は、個々のオペレーティングシステム（ＯＳ）の問題を引き起こすばかりでなく、複数のＯＳを一つのシステム上で同時に動作させるためのＯＳスケジューリングを実行するパーティション管理ソフトウェアにおいても重大な問題となる。
【０００８】
１つのシステム上に複数のＯＳを搭載した場合、各ＯＳの実行する処理は、システムで共通のハードウェア、すなわちＣＰＵやメモリ等を利用することになるため、各ＯＳの実行処理を時系列に順次切り替えて実行することが必要となる。このようなＯＳスケジューリングを実行するのがパーティション管理ソフトウェアである。パーティションは各ＯＳに対応する処理である。
【０００９】
例えば１つのシステムにＯＳ（α）とＯＳ（β）の２つのオペレーティングシステムが並存する場合、ＯＳ（α）の処理をパーティションＡとし、ＯＳ（β）の処理をパーティションＢとすると、パーティション管理ソフトウェアは、パーティションＡとパーティションＢの実行スケジュールを決定し、決定したスケジュールに基づいて、各ＯＳにおける処理を実行する。
【００１０】
このように複数ＯＳを一つのシステム上で動作させる環境において、ある割り込み処理が特定のパーティションで動作しているＯＳ（α）のみにおいて実行可能である場合、割り込み要求発生時点で動作しているパーティションが割り込み処理に適応しないＯＳ（β）のパーティション（Ｂ）である場合は、パーティション（Ｂ）の処理を中断し、ＯＳ（α）を適用して割り込み処理を実行し、割り込み処理の実行後にパーティション（Ｂ）の処理を再開するといった処理が行われる。このように割り込み要求の処理には、パーティション切り替えが頻繁に行われることになる。
【００１１】
また、従来のパーティション管理方式として、割込みの発生とは無関係に管理下の各ＯＳに対応するパーティションの実行タイミングを定める構成としたものもある。このような方式では、割り込み要求が発生した場合、予めスケジュール済みの管理下ＯＳに対応するパーティションを変更せずに割り込み要求に対応するパーティションの設定を行うことになる。既にスケジュール設定済みのパーティションが長期間にわたって存在する場合なには、割り込み要求の処理の実行開始までに長時間の待機を要する場合があった。
【００１２】
このように、管理下のＯＳの処理（パーティション）を優先し、割り込み要求の処理を管理下のＯＳの処理（パーティション）の空き時間まで待機して実行する従来型のパーティション管理方式では、応答時間に対する要求が厳しい割り込み要求発生源が存在する場合には、適切な割り込み要求処理が実行されず、通信エラーなどのデータ処理エラーを引き起こす可能性があった。
【００１３】
【非特許文献１】
Mohit Aron and Peter Druschel, Soft Timers: Efficient Microsecond Software Timer Support for Network Processing, ACM Transactions on Computer Systems, Vol. 18, No. 3, August 2000
【００１４】
【発明が解決しようとする課題】
本発明は、上述の従来技術における問題点に鑑みてなされたものであり、複数ＯＳが搭載され、パーティション管理により各ＯＳの処理が実行されるシステムにおいて、割り込み要求に応じて最適な処理タイミングを決定して実行することで、割り込み要求に対する処理に基づくオーバヘッド増大を防止してシステム全体の効率的な処理を実現するとともに、割り込み要求に対する許容時間を越える待機等に基づく処理エラーの発生を防止した情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムを提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の第１の側面は、
複数のオペレーティングシステム（ＯＳ）を格納した記憶部と、
前記複数のＯＳに基づく処理を実行するプロセッサと、
前記複数のＯＳ各々の処理として規定されるパーティションを時間軸に沿ってスケジューリングし、スケジューリングに沿ったパーティション切り替え制御に基づいて前記複数ＯＳの切り換え制御を実行するプロセス管理手段とを有する情報処理装置であり、
前記プロセス管理手段は、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断し、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定し、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行させるプロセス制御を行う構成を有することを特徴とする情報処理装置にある。
【００１６】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、前記割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する処理を実行する構成であることを特徴とする。
【００１７】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがないと判断した場合は、実行中のパーティションを中断し、割り込み処理を実行させるプロセス制御を行う構成を有することを特徴とする。
【００１８】
さらに、本発明の情報処理装置の一実施態様において、前記複数のＯＳに基づく処理を実行するプロセッサは並列に動作可能な複数のプロセッサを有する構成であり、前記プロセス管理手段は、前記複数のプロセッサの各々について、前記パーティションを時間軸に沿ってスケジューリングし、各プロセッサについてのパーティションスケジュールに沿ったパーティション切り替え制御を実行する構成であり、前記割り込み処理パーティションを、前記複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、該選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて設定する処理を実行する構成であることを特徴とする。
【００１９】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングを持つパーティションスケジュールを選択し、最も早いタイミングのパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする。
【００２０】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、割り込み処理要求が最小許容遅延時間の設定された要求である場合において、割り込み処理要求の発生から最小許容遅延時間以後に発生する予め設定されたパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする。
【００２１】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、割り込み処理要求に対応する割り込み処理が予め設定されたパーティションスケジュールに規定されたスケジュール済みパーティションにおいて実行可能である場合において、該割り込み処理を前記スケジュール済みパーティションにおいて実行させる処理を行う構成であることを特徴とする。
【００２２】
さらに、本発明の情報処理装置の一実施態様において、前記複数のＯＳに基づく処理を実行するプロセッサは並列に動作可能な複数のプロセッサを有する構成であり、前記プロセス管理手段は、各プロセッサに対応するプロセス制御を実行するプロセッサ対応のパーティション切り替えモジュールを有する構成であることを特徴とする。
【００２３】
さらに、本発明の情報処理装置の一実施態様において、前記パーティション切り替えモジュールは、パーティション切り替えモジュールの対応付けられたプロセッサの処理可能な割り込み要求発生源情報としての割り込みグループ情報を有するとともに、割り込みグループ毎に設定された割り込み要求待ち行列として設定される複数の割り込みグループ別保留キューから前記割り込みグループ情報によって判別されるプロセッサによって処理可能なグループに対応する保留キューに格納された割り込み要求のエントリに関する処理を実行する構成であることを特徴とする。
【００２４】
さらに、本発明の第２の側面は、
複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御方法であり、
割り込み処理要求の発生を検出するステップと、
割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であるか否かを判断する割り込み処理要求態様判断ステップと、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断するタイミング判断ステップと、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する割り込み処理パーティション設定ステップと、
前記割り込み処理パーティション設定ステップにおいて設定された情報に従って、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行する割り込み処理実行ステップと、
を有することを特徴とするプロセス制御方法にある。
【００２５】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、前記割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する処理を実行することを特徴とする。
【００２６】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、前記割り込み処理要求態様判断ステップにおいて、割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であると判断され、かつ、前記タイミング判断ステップにおいて、前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがないと判断された場合、実行中のパーティションを中断し、中断部に割り込み処理パーティションを設定することを特徴とする。
【００２７】
さらに、本発明のプロセス制御方法の一実施態様において、前記プロセス制御方法は、さらに、前記複数のＯＳに基づく処理を実行する複数のプロセッサの各々について、前記パーティションを時間軸に沿ってスケジューリングし、各プロセッサについてのパーティションスケジュールに沿ったパーティション切り替え制御を実行するステップを有し、前記割り込み処理パーティション設定ステップは、前記複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、該選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて割り込み処理パーティションを設定することを特徴とする。
【００２８】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングを持つパーティションスケジュールを選択し、最も早いタイミングのパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行することを特徴とする。
【００２９】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、割り込み処理要求が最小許容遅延時間の設定された要求である場合において、割り込み処理要求の発生から最小許容遅延時間以後に発生する予め設定されたパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする。
【００３０】
さらに、本発明のプロセス制御方法の一実施態様において、前記プロセス制御方法は、さらに、割り込み処理要求に対応する割り込み処理が予め設定されたパーティションスケジュールに規定されたスケジュール済みパーティションにおいて実行可能である場合において、該割り込み処理を前記スケジュール済みパーティションにおいて実行させるステップを有することを特徴とする。
【００３１】
さらに、本発明の第３の側面は、
複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御を実行するコンピュータ・プログラムであり、
割り込み処理要求の発生を検出するステップと、
割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であるか否かを判断する割り込み処理要求態様判断ステップと、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断するタイミング判断ステップと、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する割り込み処理パーティション設定ステップと、
前記割り込み処理パーティション設定ステップにおいて設定された情報に従って、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行する割り込み処理実行ステップと、
を有することを特徴とするコンピュータ・プログラム。
【００３２】
【作用】
本発明の構成によれば、複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御において、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する構成としたので、割り込み要求に対応するパーティション切り替え処理の増加を１回のみに抑えることが可能となり、処理負荷の増大を防止し、効率的なデータ処理を実行することが可能となる。
【００３３】
さらに、本発明の構成によれば、割り込み処理要求に、最大許容遅延時間、あるいは最小許容遅延時間が設定されている場合、これらの許容時間内にパーティション切り替えが発生した場合は、その切り替えタイミングに割り込み処理パーティションを設定し、これらの許容時間内にパーティション切り替えが発生しなかった場合は、強制割り込みを行うなど、各割り込み要求に対応した処理を実行する構成であるので、処理エラーを発生させることない構成が実現される。
【００３４】
さらに、本発明の構成によれば、マルチプロセッサシステムにおいて複数ＯＳによる処理が並列に実行可能な構成では、複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて割り込み処理パーティションを設定する構成としたので、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングに割り込み要求を実行させることが可能となり、さらに効率的なデータ処理が可能となる。
【００３５】
なお、本発明のコンピュータ・プログラムは、例えば、様々なプログラム・コードを実行可能な汎用コンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体、例えば、ＣＤやＤＶＤ、ＭＯなどの記憶媒体、あるいは、ネットワークなどの通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。
【００３６】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【００３７】
【発明の実施の形態】
以下、本発明の情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムの詳細について説明する。なお、説明は、以下の項目順に行う。
１．本発明におけるプロセス管理の概要
２．割り込み要求に対する処理例１
３．割り込み要求に対する処理例２
４．マルチプロセッサシステムにおける処理
５．最小遅延時間の設定された割り込み要求処理
６．規定スケジュールを利用した割り込み要求処理
７．プロセス管理手段の構成
８．割り込み処理の設定および実行シーケンス
９．情報処理装置のハード構成例
【００３８】
［１．本発明におけるプロセス管理の概要］
まず、図１を参照して本発明の情報処理装置、プロセス制御方法の概要について説明する。図１は、本発明の情報処理装置、プロセス制御方法において適用するオペレーティングシステム（ＯＳ）の構成を説明する図である。
【００３９】
本発明の情報処理装置、プロセス制御方法において適用するオペレーティングシステム（ＯＳ）は、図１に示すように、レベル０のレベル０−ＯＳ（０）１０２上に複数のレベル１−ＯＳ（１α）（１β）（１γ）１０３が設定された構成を持つ。様々な具体的処理プログラムとしてのアプリケーション１０４は、レベル１−ＯＳ１０３上に設定され、レベル１−ＯＳ１０３のいずれかのＯＳに対応付けられて動作する。なお、図１にはレベル１−ＯＳ１０３を３つ示してあるが、これは一例であり、本発明は２つ以上の任意の数の複数ＯＳを持つシステム、いわゆるマルチＯＳシステムにおいて適用可能である。これらのＯＳは、情報処理装置の記憶部に格納され、プロセッサにおいて実行される。
【００４０】
なお、以下の説明において、ＯＳ（１）、ＯＳ（１α）、ＯＳ（１β）・・はレベル１のＯＳを意味し、ＯＳ（０）はレベル０のＯＳを意味するものとする。
【００４１】
ハードウェア（ＨＷ）１０１は、各ＯＳにおいて共通に利用されるプロセッサ（ＣＰＵ）、メモリなどのハードウェアである。
【００４２】
レベル０のＯＳ（０）１０２は、レベル１のＯＳ（１）１０３、すなわち本例ではＯＳ（１α）、ＯＳ（１β）、ＯＳ（１γ）の３つのＯＳ（１）の実行する処理に関するスケジューリングを実行する。レベル０のＯＳ（０）１０２は、レベル１の各ＯＳ（１）に対応する処理をパーティションという区切りで時系列にスケジューリングする。
【００４３】
図２にパーティションに基づくスケジューリング例を示す。図２（ａ）は、レベル１のＯＳ（１）の処理に適用可能なプロセッサが１つの単一プロセッサシステムの構成におけるパーティションスケジュールの設定例である。
【００４４】
レベル１のＯＳ（１）の処理に適用可能なプロセッサが１つの単一プロセッサシステムにおいては、レベル１のＯＳ（１）であるＯＳ（１α）、ＯＳ（１β）、ＯＳ（１γ）は並列に処理を実行することができないため、各ＯＳ（１）における処理は、単一の時系列処理としてスケジューリングされる。
【００４５】
図２（ａ）に示す例では、時間ｔ０〜ｔ１においてＯＳ（１α）による処理、すなわちパーティションＡを実行し、時間ｔ１〜ｔ２においてＯＳ（１β）による処理、すなわちパーティションＢを実行し、時間ｔ２〜ｔ３においてＯＳ（１γ）による処理、すなわちパーティションＣを実行する。以下、時間軸に沿って各ＯＳの処理が実行されることになる。
【００４６】
図２（ｂ）は、レベル１ＯＳの処理に適用可能なプロセッサが２つの複数プロセッサシステムの構成におけるパーティションスケジュールの設定例である。
【００４７】
レベル１ＯＳの処理に適用可能なプロセッサが複数ある場合、レベル１のＯＳであるＯＳ（１α）、ＯＳ（１β）、ＯＳ（１γ）は、プロセッサ数に応じて並列に処理を実行することができる。従って、レベル０のＯＳ（０）は、プロセッサ数に応じた複数の時系列処理としてレベル１のＯＳ（１）の実行処理をスケジューリングする。
【００４８】
図２（ｂ）に示す例では、プロセッサ１において、時間ｔ１０〜ｔ１１においてＯＳ（１α）による処理、すなわちパーティションＡを実行し、時間ｔ１１〜ｔ１２においてＯＳ（１β）による処理、すなわちパーティションＢを実行する。一方、プロセッサ２において、時間ｔ２０〜ｔ２１においてＯＳ（１β）による処理、すなわちパーティションＢを実行し、時間ｔ２１〜ｔ２２においてＯＳ（１γ）による処理、すなわちパーティションＣを実行する。
【００４９】
［２．割り込み要求に対する処理例１］
次に、割り込み要求が発生した場合の、パーティション管理について説明する。割り込み処理要求が発生した場合、プロセス管理手段としてのレベル０のＯＳ（０）１０２は、その割り込み処理をどのタイミングでどのレベル１のＯＳ（１）によって実行させるかを決定する処理を実行する。すなわち、プロセス管理手段としてのレベル０のＯＳ（０）１０２は割り込み要求に対応する割り込み処理の実行期間としての割り込み処理パーティションの設定処理を行う。
【００５０】
レベル１のＯＳ（１）は、割り込み処理パーティションの設定がなされた場合は、その設定されたパーティションスケジュールに従った処理を行うことになる。
【００５１】
プロセッサの数が１つであるか、または、割り込み処理に関してプロセッサが互いに独立であるシステム、すなわち単一プロセッサシステムにおける割り込み要求のスケジューリング例について図３を用いて説明する。
【００５２】
図３に示す割り込み要求のスケジューリング例は、割り込み要求発生時に実行中のパーティションのＯＳ（１α）によって割り込み要求が処理できない場合、実行中のパーティションの終了時まで待機し、実行中のパーティションの終了後に割り込み要求を処理できるＯＳ（１ｘ）（ｘ≠α）の割り込みパーティションを設定した例である。図３（ａ）は割込みが発生していない時のスケジューリングである。
【００５３】
図３（ｂ）は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に割り込み要求が発生し、この割り込み要求がＯＳ（１α）では実行できず、他のＯＳ（１ｘ）（ｘ≠α）によって実行可能である場合に、予めスケジュール済みのパーティション切り替え時まで割り込み要求の処理実行を待機する。割り込み要求に対する処理の実行後に、パーティションＢの処理を実行する。
【００５４】
図３（ｂ）に示すように、割り込み要求２０１は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に発生しているが、レベル０のＯＳ（０）は、割り込み要求２０１の処理の開始をパーティションＡの実行終了まで遅らせる。
【００５５】
すなわち、割り込み要求２０１の発生後、時間Ｔｄ経過後のパーティションＡの終了時間まで待機し、割り込み要求に対応する処理である割り込み処理パーティションを設定する。この遅延時間Ｔｄは、割込みが発生していない時に予定されているパーティションスケジュールにおいて、パーティションＡから他のパーティションへの切り替えが発生するタイミングまでの時間である。本実施例においては、割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する。
【００５６】
上述の割り込み要求に対するスケジューリング処理は、従来の方式と比較すると、パーティションの切り替え回数を減少させるという効果がある。
【００５７】
割り込み要求発生の直後に割り込み処理パーティションを即座に起動する従来型の割り込み要求処理例を図４に示す。
【００５８】
図４に示す処理例は、図３に示すと同様のタイミングで割り込み要求が発生した場合の処理例である。図４（ａ）は割込みが発生していない時のスケジューリングである。
【００５９】
図４（ｂ）は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に割り込み要求２１１が発生し、この割り込み要求がＯＳ（１α）では実行できず、他のＯＳ（１ｘ）（ｘ≠α）によって実行可能である場合、割り込み要求発生の直後に割り込み処理パーティション２１２を即座に起動する。
【００６０】
図４（ｂ）に示すように、割り込み要求２１１は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に発生し、直後に割り込み処理パーティション２１２が設定される。
【００６１】
この時点で、パーティションＡは中断され、割り込み処理パーティション２１２の前後において２つのパーティションＡ２２１、パーティションＡ２２２によって実行することになる。この結果、パーティションＡ２２１から割り込み処理パーティション２１２へのパーティション切り替え、割り込み処理パーティション２１２からパーティションＡ２２２へのパーティション切り替えが必要となり、割り込み処理実行のために増加するパーティション切り替え回数が２回となる。
【００６２】
図３に示す例では、パーティションＡの終了後に割り込み処理パーティションを実行するのみであるので、割り込み処理実行のために増加するパーティション切り替え回数は１回のみである。このように、割り込み処理を遅らせることによってパーティション切り替え回数を１回減少させる効果が得られる。
【００６３】
もう１つの効果は、命令実行効率の向上である。図４において、分断された２つのパーティションＡ２２１、パーティションＡ２２２に設定される時間は、それぞれＴ１、Ｔ２となり、Ｔ１＋Ｔ２は、割り込み処理が無い場合に設定されていた時間Ｔに等しくなる。すなわちＴ＝Ｔ１＋Ｔ２である。
【００６４】
しかし、期間Ｔの長さが期間Ｔ１とＴ２の長さを加えたものと等しいにもかかわらず、期間Ｔの間に実行できる命令の数は、期間Ｔ１とＴ２の間に実行される命令の数の合計よりも多くなる。これは、パーティションＡの実行が、割り込み処理パーティションの実行によって分断されないためである。パーティションＡの実行が割り込み処理パーティションによって中断されている間に、プロセッサが備えている種々のキャッシュ機構やバッファ（キャッシュメモリやＴＬＢ、分岐予測バッファ）の状態が割り込み処理パーティションによって更新される。この更新の結果、パーティションＡに復帰した後の命令実行効率は、パーティションＡを連続的に実行していた場合にくらべて低下するのである。
【００６５】
図３を参照して説明したように、割り込み要求の処理パーティションの設定を、割り込み要求発生時に実行中のパーティションの終了予定時刻後とすることで、パーティション切り替えオーバヘッドの削減と、命令実行効率の向上という効果が得られる。
【００６６】
［３．割り込み要求に対する処理例２］
上述した割り込み要求の処理遅延手法のみを適用すると、割り込み要求発生時に実行中のパーティションの設定時間が長い場合には、割り込み要求の処理開始時刻が遅れ、処理によってはエラーを発生させる場合がある。
【００６７】
これを解決する処理例として、最大遅延時間を制限した処理例について図５を参照して説明する。
【００６８】
図５（ａ）は、上述した実施例に相当する処理例であり、割り込み処理の実行開始位置を、割り込み要求３０１発生時に実行中のパーティション（パーティションＡ）の終了時点とした例である。パーティションＡの終了後に割り込み処理パーティション３０２を設定している。
【００６９】
図５（ａ）に示す例は、割り込み要求３０１発生時からパーティションＡの終了予定時刻までの時間Ｔｄが、割り込み要求の最大許容遅延時間Ｔｍａｘより短い、すなわちＴｄ＜Ｔｍａｘであり、パーティションＡの終了予定時刻まで待機しても問題がない場合の処理である。
【００７０】
割り込み要求には、最大許容遅延時間が設定された割り込み要求がある。最大許容遅延時間は、例えば割り込み要求発生源に対応して設定された情報として、レベル０のＯＳ（０）が保持している。これらの構成については後述する。
【００７１】
最大許容遅延時間が設定された割り込み要求が発生した場合において、図５（ｂ）に示すように、割り込み要求３１１発生時に実行中のパーティションの終了予定時刻までの時間が、割り込み要求の最大許容遅延時間Ｔｍａｘより長い場合は、パーティションの処理終了まで待機することなく、パーティションＡを割り込み要求の最大許容遅延時間Ｔｍａｘ以内に中断し、割り込み処理パーティション３１２を設定し実行する。
【００７２】
この処理を強制割り込み処理と呼ぶ。この強制割り込み処理の結果、パーティションＡは前段パーティションＡ３２１と後段パーティションＡ３２２に分割されて処理されることになる。
【００７３】
このように、割り込み要求の最大許容遅延時間が経過してもパーティションの切り替えが発生しない場合には、最大許容遅延時間の経過時点あるいは経過以前の時点で、実行中のパーティションを中断し、割り込み処理パーティションへ切り替えて割り込み処理を実行する。
【００７４】
このように、許容遅延時間を考慮した割り込み処理の遅延を行うことによって、最大応答時間（最大許容遅延時間）に制限のある割り込み要求が発生し得るシステムにおいて、最大応答時間（最大許容遅延時間）の割り込み要求処理の実行を保証することが可能となり、割り込み要求の過大な遅延によるデータ処理エラーの発生を防止することができる。
【００７５】
［４．マルチプロセッサシステムにおける処理］
上述した実施例では、プロセッサの数が１つであるか、または、割り込み処理に関してプロセッサが互いに独立であるシステムを前提としてきた。複数のプロセッサが並列に処理を実行できるシステムにおいては、さらに効率的な処理が可能となる。
【００７６】
マルチプロセッサシステムにおける割り込み要求のスケジューリング例について、図６を参照して説明する。図６において、並列処理可能なプロセッサは３つ（プロセッサ１、プロセッサ２、プロセッサ３）あり、プロセッサ１、プロセッサ２、プロセッサ３各々の処理シーケンスが、レベル０のＯＳ（０）によってスケジューリングされる。
【００７７】
図６（ａ）は、プロセッサ１を適用した処理のパーティションによるスケジューリングであり、図６（ｂ）は、プロセッサ２を適用した処理のパーティションによるスケジューリングであり、図６（ｃ）は、プロセッサ３を適用した処理のパーティションによるスケジューリングである。
【００７８】
この例では、プロセッサ１で割り込み要求Ｘ４０１と割り込み要求Ｙ４０２が発生した例を示している。プロセッサ１ではパーティションＡが実行を続けており、割り込み処理パーティションは遅延されつづけている。その後、プロセッサ２において、パーティションＢの処理が終了し、パーティション切り替えタイミング４１１が発生している。
【００７９】
各プロセッサのパーティション構成は、レベル０のＯＳ（０）が把握しており、プロセッサ１で発生した割り込み要求Ｘ４０１または割り込み要求Ｙ４０２の後に発生するパーティション切り替えタイミングに中、最も早いパーティション切り替えタイミングが設定されたプロセッサを識別する。
【００８０】
この時、割り込み処理Ｘを設定可能な、最も早いパーティション切り替えタイミングは、プロセッサ２のパーティションＢの処理終了時のパーティション切り替えタイミング４１１である。レベル０のＯＳ（０）は、プロセッサ１で保留中となっている割り込み処理Ｘをプロセッサ２に委譲し、パーティションＢに続いて処理するようにスケジューリングをし、割り込み処理パーティション４１２をプロセッサ２のパーティションＢの処理終了後に設定して、プロセッサ２により割り込み処理Ｘを実行させる。
【００８１】
さらに、割り込み処理Ｙを設定可能な、最も早いパーティション切り替えタイミングは、プロセッサ３のパーティションＤの処理終了時のパーティション切り替えタイミング４２１である。レベル０のＯＳ（０）は、プロセッサ１で保留中となっている割り込み処理Ｙをプロセッサ３に委譲し、パーティションＤに続いて処理するようにスケジューリングをし、割り込み処理パーティション４２２をプロセッサ３のパーティションＤの処理終了後に設定して、プロセッサ３により割り込み処理Ｙを実行させる。
【００８２】
このように、複数プロセッサによる並列処理が実行可能なマルチプロセッサシステムにおいては、遅延中の割り込み処理をプロセッサ間で委譲することが可能であり、割り込み要求発生後の最も早いパーティション切り替えタイミングの設定されたプロセッサに遅延中の割り込み処理を実行させることで、遅延時間を短くした割り込み処理の実行が可能となり、実行中のパーティションを中断させて強制割り込みを行うことなく、予め定められたパーティションスケジュールのパーティション切り替えタイミングを利用した割り込み処理の実行を、さらに高い確率で行うことが可能となる。
【００８３】
［５．最小遅延時間の設定された割り込み要求処理］
前述したように、割り込み要求には、最大許容遅延時間が設定された割り込み要求がある。さらに、割り込み要求には最小遅延時間の設定された割り込み要求がある。最小遅延時間は、例えば割り込み要求発生源ごとに定められており、割り込み要求発生源情報として、レベル０のＯＳ（０）の管理情報として設定される。これらの情報については後述する。
【００８４】
最小遅延時間の設定された割り込み要求が発生した場合は、最小遅延時間が経過するまでは、たとえパーティション切り替えが行われても処理を開始しない。
【００８５】
図７を参照して最小遅延時間の設定された割り込み要求に対するレベル０のＯＳ（０）の実行するパーティション設定に基づくスケジューリング処理について説明する。
【００８６】
図７において、パーティションＡの実行中に割り込みが要求５０１が発生している。前述の実施例に従った場合は、パーティションＡからパーティションＢの切り替えの発生時に割り込み処理パーティションが設定されることになるが、割り込みが要求５０１は、最小遅延時間の設定された割り込み要求である。
【００８７】
このように、最小遅延時間の設定された割り込み要求である場合は、割込みの要求５０１の発生時点から最小遅延時間が経過するまで待機し、その後に発生するパーティション切り替えタイミングに割り込み処理パーティション５１１を設定する。図７に示すパーティションＢの終了後に割り込み処理パーティション５１１が設定される。
【００８８】
なお、割り込み要求にさらに最大遅延時間が設定されている場合は、さらに、最大遅延時間を考慮した処理を行うことになる。すなわち、割り込み要求の発生時点から最小遅延時間経過後であり、最大遅延時間以内にパーティション切り替えが行われるタイミングがあれば、そこに割り込み処理パーティションを設定するが、割り込み要求の発生時点から最小遅延時間経過後、最大遅延時間以内にパーティション切り替えが行われるタイミングがない場合は、そのパーティション実行を中断してそこに割り込み処理パーティションを設定する。
【００８９】
［６．規定スケジュールを利用した割り込み要求処理］
これまで説明してきた方式は、基本的に、割込みが発生してから最初のパーティション切り替えが行われる時点まで割り込み処理を延期し、許容されない場合にパーティションを中断し割り込み処理を実行する構成例を説明してきた。
【００９０】
ところが、割り込み要求発生源によっては、その許容遅延時間がパーティション切り替えの発生間隔にくらべて十分に大きいものがある。一方で、割込み処理を行うパーティションが、割り込み処理だけをおこなうことはまれであり、他のパーティションと同様にプロセッサ時間の割り当てをうけていることが多い。そのような場合には、レベル０のＯＳ（０）が実行する規定のスケジューリングプロセスにおいて、割り込み処理を行い得るパーティションがスケジュールされるのを待機し、スケジューリングされたパーティションで割り込み処理を実行する構成とすることが可能である。ただし、この場合も、割り込み要求の許容遅延時間をこえない範囲での待機が条件となる。
【００９１】
本構成によれば、割り込み要求の実行のためだけのパーティションの設定を行う必要がなくなるので、割り込み処理オーバヘッドがさらに削減される。
【００９２】
本構成は、レベル０のＯＳ（０）の設定したパーティションスケジュールが、あらかじめ予測可能な場合、この予測されたスケジュールを利用して割り込み処理を延期するという手法である。図８を参照して、本実施例に従った割り込み要求の処理とパーティションスケジュールとの対応について説明する。
【００９３】
図８では、パーティションＡの実行中に割り込み要求６０１が発生している。この割り込み要求６０１には、最大許容遅延時間（Ｔｍａｘ）が設定されている。
【００９４】
割り込み要求６０１の発生後、最大許容遅延時間（Ｔｍａｘ）以内において、この割込み要求を処理可能なパーティションがスケジューリングされていると予測できたとする。すると、この割り込み要求６０１はそのパーティションで処理されるように設定される。
【００９５】
図８においては、パーティションＤ６１１が、割込み要求６０１を処理可能なパーティションであり、レベル０のＯＳ（０）が規定のパーティションスケジューリングによってスケジュールされたパーティションであり、割り込み要求６０１は、パーティションＤ６１１において実行されるように設定される。
【００９６】
本構成によれば、割り込み要求の実行のためだけのパーティションの設定を行う必要がなくなり、割り込み処理オーバヘッドが削減され、効率的なデータ処理が実現される。
【００９７】
［７．プロセス管理手段の構成］
以上、本発明のプロセス管理処理例を複数説明してきた。以下、これらの処理を実行するためのプロセス管理手段の構成について説明する。
【００９８】
図９を参照して本発明のプロセス管理手段の情報管理構成について説明する。図９に示す構成例は、複数プロセッサを持つマルチプロセッサシステムにおける情報構成であり、図１に示すレベル０のＯＳ（０）の制御の下に各情報が管理され、また、各モジュールによる動作が制御される。プロセッサ１，７３１、プロセッサ２，７３２、プロセッサ３，７３３は、レベル１のＯＳ（１）に従った処理を並列に実行することができる。なお、レベル０のＯＳ（０）もいずれかのプロセッサによって処理を実行することになる。
【００９９】
情報を管理するメモリは、各ＯＳ、各プロセッサに共通のメモリ領域としての共有メモリ７１０と、各プロセッサに対応して設定されるプロセッサ対応モジュール７２０に区分される。
【０１００】
共有メモリ７１０には、割り込み要求発生源情報７１１、割り込みグループ毎に設定された保留キュー７１２，７１３・・、および、通知済み割り込み要求情報７１４が格納される。
【０１０１】
各プロセッサに対応するプロセッサ対応モジュール７２０には、タイマ７２１と、パーティション切り替えモジュール７２２、局所メモリ７２３が設定される。
【０１０２】
各構成要素について説明する。共有メモリ７１０に格納される割り込み要求発生源情報７１１は、割り込み要求を発生させる割り込み要求発生源に対応する情報であり、図１０に示す情報によって構成される。
【０１０３】
データ処理を実行する装置において、割り込み要求を発生させる割り込み要求発生源は、例えばネットワークＩ／Ｆなど予め決まった要素である。割り込み要求発生源情報７１１は、このような割り込み要求を発生させる割り込み要求発生源毎の情報を記録した情報である。
【０１０４】
図１０に示すように、各割り込み要求発生源ごとに、以下のａ〜ｄの情報、すなわち、
ａ．割り込みグループ番号
ｂ．割り込み処理パーティションＩＤ
ｃ．最大許容遅延時間
ｄ．最小許容遅延時間
の各情報が対応付けられて設定される。
【０１０５】
ａ．割り込みグループ番号は、各プロセッサに対応付けられて設定されるパーティション切り替えモジュールの対応プロセッサの処理可能な割り込み要求発生源のグループ情報である。例えば図１１に示すようなグループ番号が設定される。図１１に示す例において、グループ１は、割り込み要求を発生する割り込み要求発生源ａ，ｂ，ｃのグループとして設定され、グループ２は、割り込み要求を発生する割り込み要求発生源ｄ，ｅ，ｆのグループとして設定された例を示している。
【０１０６】
各プロセッサに対応付けられて設定されるパーティション切り替えモジュールは、割り込みグループ毎に設定された割り込み要求待ち行列として設定される複数の割り込みグループ別保留キュー７１２，７１３・・から、割り込みグループ情報によって判別されるプロセッサによって処理可能なグループに対応する保留キューに格納された割り込み要求のエントリに関する処理のみを実行することになる。
【０１０７】
図１０に戻り、割り込み要求発生源情報の構成について説明を続ける。ｂ．割り込み処理パーティションＩＤは、その割り込み要求発生源の発生する割り込み要求を実行するパーティションの識別子としてのＩＤである。レベル０のＯＳ（０）は、上述した各処理例において、割り込み処理パーティションをスケジューリングする場合、割り込み処理パーティションＩＤをパーティションスケジューリングデータとして設定する。この設定に従って、割り込みパーティションが実行される。
【０１０８】
ｃ．最大許容遅延時間、ｄ．最小許容遅延時間は、その割り込み要求発生源の発生する割り込み要求に対応付けられる最大許容遅延時間、および最小許容遅延時間である。これらの情報は設定されない場合もある。設定がある場合は、上述した各処理例において説明したように、レベル０のＯＳ（０）は、それぞれの許容時間内での処理が実行できるように、割り込み処理パーティションの設定を行う。
【０１０９】
図９に示すように、共有メモリ７１０には、割り込みグループ毎に設定される保留キュー７１２，７１３が格納される。割り込みグループは、図１１を参照して説明したように、各プロセッサに対応付けられて設定されるパーティション切り替えモジュールの対応プロセッサの処理可能な割り込み要求発生源のグループ情報である。
【０１１０】
例えば、保留キュー７１２には、グループ番号１、すなわち、割り込み要求を発生する割り込み要求発生源ａ，ｂ，ｃからの割り込み要求のみがエントリとして設定される。保留キュー７１３には、グループ番号２、すなわち、割り込み要求を発生する割り込み要求発生源ｄ，ｅ，ｆからの割り込み要求のみがエントリとして設定される。
【０１１１】
各保留キューには、図１２に示すように、発生済みの割り込み要求情報として、各割り込み要求の識別子である割り込み要求ＩＤと、各割り込み要求に対応する最大許容遅延時間、および最小許容遅延時間情報が格納される。格納順は最大許容遅延時間の短い順に設定され、レベル０のＯＳ（０）は、上述した各処理例において、割り込み処理パーティションをスケジューリングする場合、保留キューの先頭から、すなわち、最大許容遅延時間の短い順にキューを取り出して割り込み処理パーティションの設定、あるいは割り込み処理を実行するパーティションの設定処理を行う。
【０１１２】
図９に示す共有メモリ７１０の通知済み割り込み要求情報７１４は、すでに実際に割り込み要求を処理するレベル１のＯＳに対して通知済みの割り込み要求情報を格納する領域である。
【０１１３】
すなわち、保留キュー７１２，７１３に格納された割り込み要求情報は、レベル０のＯＳ（０）の制御の下に順次、各レベル１のＯＳ（１ｘ）に通知され、処理がまかされるが、通知された後は、この通知済み割り込み要求情報７１４に格納され、割り込み処理パーティションが完了し、パーティションの切り替えが発生すると通知済み割り込み要求情報７１４の格納情報もクリアされる。なお、割り込み要求が発生した時点においてプロセッサにおいて実行中のパーティションにおいて、即座に割り込み要求を実行可能な場合には、レベル０のＯＳ（０）は、保留キューに割り込み要求を保持することなく、割り込み要求を実行するＯＳ（１ｘ）に通知して、通知済み割り込み要求情報７１４に割り込み要求情報を格納する。
【０１１４】
次に、図９に示すプロセッサ対応モジュール７２０の構成について説明する。プロセッサ対応モジュール７２０には、タイマ７２１と、パーティション切り替えモジュール７２２、局所メモリ７２３が設定される。
【０１１５】
パーティション切り替えモジュール７２２は、各プロセッサ毎に設定されるモジュールであり、タイマ７２１で計測される時間の経過にしたがって各パーティションを時分割で実行するように、パーティション切り替えを行う。
【０１１６】
上述した処理例で説明したように、レベル０のＯＳ（０）の設定したパーティションスケジュールに従って、スケジューリングされたパーティション切り替え時刻に、スケジュールされたパーティションに切り替える。たとえばパーティションＡからパーティションＢへの切り替え、あるいは割り込み処理パーティションへの切り替えを行う。
【０１１７】
図９に示す例は、プロセッサが３つであり、各プロセッサに対応するパーティション切り替えモジュールは、例えば先に説明した図６に示す（ａ），（ｂ），（ｃ）の各パーティションスケジュールに従って、パーティション切り替えを実行することになる。
【０１１８】
パーティション切り替えモジュールは、局所メモリ７２３に格納した図１３に示す情報を参照して処理を実行する。
【０１１９】
すなわち、以下の変数、およびデータ構造を参照してパーティション切り替え処理を実行する。
ａ．現行パーティション：現在、実行中のパーティションＩＤ
ｂ．割り込みグループ集合：パーティション切り替えモジュールが動作しているプロセッサが処理できる割込みグループ集合
ｃ．パーティションコンテキスト：各パーティションのコンテキスト
【０１２０】
パーティションコンテキストには、レジスタの内容などのように中断された処理を再開するために必要な情報に加え、以下の値が格納されている。
ｃ−１．通知済み割り込み集合：このパーティションで処理すべき割込みの集合
ｃ−２．予測起動時刻：次に、このパーティションが起動される予定時間（予定よりも遅く起動されないよう制御される）
【０１２１】
さらに、局所メモリ７２３には、パーティションスケジュールに従った処理を実行するための時間情報、プログラム実行用のアドレス情報が格納される。具体的には、
設定時刻情報：設定された処理を開始する時刻
設定時刻に起動されるルーチンアドレス：実行すべき処理が記述されたルーチンのアドレス
付加情報アドレス：ルーチン起動時に引き数として渡される付加情報アドレス
【０１２２】
これらの情報が、設定時刻順にならんだリストとして格納される。各プロセッサは、設定時刻情報として設定された設定時刻、すなわち、パーティション切り替え後の新たなパーティション実行時において、設定時刻に起動されるルーチンアドレスおよび付加情報アドレスに基づいて実行プログラムおよびプログラム実行に必要なパラメータ等を取得して新たなパーティションの処理を開始する。
【０１２３】
［８．割り込み処理の設定および実行シーケンス］
次に、本発明のプロセス管理処理において実行する割り込み要求に対応する処理手順について、図１４〜図１７のフローを参照して説明する。説明は以下の４つの処理に分けて行う。なお、これらの処理は、レベル０のＯＳ（０）が実行する処理である。
ａ．割り込み要求発生時の処理（図１４）
ｂ．割り込み要求の保留キューへの追加処理（図１５）
ｃ．強制割り込み処理（図１６）
ｄ．パーティション切り替え処理（図１７）
【０１２４】
ａ．割り込み要求発生時の処理
まず、図１４のフローチャートを参照してある割り込み要求発生源が割り込み要求をプロセッサに送出した時に行う処理の手順について説明する。
【０１２５】
ある割り込み要求発生源が割り込み要求をプロセッサに送出すると、レベル０のＯＳ（０）は、ステップＳ１０１において、当該プロセッサにおいて実行中の現行パーティションが割り込み要求を実行可能なパーティションであるか否かを判定する。これは、先に図１０を参照して説明した割り込み要求発生源情報に基づいて、レベル０のＯＳ（０）が判定する。
【０１２６】
現行パーティションが割り込み要求を実行可能なパーティションである場合には、ステップＳ１０２に進み、割り込み要求の処理要求を現行パーティションを実行中のＯＳ（１ｘ）に通知するとともに、通知済み割り込み要求情報に登録する。
【０１２７】
割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、自己のスケジュールの下に現行パーティション内での割り込み要求処理を行う。
【０１２８】
ステップＳ１０１において、プロセッサにおいて実行中の現行パーティションが割り込み要求を実行可能なパーティションでないと判定すると、ステップＳ１０３に進み、割り込み要求を実行するパーティションが割り込み要求発生源に対応して設定されている最大許容遅延時間以前に実行が予定されているか否かを判定する。これは予め設定されたパーティションスケジュール情報に基づいてレベル０のＯＳ（０）が判定する。
【０１２９】
割り込み要求を実行するパーティションが割り込み要求発生源に対応して設定されている最大許容遅延時間以前に実行が予定されている場合には、ステップＳ１０４に進み、割り込み要求の処理要求を最大許容遅延時間以前に実行が予定されているパーティションを実行するＯＳ（１ｘ）に通知するとともに、通知済み割り込み要求情報に登録する。
【０１３０】
割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、自己のスケジュールの下に実行予定パーティション内での割り込み要求処理を行う。
【０１３１】
一方、ステップＳ１０３において、割り込み要求を実行するパーティションが割り込み要求発生源に対応して設定されている最大許容遅延時間以前に実行が予定されていないと判定された場合には、ステップＳ１０５に進み、割り込み要求発生源に対応して設定されている最小許容遅延時間経過後に「保留キューへの追加処理」を実行するようタイマーを設定する。
【０１３２】
最小許容遅延時間は、先に図１０を参照して説明したように、割り込み要求発生源情報に含まれる情報である。レベル０のＯＳ（０）は、最小許容遅延時間に基づいてタイマーを設定し、最小許容遅延時間経過後に「保留キューへの追加処理」を実行する。この保留キューへの追加処理ついては、図１５を参照して後段で説明する。
【０１３３】
なお、保留キューに追加する情報は、前述したように、割り込みグループ別に設定されており、割り込み要求発生源情報に含まれる割り込みグループ番号に基づいて、対応する割り込みグループの保留キューに割り込み要求情報が追加される。キューに設定される情報は、先に図１２を参照して説明したように、割り込み要求ＩＤ、最大許容遅延時間、最小許容遅延時間の各情報である。
【０１３４】
保留キューに追加された後は、レベル０のＯＳ（０）が順次キューの先頭から割り込み要求を取得し、前述の各処理例に従って最大許容遅延時間、最小許容遅延時間を考慮したパーティション設定処理を実行する。
【０１３５】
ｂ．割り込み要求の保留キューへの追加処理（図１５）
次に、割り込み要求の保留キューへの追加処理について、図１５のフローを参照して説明する。
【０１３６】
ステップＳ２０１において、割り込み要求の発生源Ｓの特定を行い、ステップＳ２０２において、割り込み要求発生源Ｓに基づいて、割り込み要求発生源情報を参照して割り込みグループｇを特定し、割り込み要求を追加すべき対象とするグループを決定する。
【０１３７】
さらに、ステップＳ２０３において、割り込み要求の発生時刻（ｔ）に、割り込み要求に対応する最大許容遅延時間（Ｔｍａｘ）を加算して、割り込み要求の最大遅延実行時間情報Ｔｄ（デッドライン）を算出し、ステップＳ２０４において、最大遅延実行時間情報Ｔｄ（デッドライン）にタイマを設定する。このタイマ設定情報は、この間にパーティション切り替え等の割り込みパーティションが設定できない場合に強制割り込みを実行するために使用される。
【０１３８】
タイマの設定された制限時間以前に、パーティション切り替え等の割り込みパーティションが設定できた場合には、タイマはリセットされる。タイマの設定された制限時間以前に、パーティション切り替え等の割り込みパーティションが設定できなかった場合は、タイマの設定期限に伴い、実行パーティションの中断および割り込み処理の実行、すなわち強制割り込み処理が行われる。
【０１３９】
ｃ．強制割り込み処理
次に、図１６を参照して強制割り込み処理の実行手順について説明する。この強制割り込み処理は、先に図５を参照して説明したように、割り込み要求（割り込み要求発生源）に対応して設定されている最大許容遅延時間内にパーティション切り替えが行われない場合に行われる処理である。
【０１４０】
ステップＳ３０１において、レベル０のＯＳ（０）は、現行パーティションを中断させて割り込み処理を実行させるレベル１のＯＳ（１ｘ）の実行中のパーティションに対応するコンテキストをメモリに記憶する。例えばレジスタ値など、処理中断後、再開する際に必要な情報である。
【０１４１】
ステップＳ３０２において、強制割り込みにより実行される割り込み処理に対応する保留キューのエントリを削除し、ステップＳ３０３において通知済み割り込み要求情報に割り込み情報を追加する。なお、この処理に際して、レベル０のＯＳ（０）は、強制割り込みによる割り込みパーティションを実行するＯＳ（１ｘ）に割り込み要求処理の実行を通知する。割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、割り込み要求処理を行う。
【０１４２】
さらに、ステップＳ３０４において、レベル０のＯＳ（０）は、中断パーティションのコンテキストを復元し、ステップＳ３０５において、中断パーティションの割り込みベクタへジャンプする。このステップＳ３０４、Ｓ３０５の処理は、割り込み要求処理によって中断されたパーティションをレベル１のＯＳ（１ｘ）に再開させるための処理であり、ステップＳ３０４において中断の発生時点の状態を回復し、ステップＳ３０５において、中断発生時点の処理ステップに回帰させる処理として実行するものである。
【０１４３】
ｄ．パーティション切り替え処理
次に、パーティシヨン切り替え処理について、図１７のフローチャートを参照して説明する。
【０１４４】
パーティション切り替えは、レベル０のＯＳ（０）の設定したパーティションスケジュールに従ったタイミングで実行される。あるいは上述の強制割り込み処理の場合にも実行される処理である。
【０１４５】
ステップＳ４０１において、レベル０のＯＳ（０）は、パーティション切り替えを実行するために処理を閉じる現行パーティションのコンテキストをメモリに記憶する。例えばレジスタ値など、パーティションを再開する際に必要な情報である。
【０１４６】
ステップＳ４０２において、現行パーティションを実行中のプロセッサが関係する割り込みグループの保留キューのキュー格納状態を判定する。
【０１４７】
キューが空である場合は、割り込み処理は実行されないことになり、予め設定されたパーティションスケジュールに従った処理が行われるので、ステップＳ４０３に進み、次に実行予定のパーティションのコンテキストを復元し、復元されたコンテキストに基づいて、レベル１のＯＳ（１ｘ）によって次のパーティションが実行される。
【０１４８】
ステップＳ４０２において、現行パーティションを実行中のプロセッサが関係する割り込みグループの保留キューに割り込み要求が存在すると判定された場合は、ステップＳ４１１に進み、保留キューの先頭から、割り込み要求のエントリを取得する。前述したように、保留キューは最大許容遅延時間の短いものから順に並べられている。
【０１４９】
ステップＳ４１２において、取り出した保留キューの割り込み要求に対応する割り込みパーティションを実行するＯＳ（１ｘ）に割り込み要求処理の実行を通知する。割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、割り込み要求処理を行う。ステップＳ４１３において通知済み割り込み要求情報に割り込み情報を追加する。
【０１５０】
ステップＳ４１４において、通知済み割り込み要求の最大許容遅延時間に対応して設定されている強制割り込み処理のタイマ設定を解除する。
【０１５１】
さらに、ステップＳ４１５において、割り込み処理の実行前の状態値の回復、すなわちパーティションのコンテキストを復元し、ステップＳ４１６において、パーティションの割り込みベクタへジャンプ処理を実行する。このステップＳ４１５、Ｓ４１６の処理は、割り込み要求処理によって遅延された次に実行予定のパーティションをレベル１のＯＳ（１ｘ）に正常に実行させるための処理であり、ステップＳ４１５の処理は、割り込みの発生によって変化した各種の状態値を割り込みが発生しなかった場合の状態値に回復させる処理として行われ、ステップＳ４１６は、割り込みが発生しなかった場合の処理ステップにレベル１のＯＳ（１ｘ）を設定する処理として実行するものである。
【０１５２】
［９．情報処理装置のハード構成例］
次に、上述した処理を実行するプロセス管理手段を備えた情報処理装置のハードウェア構成例について説明する。上述したプロセス管理は、一般的なＰＣによっても実現可能であり、図１に示す階層構成のＯＳ、すなわち、実際にアプリケーションと連携した処理を実行するレベル１のＯＳ（１ｘ）プログラムを複数格納し、これらの複数のレベル１のＯＳ（１ｘ）プログラムのパーティション管理を実行するレベル０のＯＳ（０）プログラムを格納することによりＰＣ等のさまざまな情報処理装置において実現される。
【０１５３】
図１８に上述したプロセス管理を実行可能な情報処理装置のハードウェア構成例を示す。
【０１５４】
ＣＰＵ(Central Processing Unit)９５１，９５２，９５３は、ＲＯＭ(Read Only Memory)９０２、またはＨＤＤ９０４等に記憶されているプログラムに従って、各種の処理を実行し、データ処理手段として機能する。
【０１５５】
上述した実施例におけるレベル１の各ＯＳ（１ｘ）の制御の下に様々な処理を実行する。さらに、レベル０のＯＳ（０）の実行する処理にも適用される。それぞれのプロセッサ（ＣＰＵ）にはタイマ９６１，９６２，９６３が設けられ、パーティションスケジュールの管理、割り込み要求の最大許容遅延時間、最小許容遅延時間の計測に利用される。
【０１５６】
ＲＡＭ９０３には、ＣＰＵ９６１，９６２，９６３の各々が実行するプログラムやデータが適宜記憶される。プログラムとしてはレベル０のＯＳ（０）の実行するパーティション管理プログラムが含まれ、上述した各種の処理はパーティション管理プログラムに基づいて実行されることになる。
【０１５７】
また、図９を参照して説明した共有メモリ内の割り込みグループ別の保留キュー、割り込み要求発生源情報、通知済み割り込み要求情報、さらに各プロセッサ対応の局所メモリの格納情報、例えばパーティション切り替え時に保存、復元すべきコンテキスト情報、様々な時間情報、アドレス情報などが格納される。図９においては、各局所メモリ、共有メモリを個別に区分して記載したが、これらは１つのメモリに各記憶領域を区分設定して記憶することが可能である。ＣＰＵ９５１，９５２，９５３、ＲＯＭ９０２、およびＲＡＭ９０３、ＨＤＤ９０４は、バス９０５を介して相互に接続されている。
【０１５８】
バス９０５には、入出力インタフェース９０６が接続されており、この入出力インタフェース９０６には、例えば、ユーザにより操作されるキーボード、マウス等の入力情報を処理する入力部９０７、ユーザに各種の情報を提示するＬＣＤ、ＣＲＴ、スピーカ等により構成される出力部９０８が接続される。さらに、データ送受信手段として機能する通信部９０９、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブル記録媒体９１１を装着し、これらのリムーバブル記録媒体９１１からのデータ読み出しあるいは書き込み処理を実行するドライブ９１０が接続される。
【０１５９】
図１８に示すハード構成は、上述のプロセス管理を適用可能な情報処理装置の１つとしてＰＣのハード構成を示したものであり、本発明のプロセス管理は、このＰＣ構成に限らず、複数のＯＳが搭載され、パーティション管理によるプロセス管理が実行されるゲーム機器、通信端末装置など、様々な情報処理装置において適用可能なものである。
【０１６０】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【０１６１】
なお、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
【０１６２】
例えば、プログラムは記録媒体としてのハードディスクやＲＯＭ（Read Only Memory)に予め記録しておくことができる。あるいは、プログラムはフレキシブルディスク、ＣＤ−ＲＯＭ(Compact Disc Read Only Memory)，ＭＯ(Magneto optical)ディスク，ＤＶＤ(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することができる。
【０１６３】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、ＬＡＮ(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
【０１６４】
なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【０１６５】
【発明の効果】
以上、説明したように、本発明の構成によれば、複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御において、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する構成としたので、割り込み要求に対応するパーティション切り替え処理の増加を１回のみに抑えることが可能となり、処理負荷の増大を防止し、効率的なデータ処理を実行することが可能となる。
【０１６６】
さらに、本発明の構成によれば、割り込み処理要求に、最大許容遅延時間、あるいは最小許容遅延時間が設定されている場合、これらの許容時間内にパーティション切り替えが発生した場合は、その切り替えタイミングに割り込み処理パーティションを設定し、これらの許容時間内にパーティション切り替えが発生しなかった場合は、強制割り込みを行うなど、各割り込み要求に対応した処理を実行する構成であるので、処理エラーを発生させることない構成が実現される。
【０１６７】
さらに、本発明の構成によれば、マルチプロセッサシステムにおいて複数ＯＳによる処理が並列に実行可能な構成では、複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて割り込み処理パーティションを設定する構成としたので、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングに割り込み要求を実行させることが可能となり、さらに効率的なデータ処理が可能となる。
【図面の簡単な説明】
【図１】本発明のプロセス管理手段、プロセス管理方法において適用するオペレーティングシステム（ＯＳ）の構成を説明する図である。
【図２】パーティションに基づくスケジューリング例を示す図である。
【図３】単一プロセッサシステムにおける割り込み要求のスケジューリング例について説明する図である。
【図４】割り込み要求発生の直後に割り込み処理パーティションを即座に起動する従来型の割り込み要求処理例を説明する図である。
【図５】最大遅延時間を制限した処理例について説明する図である。
【図６】マルチプロセッサシステムにおける割り込み要求のスケジューリング例について説明する図である。
【図７】最小遅延時間の設定された割り込み要求に対するパーティションスケジューリング処理について説明する図である。
【図８】割り込み処理を行い得るパーティションがスケジュールされるのを待機し、スケジューリングされたパーティションで割り込み処理を実行する処理を説明する図である。
【図９】本発明のプロセス管理手段の構成について説明する図である。
【図１０】割り込み要求発生源情報のデータ構成について説明する図である。
【図１１】割り込みグループ番号の設定例について説明する図である。
【図１２】保留キューの格納情報例を説明する図である。
【図１３】パーティション切り替えモジュールによるパーティション切り替え処理の際に参照される情報について説明する図である。
【図１４】割り込み要求発生時の処理を説明するフローチャートである。
【図１５】割り込み要求の保留キューへの追加処理を説明するフローチャートである。
【図１６】強制割り込み処理を説明するフローチャートである。
【図１７】パーティション切り替え処理を説明するフローチャートである。
【図１８】本発明を適用可能な情報処理装置の構成例を示す図である。
【符号の説明】
１０１ ハードウェア
１０２ レベル０ＯＳ
１０３ レベル１ＯＳ
１０４ アプリケーション
２０１ 割り込み要求
２０２ 割り込み処理パーティション
２１１ 割り込み要求
２１２ 割り込み処理パーティション
２２１，２２２ パーティション
３０１ 割り込み要求
３０２ 割り込み処理パーティション
３１１ 割り込み要求
３１２ 割り込み処理パーティション
３２２ パーティション
４０１，４０２ 割り込み要求
４２１，４２２ 割り込み処理パーティション
５０１ 割り込み要求
５０２ 割り込み処理パーティション
６０１ 割り込み要求
６０２ 割り込み処理パーティション
６１１ パーティション
７１０ 共有メモリ
７１１ 割り込み要求発生源情報
７１２，７１３ 保留キュー
７１４ 通知済み割り込み要求情報
７２０ プロセッサ対応モジュール
７２１ タイマ
７２２ パーティション切り替えモジュール
７２３ 局所メモリ
７３１，７３２，７３３ プロセッサ
９０２ ＲＯＭ
９０３ ＲＡＭ
９０４ ＨＤＤ
９０５ バス
９０６ 入出力インタフェース
９０７ 入力部
９０８ 出力部
９０９ 通信部
９１０ ドライブ
９１１ リムーバブル記録媒体
９５１，９５２，９５３ ＣＰＵ
９６１，９６２，９６３ タイマ
【発明の属する技術分野】
本発明は、情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムに関する。詳細には、割り込み要求処理の実行タイミングの管理により最適なデータ処理を実現する情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムに関する。
【０００２】
【従来の技術】
一般に、コンピュータ・システムは、周辺ハードウェアにおいてソフトウェアの介在が必要な事象が発生した際に、割り込み要求をプロセッサに送出することによって、その時点で実行されていたプログラムの実行を中断し、割り込み処理プログラムを起動する機構を有する。
【０００３】
一方、近年のプロセッサは、例えば以下のａ〜ｃの機構を採用することによってその性能を飛躍的に高めている。すなわち、
ａ．キャッシュメモリ
ｂ．多数のレジスタ
ｃ．分岐予測機構
ところが、これらの機構は、割り込み処理のように、あらかじめ予測できない時点に制御の流れが変化する処理に対する性能が相対的に低い。
【０００４】
一方、いわゆるギガビットイーサネット（登録商標）などのように例えば１２μｓｅｃ毎の割り込みが発生し得る高速な通信機構では、高頻度の割り込み要求が発生する。例えば、１Ｇｂｐｓの通信速度で１５００バイトのパケットを受信した場合、１２マイクロ秒毎に１パケットを受信することになる。パケット受信毎に割り込みを発生するという一般的なハードウェア構成を採用した場合、１２マイクロ秒ごとに割り込み処理を行う必要が生じることになる。
【０００５】
また、セットトップボックスなどのように、内部に多数の割り込み要求発生源を格納する必要があるシステムにおいても、割り込み処理に費やされる時間が全処理時間に占める割合が高くなる傾向がある。
【０００６】
仮に、割り込み要求発生間隔が予測可能であれば、オペレーティングシステムによるタイマデバイスのポーリングによって、この問題を解決することが可能である。この構成については、例えば非特許文献１に記載されている。
【０００７】
しかし、あらかじめ割り込み要求発生間隔が予測できない割込み発生源では、このような手法を適用することができない。割込みの発生頻度の増加によるオーバヘッド増大という問題は、個々のオペレーティングシステム（ＯＳ）の問題を引き起こすばかりでなく、複数のＯＳを一つのシステム上で同時に動作させるためのＯＳスケジューリングを実行するパーティション管理ソフトウェアにおいても重大な問題となる。
【０００８】
１つのシステム上に複数のＯＳを搭載した場合、各ＯＳの実行する処理は、システムで共通のハードウェア、すなわちＣＰＵやメモリ等を利用することになるため、各ＯＳの実行処理を時系列に順次切り替えて実行することが必要となる。このようなＯＳスケジューリングを実行するのがパーティション管理ソフトウェアである。パーティションは各ＯＳに対応する処理である。
【０００９】
例えば１つのシステムにＯＳ（α）とＯＳ（β）の２つのオペレーティングシステムが並存する場合、ＯＳ（α）の処理をパーティションＡとし、ＯＳ（β）の処理をパーティションＢとすると、パーティション管理ソフトウェアは、パーティションＡとパーティションＢの実行スケジュールを決定し、決定したスケジュールに基づいて、各ＯＳにおける処理を実行する。
【００１０】
このように複数ＯＳを一つのシステム上で動作させる環境において、ある割り込み処理が特定のパーティションで動作しているＯＳ（α）のみにおいて実行可能である場合、割り込み要求発生時点で動作しているパーティションが割り込み処理に適応しないＯＳ（β）のパーティション（Ｂ）である場合は、パーティション（Ｂ）の処理を中断し、ＯＳ（α）を適用して割り込み処理を実行し、割り込み処理の実行後にパーティション（Ｂ）の処理を再開するといった処理が行われる。このように割り込み要求の処理には、パーティション切り替えが頻繁に行われることになる。
【００１１】
また、従来のパーティション管理方式として、割込みの発生とは無関係に管理下の各ＯＳに対応するパーティションの実行タイミングを定める構成としたものもある。このような方式では、割り込み要求が発生した場合、予めスケジュール済みの管理下ＯＳに対応するパーティションを変更せずに割り込み要求に対応するパーティションの設定を行うことになる。既にスケジュール設定済みのパーティションが長期間にわたって存在する場合なには、割り込み要求の処理の実行開始までに長時間の待機を要する場合があった。
【００１２】
このように、管理下のＯＳの処理（パーティション）を優先し、割り込み要求の処理を管理下のＯＳの処理（パーティション）の空き時間まで待機して実行する従来型のパーティション管理方式では、応答時間に対する要求が厳しい割り込み要求発生源が存在する場合には、適切な割り込み要求処理が実行されず、通信エラーなどのデータ処理エラーを引き起こす可能性があった。
【００１３】
【非特許文献１】
Mohit Aron and Peter Druschel, Soft Timers: Efficient Microsecond Software Timer Support for Network Processing, ACM Transactions on Computer Systems, Vol. 18, No. 3, August 2000
【００１４】
【発明が解決しようとする課題】
本発明は、上述の従来技術における問題点に鑑みてなされたものであり、複数ＯＳが搭載され、パーティション管理により各ＯＳの処理が実行されるシステムにおいて、割り込み要求に応じて最適な処理タイミングを決定して実行することで、割り込み要求に対する処理に基づくオーバヘッド増大を防止してシステム全体の効率的な処理を実現するとともに、割り込み要求に対する許容時間を越える待機等に基づく処理エラーの発生を防止した情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムを提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の第１の側面は、
複数のオペレーティングシステム（ＯＳ）を格納した記憶部と、
前記複数のＯＳに基づく処理を実行するプロセッサと、
前記複数のＯＳ各々の処理として規定されるパーティションを時間軸に沿ってスケジューリングし、スケジューリングに沿ったパーティション切り替え制御に基づいて前記複数ＯＳの切り換え制御を実行するプロセス管理手段とを有する情報処理装置であり、
前記プロセス管理手段は、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断し、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定し、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行させるプロセス制御を行う構成を有することを特徴とする情報処理装置にある。
【００１６】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、前記割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する処理を実行する構成であることを特徴とする。
【００１７】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがないと判断した場合は、実行中のパーティションを中断し、割り込み処理を実行させるプロセス制御を行う構成を有することを特徴とする。
【００１８】
さらに、本発明の情報処理装置の一実施態様において、前記複数のＯＳに基づく処理を実行するプロセッサは並列に動作可能な複数のプロセッサを有する構成であり、前記プロセス管理手段は、前記複数のプロセッサの各々について、前記パーティションを時間軸に沿ってスケジューリングし、各プロセッサについてのパーティションスケジュールに沿ったパーティション切り替え制御を実行する構成であり、前記割り込み処理パーティションを、前記複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、該選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて設定する処理を実行する構成であることを特徴とする。
【００１９】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングを持つパーティションスケジュールを選択し、最も早いタイミングのパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする。
【００２０】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、割り込み処理要求が最小許容遅延時間の設定された要求である場合において、割り込み処理要求の発生から最小許容遅延時間以後に発生する予め設定されたパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする。
【００２１】
さらに、本発明の情報処理装置の一実施態様において、前記プロセス管理手段は、割り込み処理要求に対応する割り込み処理が予め設定されたパーティションスケジュールに規定されたスケジュール済みパーティションにおいて実行可能である場合において、該割り込み処理を前記スケジュール済みパーティションにおいて実行させる処理を行う構成であることを特徴とする。
【００２２】
さらに、本発明の情報処理装置の一実施態様において、前記複数のＯＳに基づく処理を実行するプロセッサは並列に動作可能な複数のプロセッサを有する構成であり、前記プロセス管理手段は、各プロセッサに対応するプロセス制御を実行するプロセッサ対応のパーティション切り替えモジュールを有する構成であることを特徴とする。
【００２３】
さらに、本発明の情報処理装置の一実施態様において、前記パーティション切り替えモジュールは、パーティション切り替えモジュールの対応付けられたプロセッサの処理可能な割り込み要求発生源情報としての割り込みグループ情報を有するとともに、割り込みグループ毎に設定された割り込み要求待ち行列として設定される複数の割り込みグループ別保留キューから前記割り込みグループ情報によって判別されるプロセッサによって処理可能なグループに対応する保留キューに格納された割り込み要求のエントリに関する処理を実行する構成であることを特徴とする。
【００２４】
さらに、本発明の第２の側面は、
複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御方法であり、
割り込み処理要求の発生を検出するステップと、
割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であるか否かを判断する割り込み処理要求態様判断ステップと、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断するタイミング判断ステップと、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する割り込み処理パーティション設定ステップと、
前記割り込み処理パーティション設定ステップにおいて設定された情報に従って、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行する割り込み処理実行ステップと、
を有することを特徴とするプロセス制御方法にある。
【００２５】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、前記割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する処理を実行することを特徴とする。
【００２６】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、前記割り込み処理要求態様判断ステップにおいて、割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であると判断され、かつ、前記タイミング判断ステップにおいて、前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがないと判断された場合、実行中のパーティションを中断し、中断部に割り込み処理パーティションを設定することを特徴とする。
【００２７】
さらに、本発明のプロセス制御方法の一実施態様において、前記プロセス制御方法は、さらに、前記複数のＯＳに基づく処理を実行する複数のプロセッサの各々について、前記パーティションを時間軸に沿ってスケジューリングし、各プロセッサについてのパーティションスケジュールに沿ったパーティション切り替え制御を実行するステップを有し、前記割り込み処理パーティション設定ステップは、前記複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、該選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて割り込み処理パーティションを設定することを特徴とする。
【００２８】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングを持つパーティションスケジュールを選択し、最も早いタイミングのパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行することを特徴とする。
【００２９】
さらに、本発明のプロセス制御方法の一実施態様において、前記割り込み処理パーティション設定ステップは、割り込み処理要求が最小許容遅延時間の設定された要求である場合において、割り込み処理要求の発生から最小許容遅延時間以後に発生する予め設定されたパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする。
【００３０】
さらに、本発明のプロセス制御方法の一実施態様において、前記プロセス制御方法は、さらに、割り込み処理要求に対応する割り込み処理が予め設定されたパーティションスケジュールに規定されたスケジュール済みパーティションにおいて実行可能である場合において、該割り込み処理を前記スケジュール済みパーティションにおいて実行させるステップを有することを特徴とする。
【００３１】
さらに、本発明の第３の側面は、
複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御を実行するコンピュータ・プログラムであり、
割り込み処理要求の発生を検出するステップと、
割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であるか否かを判断する割り込み処理要求態様判断ステップと、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断するタイミング判断ステップと、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する割り込み処理パーティション設定ステップと、
前記割り込み処理パーティション設定ステップにおいて設定された情報に従って、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行する割り込み処理実行ステップと、
を有することを特徴とするコンピュータ・プログラム。
【００３２】
【作用】
本発明の構成によれば、複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御において、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する構成としたので、割り込み要求に対応するパーティション切り替え処理の増加を１回のみに抑えることが可能となり、処理負荷の増大を防止し、効率的なデータ処理を実行することが可能となる。
【００３３】
さらに、本発明の構成によれば、割り込み処理要求に、最大許容遅延時間、あるいは最小許容遅延時間が設定されている場合、これらの許容時間内にパーティション切り替えが発生した場合は、その切り替えタイミングに割り込み処理パーティションを設定し、これらの許容時間内にパーティション切り替えが発生しなかった場合は、強制割り込みを行うなど、各割り込み要求に対応した処理を実行する構成であるので、処理エラーを発生させることない構成が実現される。
【００３４】
さらに、本発明の構成によれば、マルチプロセッサシステムにおいて複数ＯＳによる処理が並列に実行可能な構成では、複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて割り込み処理パーティションを設定する構成としたので、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングに割り込み要求を実行させることが可能となり、さらに効率的なデータ処理が可能となる。
【００３５】
なお、本発明のコンピュータ・プログラムは、例えば、様々なプログラム・コードを実行可能な汎用コンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体、例えば、ＣＤやＤＶＤ、ＭＯなどの記憶媒体、あるいは、ネットワークなどの通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。
【００３６】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【００３７】
【発明の実施の形態】
以下、本発明の情報処理装置、プロセス制御方法、並びにコンピュータ・プログラムの詳細について説明する。なお、説明は、以下の項目順に行う。
１．本発明におけるプロセス管理の概要
２．割り込み要求に対する処理例１
３．割り込み要求に対する処理例２
４．マルチプロセッサシステムにおける処理
５．最小遅延時間の設定された割り込み要求処理
６．規定スケジュールを利用した割り込み要求処理
７．プロセス管理手段の構成
８．割り込み処理の設定および実行シーケンス
９．情報処理装置のハード構成例
【００３８】
［１．本発明におけるプロセス管理の概要］
まず、図１を参照して本発明の情報処理装置、プロセス制御方法の概要について説明する。図１は、本発明の情報処理装置、プロセス制御方法において適用するオペレーティングシステム（ＯＳ）の構成を説明する図である。
【００３９】
本発明の情報処理装置、プロセス制御方法において適用するオペレーティングシステム（ＯＳ）は、図１に示すように、レベル０のレベル０−ＯＳ（０）１０２上に複数のレベル１−ＯＳ（１α）（１β）（１γ）１０３が設定された構成を持つ。様々な具体的処理プログラムとしてのアプリケーション１０４は、レベル１−ＯＳ１０３上に設定され、レベル１−ＯＳ１０３のいずれかのＯＳに対応付けられて動作する。なお、図１にはレベル１−ＯＳ１０３を３つ示してあるが、これは一例であり、本発明は２つ以上の任意の数の複数ＯＳを持つシステム、いわゆるマルチＯＳシステムにおいて適用可能である。これらのＯＳは、情報処理装置の記憶部に格納され、プロセッサにおいて実行される。
【００４０】
なお、以下の説明において、ＯＳ（１）、ＯＳ（１α）、ＯＳ（１β）・・はレベル１のＯＳを意味し、ＯＳ（０）はレベル０のＯＳを意味するものとする。
【００４１】
ハードウェア（ＨＷ）１０１は、各ＯＳにおいて共通に利用されるプロセッサ（ＣＰＵ）、メモリなどのハードウェアである。
【００４２】
レベル０のＯＳ（０）１０２は、レベル１のＯＳ（１）１０３、すなわち本例ではＯＳ（１α）、ＯＳ（１β）、ＯＳ（１γ）の３つのＯＳ（１）の実行する処理に関するスケジューリングを実行する。レベル０のＯＳ（０）１０２は、レベル１の各ＯＳ（１）に対応する処理をパーティションという区切りで時系列にスケジューリングする。
【００４３】
図２にパーティションに基づくスケジューリング例を示す。図２（ａ）は、レベル１のＯＳ（１）の処理に適用可能なプロセッサが１つの単一プロセッサシステムの構成におけるパーティションスケジュールの設定例である。
【００４４】
レベル１のＯＳ（１）の処理に適用可能なプロセッサが１つの単一プロセッサシステムにおいては、レベル１のＯＳ（１）であるＯＳ（１α）、ＯＳ（１β）、ＯＳ（１γ）は並列に処理を実行することができないため、各ＯＳ（１）における処理は、単一の時系列処理としてスケジューリングされる。
【００４５】
図２（ａ）に示す例では、時間ｔ０〜ｔ１においてＯＳ（１α）による処理、すなわちパーティションＡを実行し、時間ｔ１〜ｔ２においてＯＳ（１β）による処理、すなわちパーティションＢを実行し、時間ｔ２〜ｔ３においてＯＳ（１γ）による処理、すなわちパーティションＣを実行する。以下、時間軸に沿って各ＯＳの処理が実行されることになる。
【００４６】
図２（ｂ）は、レベル１ＯＳの処理に適用可能なプロセッサが２つの複数プロセッサシステムの構成におけるパーティションスケジュールの設定例である。
【００４７】
レベル１ＯＳの処理に適用可能なプロセッサが複数ある場合、レベル１のＯＳであるＯＳ（１α）、ＯＳ（１β）、ＯＳ（１γ）は、プロセッサ数に応じて並列に処理を実行することができる。従って、レベル０のＯＳ（０）は、プロセッサ数に応じた複数の時系列処理としてレベル１のＯＳ（１）の実行処理をスケジューリングする。
【００４８】
図２（ｂ）に示す例では、プロセッサ１において、時間ｔ１０〜ｔ１１においてＯＳ（１α）による処理、すなわちパーティションＡを実行し、時間ｔ１１〜ｔ１２においてＯＳ（１β）による処理、すなわちパーティションＢを実行する。一方、プロセッサ２において、時間ｔ２０〜ｔ２１においてＯＳ（１β）による処理、すなわちパーティションＢを実行し、時間ｔ２１〜ｔ２２においてＯＳ（１γ）による処理、すなわちパーティションＣを実行する。
【００４９】
［２．割り込み要求に対する処理例１］
次に、割り込み要求が発生した場合の、パーティション管理について説明する。割り込み処理要求が発生した場合、プロセス管理手段としてのレベル０のＯＳ（０）１０２は、その割り込み処理をどのタイミングでどのレベル１のＯＳ（１）によって実行させるかを決定する処理を実行する。すなわち、プロセス管理手段としてのレベル０のＯＳ（０）１０２は割り込み要求に対応する割り込み処理の実行期間としての割り込み処理パーティションの設定処理を行う。
【００５０】
レベル１のＯＳ（１）は、割り込み処理パーティションの設定がなされた場合は、その設定されたパーティションスケジュールに従った処理を行うことになる。
【００５１】
プロセッサの数が１つであるか、または、割り込み処理に関してプロセッサが互いに独立であるシステム、すなわち単一プロセッサシステムにおける割り込み要求のスケジューリング例について図３を用いて説明する。
【００５２】
図３に示す割り込み要求のスケジューリング例は、割り込み要求発生時に実行中のパーティションのＯＳ（１α）によって割り込み要求が処理できない場合、実行中のパーティションの終了時まで待機し、実行中のパーティションの終了後に割り込み要求を処理できるＯＳ（１ｘ）（ｘ≠α）の割り込みパーティションを設定した例である。図３（ａ）は割込みが発生していない時のスケジューリングである。
【００５３】
図３（ｂ）は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に割り込み要求が発生し、この割り込み要求がＯＳ（１α）では実行できず、他のＯＳ（１ｘ）（ｘ≠α）によって実行可能である場合に、予めスケジュール済みのパーティション切り替え時まで割り込み要求の処理実行を待機する。割り込み要求に対する処理の実行後に、パーティションＢの処理を実行する。
【００５４】
図３（ｂ）に示すように、割り込み要求２０１は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に発生しているが、レベル０のＯＳ（０）は、割り込み要求２０１の処理の開始をパーティションＡの実行終了まで遅らせる。
【００５５】
すなわち、割り込み要求２０１の発生後、時間Ｔｄ経過後のパーティションＡの終了時間まで待機し、割り込み要求に対応する処理である割り込み処理パーティションを設定する。この遅延時間Ｔｄは、割込みが発生していない時に予定されているパーティションスケジュールにおいて、パーティションＡから他のパーティションへの切り替えが発生するタイミングまでの時間である。本実施例においては、割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する。
【００５６】
上述の割り込み要求に対するスケジューリング処理は、従来の方式と比較すると、パーティションの切り替え回数を減少させるという効果がある。
【００５７】
割り込み要求発生の直後に割り込み処理パーティションを即座に起動する従来型の割り込み要求処理例を図４に示す。
【００５８】
図４に示す処理例は、図３に示すと同様のタイミングで割り込み要求が発生した場合の処理例である。図４（ａ）は割込みが発生していない時のスケジューリングである。
【００５９】
図４（ｂ）は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に割り込み要求２１１が発生し、この割り込み要求がＯＳ（１α）では実行できず、他のＯＳ（１ｘ）（ｘ≠α）によって実行可能である場合、割り込み要求発生の直後に割り込み処理パーティション２１２を即座に起動する。
【００６０】
図４（ｂ）に示すように、割り込み要求２１１は、ＯＳ（１α）による処理であるパーティションＡの実行期間中に発生し、直後に割り込み処理パーティション２１２が設定される。
【００６１】
この時点で、パーティションＡは中断され、割り込み処理パーティション２１２の前後において２つのパーティションＡ２２１、パーティションＡ２２２によって実行することになる。この結果、パーティションＡ２２１から割り込み処理パーティション２１２へのパーティション切り替え、割り込み処理パーティション２１２からパーティションＡ２２２へのパーティション切り替えが必要となり、割り込み処理実行のために増加するパーティション切り替え回数が２回となる。
【００６２】
図３に示す例では、パーティションＡの終了後に割り込み処理パーティションを実行するのみであるので、割り込み処理実行のために増加するパーティション切り替え回数は１回のみである。このように、割り込み処理を遅らせることによってパーティション切り替え回数を１回減少させる効果が得られる。
【００６３】
もう１つの効果は、命令実行効率の向上である。図４において、分断された２つのパーティションＡ２２１、パーティションＡ２２２に設定される時間は、それぞれＴ１、Ｔ２となり、Ｔ１＋Ｔ２は、割り込み処理が無い場合に設定されていた時間Ｔに等しくなる。すなわちＴ＝Ｔ１＋Ｔ２である。
【００６４】
しかし、期間Ｔの長さが期間Ｔ１とＴ２の長さを加えたものと等しいにもかかわらず、期間Ｔの間に実行できる命令の数は、期間Ｔ１とＴ２の間に実行される命令の数の合計よりも多くなる。これは、パーティションＡの実行が、割り込み処理パーティションの実行によって分断されないためである。パーティションＡの実行が割り込み処理パーティションによって中断されている間に、プロセッサが備えている種々のキャッシュ機構やバッファ（キャッシュメモリやＴＬＢ、分岐予測バッファ）の状態が割り込み処理パーティションによって更新される。この更新の結果、パーティションＡに復帰した後の命令実行効率は、パーティションＡを連続的に実行していた場合にくらべて低下するのである。
【００６５】
図３を参照して説明したように、割り込み要求の処理パーティションの設定を、割り込み要求発生時に実行中のパーティションの終了予定時刻後とすることで、パーティション切り替えオーバヘッドの削減と、命令実行効率の向上という効果が得られる。
【００６６】
［３．割り込み要求に対する処理例２］
上述した割り込み要求の処理遅延手法のみを適用すると、割り込み要求発生時に実行中のパーティションの設定時間が長い場合には、割り込み要求の処理開始時刻が遅れ、処理によってはエラーを発生させる場合がある。
【００６７】
これを解決する処理例として、最大遅延時間を制限した処理例について図５を参照して説明する。
【００６８】
図５（ａ）は、上述した実施例に相当する処理例であり、割り込み処理の実行開始位置を、割り込み要求３０１発生時に実行中のパーティション（パーティションＡ）の終了時点とした例である。パーティションＡの終了後に割り込み処理パーティション３０２を設定している。
【００６９】
図５（ａ）に示す例は、割り込み要求３０１発生時からパーティションＡの終了予定時刻までの時間Ｔｄが、割り込み要求の最大許容遅延時間Ｔｍａｘより短い、すなわちＴｄ＜Ｔｍａｘであり、パーティションＡの終了予定時刻まで待機しても問題がない場合の処理である。
【００７０】
割り込み要求には、最大許容遅延時間が設定された割り込み要求がある。最大許容遅延時間は、例えば割り込み要求発生源に対応して設定された情報として、レベル０のＯＳ（０）が保持している。これらの構成については後述する。
【００７１】
最大許容遅延時間が設定された割り込み要求が発生した場合において、図５（ｂ）に示すように、割り込み要求３１１発生時に実行中のパーティションの終了予定時刻までの時間が、割り込み要求の最大許容遅延時間Ｔｍａｘより長い場合は、パーティションの処理終了まで待機することなく、パーティションＡを割り込み要求の最大許容遅延時間Ｔｍａｘ以内に中断し、割り込み処理パーティション３１２を設定し実行する。
【００７２】
この処理を強制割り込み処理と呼ぶ。この強制割り込み処理の結果、パーティションＡは前段パーティションＡ３２１と後段パーティションＡ３２２に分割されて処理されることになる。
【００７３】
このように、割り込み要求の最大許容遅延時間が経過してもパーティションの切り替えが発生しない場合には、最大許容遅延時間の経過時点あるいは経過以前の時点で、実行中のパーティションを中断し、割り込み処理パーティションへ切り替えて割り込み処理を実行する。
【００７４】
このように、許容遅延時間を考慮した割り込み処理の遅延を行うことによって、最大応答時間（最大許容遅延時間）に制限のある割り込み要求が発生し得るシステムにおいて、最大応答時間（最大許容遅延時間）の割り込み要求処理の実行を保証することが可能となり、割り込み要求の過大な遅延によるデータ処理エラーの発生を防止することができる。
【００７５】
［４．マルチプロセッサシステムにおける処理］
上述した実施例では、プロセッサの数が１つであるか、または、割り込み処理に関してプロセッサが互いに独立であるシステムを前提としてきた。複数のプロセッサが並列に処理を実行できるシステムにおいては、さらに効率的な処理が可能となる。
【００７６】
マルチプロセッサシステムにおける割り込み要求のスケジューリング例について、図６を参照して説明する。図６において、並列処理可能なプロセッサは３つ（プロセッサ１、プロセッサ２、プロセッサ３）あり、プロセッサ１、プロセッサ２、プロセッサ３各々の処理シーケンスが、レベル０のＯＳ（０）によってスケジューリングされる。
【００７７】
図６（ａ）は、プロセッサ１を適用した処理のパーティションによるスケジューリングであり、図６（ｂ）は、プロセッサ２を適用した処理のパーティションによるスケジューリングであり、図６（ｃ）は、プロセッサ３を適用した処理のパーティションによるスケジューリングである。
【００７８】
この例では、プロセッサ１で割り込み要求Ｘ４０１と割り込み要求Ｙ４０２が発生した例を示している。プロセッサ１ではパーティションＡが実行を続けており、割り込み処理パーティションは遅延されつづけている。その後、プロセッサ２において、パーティションＢの処理が終了し、パーティション切り替えタイミング４１１が発生している。
【００７９】
各プロセッサのパーティション構成は、レベル０のＯＳ（０）が把握しており、プロセッサ１で発生した割り込み要求Ｘ４０１または割り込み要求Ｙ４０２の後に発生するパーティション切り替えタイミングに中、最も早いパーティション切り替えタイミングが設定されたプロセッサを識別する。
【００８０】
この時、割り込み処理Ｘを設定可能な、最も早いパーティション切り替えタイミングは、プロセッサ２のパーティションＢの処理終了時のパーティション切り替えタイミング４１１である。レベル０のＯＳ（０）は、プロセッサ１で保留中となっている割り込み処理Ｘをプロセッサ２に委譲し、パーティションＢに続いて処理するようにスケジューリングをし、割り込み処理パーティション４１２をプロセッサ２のパーティションＢの処理終了後に設定して、プロセッサ２により割り込み処理Ｘを実行させる。
【００８１】
さらに、割り込み処理Ｙを設定可能な、最も早いパーティション切り替えタイミングは、プロセッサ３のパーティションＤの処理終了時のパーティション切り替えタイミング４２１である。レベル０のＯＳ（０）は、プロセッサ１で保留中となっている割り込み処理Ｙをプロセッサ３に委譲し、パーティションＤに続いて処理するようにスケジューリングをし、割り込み処理パーティション４２２をプロセッサ３のパーティションＤの処理終了後に設定して、プロセッサ３により割り込み処理Ｙを実行させる。
【００８２】
このように、複数プロセッサによる並列処理が実行可能なマルチプロセッサシステムにおいては、遅延中の割り込み処理をプロセッサ間で委譲することが可能であり、割り込み要求発生後の最も早いパーティション切り替えタイミングの設定されたプロセッサに遅延中の割り込み処理を実行させることで、遅延時間を短くした割り込み処理の実行が可能となり、実行中のパーティションを中断させて強制割り込みを行うことなく、予め定められたパーティションスケジュールのパーティション切り替えタイミングを利用した割り込み処理の実行を、さらに高い確率で行うことが可能となる。
【００８３】
［５．最小遅延時間の設定された割り込み要求処理］
前述したように、割り込み要求には、最大許容遅延時間が設定された割り込み要求がある。さらに、割り込み要求には最小遅延時間の設定された割り込み要求がある。最小遅延時間は、例えば割り込み要求発生源ごとに定められており、割り込み要求発生源情報として、レベル０のＯＳ（０）の管理情報として設定される。これらの情報については後述する。
【００８４】
最小遅延時間の設定された割り込み要求が発生した場合は、最小遅延時間が経過するまでは、たとえパーティション切り替えが行われても処理を開始しない。
【００８５】
図７を参照して最小遅延時間の設定された割り込み要求に対するレベル０のＯＳ（０）の実行するパーティション設定に基づくスケジューリング処理について説明する。
【００８６】
図７において、パーティションＡの実行中に割り込みが要求５０１が発生している。前述の実施例に従った場合は、パーティションＡからパーティションＢの切り替えの発生時に割り込み処理パーティションが設定されることになるが、割り込みが要求５０１は、最小遅延時間の設定された割り込み要求である。
【００８７】
このように、最小遅延時間の設定された割り込み要求である場合は、割込みの要求５０１の発生時点から最小遅延時間が経過するまで待機し、その後に発生するパーティション切り替えタイミングに割り込み処理パーティション５１１を設定する。図７に示すパーティションＢの終了後に割り込み処理パーティション５１１が設定される。
【００８８】
なお、割り込み要求にさらに最大遅延時間が設定されている場合は、さらに、最大遅延時間を考慮した処理を行うことになる。すなわち、割り込み要求の発生時点から最小遅延時間経過後であり、最大遅延時間以内にパーティション切り替えが行われるタイミングがあれば、そこに割り込み処理パーティションを設定するが、割り込み要求の発生時点から最小遅延時間経過後、最大遅延時間以内にパーティション切り替えが行われるタイミングがない場合は、そのパーティション実行を中断してそこに割り込み処理パーティションを設定する。
【００８９】
［６．規定スケジュールを利用した割り込み要求処理］
これまで説明してきた方式は、基本的に、割込みが発生してから最初のパーティション切り替えが行われる時点まで割り込み処理を延期し、許容されない場合にパーティションを中断し割り込み処理を実行する構成例を説明してきた。
【００９０】
ところが、割り込み要求発生源によっては、その許容遅延時間がパーティション切り替えの発生間隔にくらべて十分に大きいものがある。一方で、割込み処理を行うパーティションが、割り込み処理だけをおこなうことはまれであり、他のパーティションと同様にプロセッサ時間の割り当てをうけていることが多い。そのような場合には、レベル０のＯＳ（０）が実行する規定のスケジューリングプロセスにおいて、割り込み処理を行い得るパーティションがスケジュールされるのを待機し、スケジューリングされたパーティションで割り込み処理を実行する構成とすることが可能である。ただし、この場合も、割り込み要求の許容遅延時間をこえない範囲での待機が条件となる。
【００９１】
本構成によれば、割り込み要求の実行のためだけのパーティションの設定を行う必要がなくなるので、割り込み処理オーバヘッドがさらに削減される。
【００９２】
本構成は、レベル０のＯＳ（０）の設定したパーティションスケジュールが、あらかじめ予測可能な場合、この予測されたスケジュールを利用して割り込み処理を延期するという手法である。図８を参照して、本実施例に従った割り込み要求の処理とパーティションスケジュールとの対応について説明する。
【００９３】
図８では、パーティションＡの実行中に割り込み要求６０１が発生している。この割り込み要求６０１には、最大許容遅延時間（Ｔｍａｘ）が設定されている。
【００９４】
割り込み要求６０１の発生後、最大許容遅延時間（Ｔｍａｘ）以内において、この割込み要求を処理可能なパーティションがスケジューリングされていると予測できたとする。すると、この割り込み要求６０１はそのパーティションで処理されるように設定される。
【００９５】
図８においては、パーティションＤ６１１が、割込み要求６０１を処理可能なパーティションであり、レベル０のＯＳ（０）が規定のパーティションスケジューリングによってスケジュールされたパーティションであり、割り込み要求６０１は、パーティションＤ６１１において実行されるように設定される。
【００９６】
本構成によれば、割り込み要求の実行のためだけのパーティションの設定を行う必要がなくなり、割り込み処理オーバヘッドが削減され、効率的なデータ処理が実現される。
【００９７】
［７．プロセス管理手段の構成］
以上、本発明のプロセス管理処理例を複数説明してきた。以下、これらの処理を実行するためのプロセス管理手段の構成について説明する。
【００９８】
図９を参照して本発明のプロセス管理手段の情報管理構成について説明する。図９に示す構成例は、複数プロセッサを持つマルチプロセッサシステムにおける情報構成であり、図１に示すレベル０のＯＳ（０）の制御の下に各情報が管理され、また、各モジュールによる動作が制御される。プロセッサ１，７３１、プロセッサ２，７３２、プロセッサ３，７３３は、レベル１のＯＳ（１）に従った処理を並列に実行することができる。なお、レベル０のＯＳ（０）もいずれかのプロセッサによって処理を実行することになる。
【００９９】
情報を管理するメモリは、各ＯＳ、各プロセッサに共通のメモリ領域としての共有メモリ７１０と、各プロセッサに対応して設定されるプロセッサ対応モジュール７２０に区分される。
【０１００】
共有メモリ７１０には、割り込み要求発生源情報７１１、割り込みグループ毎に設定された保留キュー７１２，７１３・・、および、通知済み割り込み要求情報７１４が格納される。
【０１０１】
各プロセッサに対応するプロセッサ対応モジュール７２０には、タイマ７２１と、パーティション切り替えモジュール７２２、局所メモリ７２３が設定される。
【０１０２】
各構成要素について説明する。共有メモリ７１０に格納される割り込み要求発生源情報７１１は、割り込み要求を発生させる割り込み要求発生源に対応する情報であり、図１０に示す情報によって構成される。
【０１０３】
データ処理を実行する装置において、割り込み要求を発生させる割り込み要求発生源は、例えばネットワークＩ／Ｆなど予め決まった要素である。割り込み要求発生源情報７１１は、このような割り込み要求を発生させる割り込み要求発生源毎の情報を記録した情報である。
【０１０４】
図１０に示すように、各割り込み要求発生源ごとに、以下のａ〜ｄの情報、すなわち、
ａ．割り込みグループ番号
ｂ．割り込み処理パーティションＩＤ
ｃ．最大許容遅延時間
ｄ．最小許容遅延時間
の各情報が対応付けられて設定される。
【０１０５】
ａ．割り込みグループ番号は、各プロセッサに対応付けられて設定されるパーティション切り替えモジュールの対応プロセッサの処理可能な割り込み要求発生源のグループ情報である。例えば図１１に示すようなグループ番号が設定される。図１１に示す例において、グループ１は、割り込み要求を発生する割り込み要求発生源ａ，ｂ，ｃのグループとして設定され、グループ２は、割り込み要求を発生する割り込み要求発生源ｄ，ｅ，ｆのグループとして設定された例を示している。
【０１０６】
各プロセッサに対応付けられて設定されるパーティション切り替えモジュールは、割り込みグループ毎に設定された割り込み要求待ち行列として設定される複数の割り込みグループ別保留キュー７１２，７１３・・から、割り込みグループ情報によって判別されるプロセッサによって処理可能なグループに対応する保留キューに格納された割り込み要求のエントリに関する処理のみを実行することになる。
【０１０７】
図１０に戻り、割り込み要求発生源情報の構成について説明を続ける。ｂ．割り込み処理パーティションＩＤは、その割り込み要求発生源の発生する割り込み要求を実行するパーティションの識別子としてのＩＤである。レベル０のＯＳ（０）は、上述した各処理例において、割り込み処理パーティションをスケジューリングする場合、割り込み処理パーティションＩＤをパーティションスケジューリングデータとして設定する。この設定に従って、割り込みパーティションが実行される。
【０１０８】
ｃ．最大許容遅延時間、ｄ．最小許容遅延時間は、その割り込み要求発生源の発生する割り込み要求に対応付けられる最大許容遅延時間、および最小許容遅延時間である。これらの情報は設定されない場合もある。設定がある場合は、上述した各処理例において説明したように、レベル０のＯＳ（０）は、それぞれの許容時間内での処理が実行できるように、割り込み処理パーティションの設定を行う。
【０１０９】
図９に示すように、共有メモリ７１０には、割り込みグループ毎に設定される保留キュー７１２，７１３が格納される。割り込みグループは、図１１を参照して説明したように、各プロセッサに対応付けられて設定されるパーティション切り替えモジュールの対応プロセッサの処理可能な割り込み要求発生源のグループ情報である。
【０１１０】
例えば、保留キュー７１２には、グループ番号１、すなわち、割り込み要求を発生する割り込み要求発生源ａ，ｂ，ｃからの割り込み要求のみがエントリとして設定される。保留キュー７１３には、グループ番号２、すなわち、割り込み要求を発生する割り込み要求発生源ｄ，ｅ，ｆからの割り込み要求のみがエントリとして設定される。
【０１１１】
各保留キューには、図１２に示すように、発生済みの割り込み要求情報として、各割り込み要求の識別子である割り込み要求ＩＤと、各割り込み要求に対応する最大許容遅延時間、および最小許容遅延時間情報が格納される。格納順は最大許容遅延時間の短い順に設定され、レベル０のＯＳ（０）は、上述した各処理例において、割り込み処理パーティションをスケジューリングする場合、保留キューの先頭から、すなわち、最大許容遅延時間の短い順にキューを取り出して割り込み処理パーティションの設定、あるいは割り込み処理を実行するパーティションの設定処理を行う。
【０１１２】
図９に示す共有メモリ７１０の通知済み割り込み要求情報７１４は、すでに実際に割り込み要求を処理するレベル１のＯＳに対して通知済みの割り込み要求情報を格納する領域である。
【０１１３】
すなわち、保留キュー７１２，７１３に格納された割り込み要求情報は、レベル０のＯＳ（０）の制御の下に順次、各レベル１のＯＳ（１ｘ）に通知され、処理がまかされるが、通知された後は、この通知済み割り込み要求情報７１４に格納され、割り込み処理パーティションが完了し、パーティションの切り替えが発生すると通知済み割り込み要求情報７１４の格納情報もクリアされる。なお、割り込み要求が発生した時点においてプロセッサにおいて実行中のパーティションにおいて、即座に割り込み要求を実行可能な場合には、レベル０のＯＳ（０）は、保留キューに割り込み要求を保持することなく、割り込み要求を実行するＯＳ（１ｘ）に通知して、通知済み割り込み要求情報７１４に割り込み要求情報を格納する。
【０１１４】
次に、図９に示すプロセッサ対応モジュール７２０の構成について説明する。プロセッサ対応モジュール７２０には、タイマ７２１と、パーティション切り替えモジュール７２２、局所メモリ７２３が設定される。
【０１１５】
パーティション切り替えモジュール７２２は、各プロセッサ毎に設定されるモジュールであり、タイマ７２１で計測される時間の経過にしたがって各パーティションを時分割で実行するように、パーティション切り替えを行う。
【０１１６】
上述した処理例で説明したように、レベル０のＯＳ（０）の設定したパーティションスケジュールに従って、スケジューリングされたパーティション切り替え時刻に、スケジュールされたパーティションに切り替える。たとえばパーティションＡからパーティションＢへの切り替え、あるいは割り込み処理パーティションへの切り替えを行う。
【０１１７】
図９に示す例は、プロセッサが３つであり、各プロセッサに対応するパーティション切り替えモジュールは、例えば先に説明した図６に示す（ａ），（ｂ），（ｃ）の各パーティションスケジュールに従って、パーティション切り替えを実行することになる。
【０１１８】
パーティション切り替えモジュールは、局所メモリ７２３に格納した図１３に示す情報を参照して処理を実行する。
【０１１９】
すなわち、以下の変数、およびデータ構造を参照してパーティション切り替え処理を実行する。
ａ．現行パーティション：現在、実行中のパーティションＩＤ
ｂ．割り込みグループ集合：パーティション切り替えモジュールが動作しているプロセッサが処理できる割込みグループ集合
ｃ．パーティションコンテキスト：各パーティションのコンテキスト
【０１２０】
パーティションコンテキストには、レジスタの内容などのように中断された処理を再開するために必要な情報に加え、以下の値が格納されている。
ｃ−１．通知済み割り込み集合：このパーティションで処理すべき割込みの集合
ｃ−２．予測起動時刻：次に、このパーティションが起動される予定時間（予定よりも遅く起動されないよう制御される）
【０１２１】
さらに、局所メモリ７２３には、パーティションスケジュールに従った処理を実行するための時間情報、プログラム実行用のアドレス情報が格納される。具体的には、
設定時刻情報：設定された処理を開始する時刻
設定時刻に起動されるルーチンアドレス：実行すべき処理が記述されたルーチンのアドレス
付加情報アドレス：ルーチン起動時に引き数として渡される付加情報アドレス
【０１２２】
これらの情報が、設定時刻順にならんだリストとして格納される。各プロセッサは、設定時刻情報として設定された設定時刻、すなわち、パーティション切り替え後の新たなパーティション実行時において、設定時刻に起動されるルーチンアドレスおよび付加情報アドレスに基づいて実行プログラムおよびプログラム実行に必要なパラメータ等を取得して新たなパーティションの処理を開始する。
【０１２３】
［８．割り込み処理の設定および実行シーケンス］
次に、本発明のプロセス管理処理において実行する割り込み要求に対応する処理手順について、図１４〜図１７のフローを参照して説明する。説明は以下の４つの処理に分けて行う。なお、これらの処理は、レベル０のＯＳ（０）が実行する処理である。
ａ．割り込み要求発生時の処理（図１４）
ｂ．割り込み要求の保留キューへの追加処理（図１５）
ｃ．強制割り込み処理（図１６）
ｄ．パーティション切り替え処理（図１７）
【０１２４】
ａ．割り込み要求発生時の処理
まず、図１４のフローチャートを参照してある割り込み要求発生源が割り込み要求をプロセッサに送出した時に行う処理の手順について説明する。
【０１２５】
ある割り込み要求発生源が割り込み要求をプロセッサに送出すると、レベル０のＯＳ（０）は、ステップＳ１０１において、当該プロセッサにおいて実行中の現行パーティションが割り込み要求を実行可能なパーティションであるか否かを判定する。これは、先に図１０を参照して説明した割り込み要求発生源情報に基づいて、レベル０のＯＳ（０）が判定する。
【０１２６】
現行パーティションが割り込み要求を実行可能なパーティションである場合には、ステップＳ１０２に進み、割り込み要求の処理要求を現行パーティションを実行中のＯＳ（１ｘ）に通知するとともに、通知済み割り込み要求情報に登録する。
【０１２７】
割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、自己のスケジュールの下に現行パーティション内での割り込み要求処理を行う。
【０１２８】
ステップＳ１０１において、プロセッサにおいて実行中の現行パーティションが割り込み要求を実行可能なパーティションでないと判定すると、ステップＳ１０３に進み、割り込み要求を実行するパーティションが割り込み要求発生源に対応して設定されている最大許容遅延時間以前に実行が予定されているか否かを判定する。これは予め設定されたパーティションスケジュール情報に基づいてレベル０のＯＳ（０）が判定する。
【０１２９】
割り込み要求を実行するパーティションが割り込み要求発生源に対応して設定されている最大許容遅延時間以前に実行が予定されている場合には、ステップＳ１０４に進み、割り込み要求の処理要求を最大許容遅延時間以前に実行が予定されているパーティションを実行するＯＳ（１ｘ）に通知するとともに、通知済み割り込み要求情報に登録する。
【０１３０】
割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、自己のスケジュールの下に実行予定パーティション内での割り込み要求処理を行う。
【０１３１】
一方、ステップＳ１０３において、割り込み要求を実行するパーティションが割り込み要求発生源に対応して設定されている最大許容遅延時間以前に実行が予定されていないと判定された場合には、ステップＳ１０５に進み、割り込み要求発生源に対応して設定されている最小許容遅延時間経過後に「保留キューへの追加処理」を実行するようタイマーを設定する。
【０１３２】
最小許容遅延時間は、先に図１０を参照して説明したように、割り込み要求発生源情報に含まれる情報である。レベル０のＯＳ（０）は、最小許容遅延時間に基づいてタイマーを設定し、最小許容遅延時間経過後に「保留キューへの追加処理」を実行する。この保留キューへの追加処理ついては、図１５を参照して後段で説明する。
【０１３３】
なお、保留キューに追加する情報は、前述したように、割り込みグループ別に設定されており、割り込み要求発生源情報に含まれる割り込みグループ番号に基づいて、対応する割り込みグループの保留キューに割り込み要求情報が追加される。キューに設定される情報は、先に図１２を参照して説明したように、割り込み要求ＩＤ、最大許容遅延時間、最小許容遅延時間の各情報である。
【０１３４】
保留キューに追加された後は、レベル０のＯＳ（０）が順次キューの先頭から割り込み要求を取得し、前述の各処理例に従って最大許容遅延時間、最小許容遅延時間を考慮したパーティション設定処理を実行する。
【０１３５】
ｂ．割り込み要求の保留キューへの追加処理（図１５）
次に、割り込み要求の保留キューへの追加処理について、図１５のフローを参照して説明する。
【０１３６】
ステップＳ２０１において、割り込み要求の発生源Ｓの特定を行い、ステップＳ２０２において、割り込み要求発生源Ｓに基づいて、割り込み要求発生源情報を参照して割り込みグループｇを特定し、割り込み要求を追加すべき対象とするグループを決定する。
【０１３７】
さらに、ステップＳ２０３において、割り込み要求の発生時刻（ｔ）に、割り込み要求に対応する最大許容遅延時間（Ｔｍａｘ）を加算して、割り込み要求の最大遅延実行時間情報Ｔｄ（デッドライン）を算出し、ステップＳ２０４において、最大遅延実行時間情報Ｔｄ（デッドライン）にタイマを設定する。このタイマ設定情報は、この間にパーティション切り替え等の割り込みパーティションが設定できない場合に強制割り込みを実行するために使用される。
【０１３８】
タイマの設定された制限時間以前に、パーティション切り替え等の割り込みパーティションが設定できた場合には、タイマはリセットされる。タイマの設定された制限時間以前に、パーティション切り替え等の割り込みパーティションが設定できなかった場合は、タイマの設定期限に伴い、実行パーティションの中断および割り込み処理の実行、すなわち強制割り込み処理が行われる。
【０１３９】
ｃ．強制割り込み処理
次に、図１６を参照して強制割り込み処理の実行手順について説明する。この強制割り込み処理は、先に図５を参照して説明したように、割り込み要求（割り込み要求発生源）に対応して設定されている最大許容遅延時間内にパーティション切り替えが行われない場合に行われる処理である。
【０１４０】
ステップＳ３０１において、レベル０のＯＳ（０）は、現行パーティションを中断させて割り込み処理を実行させるレベル１のＯＳ（１ｘ）の実行中のパーティションに対応するコンテキストをメモリに記憶する。例えばレジスタ値など、処理中断後、再開する際に必要な情報である。
【０１４１】
ステップＳ３０２において、強制割り込みにより実行される割り込み処理に対応する保留キューのエントリを削除し、ステップＳ３０３において通知済み割り込み要求情報に割り込み情報を追加する。なお、この処理に際して、レベル０のＯＳ（０）は、強制割り込みによる割り込みパーティションを実行するＯＳ（１ｘ）に割り込み要求処理の実行を通知する。割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、割り込み要求処理を行う。
【０１４２】
さらに、ステップＳ３０４において、レベル０のＯＳ（０）は、中断パーティションのコンテキストを復元し、ステップＳ３０５において、中断パーティションの割り込みベクタへジャンプする。このステップＳ３０４、Ｓ３０５の処理は、割り込み要求処理によって中断されたパーティションをレベル１のＯＳ（１ｘ）に再開させるための処理であり、ステップＳ３０４において中断の発生時点の状態を回復し、ステップＳ３０５において、中断発生時点の処理ステップに回帰させる処理として実行するものである。
【０１４３】
ｄ．パーティション切り替え処理
次に、パーティシヨン切り替え処理について、図１７のフローチャートを参照して説明する。
【０１４４】
パーティション切り替えは、レベル０のＯＳ（０）の設定したパーティションスケジュールに従ったタイミングで実行される。あるいは上述の強制割り込み処理の場合にも実行される処理である。
【０１４５】
ステップＳ４０１において、レベル０のＯＳ（０）は、パーティション切り替えを実行するために処理を閉じる現行パーティションのコンテキストをメモリに記憶する。例えばレジスタ値など、パーティションを再開する際に必要な情報である。
【０１４６】
ステップＳ４０２において、現行パーティションを実行中のプロセッサが関係する割り込みグループの保留キューのキュー格納状態を判定する。
【０１４７】
キューが空である場合は、割り込み処理は実行されないことになり、予め設定されたパーティションスケジュールに従った処理が行われるので、ステップＳ４０３に進み、次に実行予定のパーティションのコンテキストを復元し、復元されたコンテキストに基づいて、レベル１のＯＳ（１ｘ）によって次のパーティションが実行される。
【０１４８】
ステップＳ４０２において、現行パーティションを実行中のプロセッサが関係する割り込みグループの保留キューに割り込み要求が存在すると判定された場合は、ステップＳ４１１に進み、保留キューの先頭から、割り込み要求のエントリを取得する。前述したように、保留キューは最大許容遅延時間の短いものから順に並べられている。
【０１４９】
ステップＳ４１２において、取り出した保留キューの割り込み要求に対応する割り込みパーティションを実行するＯＳ（１ｘ）に割り込み要求処理の実行を通知する。割り込み要求の処理要求を通知されたレベル１のＯＳ（１ｘ）は、割り込み要求処理を行う。ステップＳ４１３において通知済み割り込み要求情報に割り込み情報を追加する。
【０１５０】
ステップＳ４１４において、通知済み割り込み要求の最大許容遅延時間に対応して設定されている強制割り込み処理のタイマ設定を解除する。
【０１５１】
さらに、ステップＳ４１５において、割り込み処理の実行前の状態値の回復、すなわちパーティションのコンテキストを復元し、ステップＳ４１６において、パーティションの割り込みベクタへジャンプ処理を実行する。このステップＳ４１５、Ｓ４１６の処理は、割り込み要求処理によって遅延された次に実行予定のパーティションをレベル１のＯＳ（１ｘ）に正常に実行させるための処理であり、ステップＳ４１５の処理は、割り込みの発生によって変化した各種の状態値を割り込みが発生しなかった場合の状態値に回復させる処理として行われ、ステップＳ４１６は、割り込みが発生しなかった場合の処理ステップにレベル１のＯＳ（１ｘ）を設定する処理として実行するものである。
【０１５２】
［９．情報処理装置のハード構成例］
次に、上述した処理を実行するプロセス管理手段を備えた情報処理装置のハードウェア構成例について説明する。上述したプロセス管理は、一般的なＰＣによっても実現可能であり、図１に示す階層構成のＯＳ、すなわち、実際にアプリケーションと連携した処理を実行するレベル１のＯＳ（１ｘ）プログラムを複数格納し、これらの複数のレベル１のＯＳ（１ｘ）プログラムのパーティション管理を実行するレベル０のＯＳ（０）プログラムを格納することによりＰＣ等のさまざまな情報処理装置において実現される。
【０１５３】
図１８に上述したプロセス管理を実行可能な情報処理装置のハードウェア構成例を示す。
【０１５４】
ＣＰＵ(Central Processing Unit)９５１，９５２，９５３は、ＲＯＭ(Read Only Memory)９０２、またはＨＤＤ９０４等に記憶されているプログラムに従って、各種の処理を実行し、データ処理手段として機能する。
【０１５５】
上述した実施例におけるレベル１の各ＯＳ（１ｘ）の制御の下に様々な処理を実行する。さらに、レベル０のＯＳ（０）の実行する処理にも適用される。それぞれのプロセッサ（ＣＰＵ）にはタイマ９６１，９６２，９６３が設けられ、パーティションスケジュールの管理、割り込み要求の最大許容遅延時間、最小許容遅延時間の計測に利用される。
【０１５６】
ＲＡＭ９０３には、ＣＰＵ９６１，９６２，９６３の各々が実行するプログラムやデータが適宜記憶される。プログラムとしてはレベル０のＯＳ（０）の実行するパーティション管理プログラムが含まれ、上述した各種の処理はパーティション管理プログラムに基づいて実行されることになる。
【０１５７】
また、図９を参照して説明した共有メモリ内の割り込みグループ別の保留キュー、割り込み要求発生源情報、通知済み割り込み要求情報、さらに各プロセッサ対応の局所メモリの格納情報、例えばパーティション切り替え時に保存、復元すべきコンテキスト情報、様々な時間情報、アドレス情報などが格納される。図９においては、各局所メモリ、共有メモリを個別に区分して記載したが、これらは１つのメモリに各記憶領域を区分設定して記憶することが可能である。ＣＰＵ９５１，９５２，９５３、ＲＯＭ９０２、およびＲＡＭ９０３、ＨＤＤ９０４は、バス９０５を介して相互に接続されている。
【０１５８】
バス９０５には、入出力インタフェース９０６が接続されており、この入出力インタフェース９０６には、例えば、ユーザにより操作されるキーボード、マウス等の入力情報を処理する入力部９０７、ユーザに各種の情報を提示するＬＣＤ、ＣＲＴ、スピーカ等により構成される出力部９０８が接続される。さらに、データ送受信手段として機能する通信部９０９、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブル記録媒体９１１を装着し、これらのリムーバブル記録媒体９１１からのデータ読み出しあるいは書き込み処理を実行するドライブ９１０が接続される。
【０１５９】
図１８に示すハード構成は、上述のプロセス管理を適用可能な情報処理装置の１つとしてＰＣのハード構成を示したものであり、本発明のプロセス管理は、このＰＣ構成に限らず、複数のＯＳが搭載され、パーティション管理によるプロセス管理が実行されるゲーム機器、通信端末装置など、様々な情報処理装置において適用可能なものである。
【０１６０】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【０１６１】
なお、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
【０１６２】
例えば、プログラムは記録媒体としてのハードディスクやＲＯＭ（Read Only Memory)に予め記録しておくことができる。あるいは、プログラムはフレキシブルディスク、ＣＤ−ＲＯＭ(Compact Disc Read Only Memory)，ＭＯ(Magneto optical)ディスク，ＤＶＤ(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することができる。
【０１６３】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、ＬＡＮ(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
【０１６４】
なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【０１６５】
【発明の効果】
以上、説明したように、本発明の構成によれば、複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御において、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する構成としたので、割り込み要求に対応するパーティション切り替え処理の増加を１回のみに抑えることが可能となり、処理負荷の増大を防止し、効率的なデータ処理を実行することが可能となる。
【０１６６】
さらに、本発明の構成によれば、割り込み処理要求に、最大許容遅延時間、あるいは最小許容遅延時間が設定されている場合、これらの許容時間内にパーティション切り替えが発生した場合は、その切り替えタイミングに割り込み処理パーティションを設定し、これらの許容時間内にパーティション切り替えが発生しなかった場合は、強制割り込みを行うなど、各割り込み要求に対応した処理を実行する構成であるので、処理エラーを発生させることない構成が実現される。
【０１６７】
さらに、本発明の構成によれば、マルチプロセッサシステムにおいて複数ＯＳによる処理が並列に実行可能な構成では、複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて割り込み処理パーティションを設定する構成としたので、複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングに割り込み要求を実行させることが可能となり、さらに効率的なデータ処理が可能となる。
【図面の簡単な説明】
【図１】本発明のプロセス管理手段、プロセス管理方法において適用するオペレーティングシステム（ＯＳ）の構成を説明する図である。
【図２】パーティションに基づくスケジューリング例を示す図である。
【図３】単一プロセッサシステムにおける割り込み要求のスケジューリング例について説明する図である。
【図４】割り込み要求発生の直後に割り込み処理パーティションを即座に起動する従来型の割り込み要求処理例を説明する図である。
【図５】最大遅延時間を制限した処理例について説明する図である。
【図６】マルチプロセッサシステムにおける割り込み要求のスケジューリング例について説明する図である。
【図７】最小遅延時間の設定された割り込み要求に対するパーティションスケジューリング処理について説明する図である。
【図８】割り込み処理を行い得るパーティションがスケジュールされるのを待機し、スケジューリングされたパーティションで割り込み処理を実行する処理を説明する図である。
【図９】本発明のプロセス管理手段の構成について説明する図である。
【図１０】割り込み要求発生源情報のデータ構成について説明する図である。
【図１１】割り込みグループ番号の設定例について説明する図である。
【図１２】保留キューの格納情報例を説明する図である。
【図１３】パーティション切り替えモジュールによるパーティション切り替え処理の際に参照される情報について説明する図である。
【図１４】割り込み要求発生時の処理を説明するフローチャートである。
【図１５】割り込み要求の保留キューへの追加処理を説明するフローチャートである。
【図１６】強制割り込み処理を説明するフローチャートである。
【図１７】パーティション切り替え処理を説明するフローチャートである。
【図１８】本発明を適用可能な情報処理装置の構成例を示す図である。
【符号の説明】
１０１ ハードウェア
１０２ レベル０ＯＳ
１０３ レベル１ＯＳ
１０４ アプリケーション
２０１ 割り込み要求
２０２ 割り込み処理パーティション
２１１ 割り込み要求
２１２ 割り込み処理パーティション
２２１，２２２ パーティション
３０１ 割り込み要求
３０２ 割り込み処理パーティション
３１１ 割り込み要求
３１２ 割り込み処理パーティション
３２２ パーティション
４０１，４０２ 割り込み要求
４２１，４２２ 割り込み処理パーティション
５０１ 割り込み要求
５０２ 割り込み処理パーティション
６０１ 割り込み要求
６０２ 割り込み処理パーティション
６１１ パーティション
７１０ 共有メモリ
７１１ 割り込み要求発生源情報
７１２，７１３ 保留キュー
７１４ 通知済み割り込み要求情報
７２０ プロセッサ対応モジュール
７２１ タイマ
７２２ パーティション切り替えモジュール
７２３ 局所メモリ
７３１，７３２，７３３ プロセッサ
９０２ ＲＯＭ
９０３ ＲＡＭ
９０４ ＨＤＤ
９０５ バス
９０６ 入出力インタフェース
９０７ 入力部
９０８ 出力部
９０９ 通信部
９１０ ドライブ
９１１ リムーバブル記録媒体
９５１，９５２，９５３ ＣＰＵ
９６１，９６２，９６３ タイマ
Claims (17)
- 複数のオペレーティングシステム（ＯＳ）を格納した記憶部と、
前記複数のＯＳに基づく処理を実行するプロセッサと、
前記複数のＯＳ各々の処理として規定されるパーティションを時間軸に沿ってスケジューリングし、スケジューリングに沿ったパーティション切り替え制御に基づいて前記複数ＯＳの切り換え制御を実行するプロセス管理手段とを有する情報処理装置であり、
前記プロセス管理手段は、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断し、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定し、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行させるプロセス制御を行う構成を有することを特徴とする情報処理装置。 - 前記プロセス管理手段は、
前記割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する処理を実行する構成であることを特徴とする請求項１に記載の情報処理装置。 - 前記プロセス管理手段は、
割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがないと判断した場合は、実行中のパーティションを中断し、割り込み処理を実行させるプロセス制御を行う構成を有することを特徴とする請求項１に記載の情報処理装置。 - 前記複数のＯＳに基づく処理を実行するプロセッサは並列に動作可能な複数のプロセッサを有する構成であり、
前記プロセス管理手段は、
前記複数のプロセッサの各々について、前記パーティションを時間軸に沿ってスケジューリングし、各プロセッサについてのパーティションスケジュールに沿ったパーティション切り替え制御を実行する構成であり、
前記割り込み処理パーティションを、前記複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、該選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて設定する処理を実行する構成であることを特徴とする請求項１に記載の情報処理装置。 - 前記プロセス管理手段は、
複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングを持つパーティションスケジュールを選択し、最も早いタイミングのパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする請求項４に記載の情報処理装置。 - 前記プロセス管理手段は、
割り込み処理要求が最小許容遅延時間の設定された要求である場合において、割り込み処理要求の発生から最小許容遅延時間以後に発生する予め設定されたパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする請求項１に記載の情報処理装置。 - 前記プロセス管理手段は、
割り込み処理要求に対応する割り込み処理が予め設定されたパーティションスケジュールに規定されたスケジュール済みパーティションにおいて実行可能である場合において、該割り込み処理を前記スケジュール済みパーティションにおいて実行させる処理を行う構成であることを特徴とする請求項１に記載の情報処理装置。 - 前記複数のＯＳに基づく処理を実行するプロセッサは並列に動作可能な複数のプロセッサを有する構成であり、
前記プロセス管理手段は、
各プロセッサに対応するプロセス制御を実行するプロセッサ対応のパーティション切り替えモジュールを有する構成であることを特徴とする請求項１に記載の情報処理装置。 - 前記パーティション切り替えモジュールは、
パーティション切り替えモジュールの対応付けられたプロセッサの処理可能な割り込み要求発生源情報としての割り込みグループ情報を有するとともに、割り込みグループ毎に設定された割り込み要求待ち行列として設定される複数の割り込みグループ別保留キューから前記割り込みグループ情報によって判別されるプロセッサによって処理可能なグループに対応する保留キューに格納された割り込み要求のエントリに関する処理を実行する構成であることを特徴とする請求項８に記載の情報処理装置。 - 複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御方法であり、
割り込み処理要求の発生を検出するステップと、
割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であるか否かを判断する割り込み処理要求態様判断ステップと、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断するタイミング判断ステップと、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する割り込み処理パーティション設定ステップと、
前記割り込み処理パーティション設定ステップにおいて設定された情報に従って、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行する割り込み処理実行ステップと、
を有することを特徴とするプロセス制御方法。 - 前記割り込み処理パーティション設定ステップは、
前記割り込み処理パーティションを、割り込み要求発生後の最も早いタイミングのパーティション切り替えタイミングに一致させて設定する処理を実行することを特徴とする請求項１０に記載のプロセス制御方法。 - 前記割り込み処理パーティション設定ステップは、
前記割り込み処理要求態様判断ステップにおいて、割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であると判断され、かつ、前記タイミング判断ステップにおいて、前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがないと判断された場合、
実行中のパーティションを中断し、中断部に割り込み処理パーティションを設定することを特徴とする請求項１０に記載のプロセス制御方法。 - 前記プロセス制御方法は、さらに、
前記複数のＯＳに基づく処理を実行する複数のプロセッサの各々について、前記パーティションを時間軸に沿ってスケジューリングし、各プロセッサについてのパーティションスケジュールに沿ったパーティション切り替え制御を実行するステップを有し、
前記割り込み処理パーティション設定ステップは、
前記複数のプロセッサに対応する複数のパーティションスケジュールの１つを選択し、該選択したパーティションスケジュール中のパーティション切り替えタイミングに一致させて割り込み処理パーティションを設定することを特徴とする請求項１０に記載のプロセス制御方法。 - 前記割り込み処理パーティション設定ステップは、
複数のパーティションスケジュール中、割り込み要求発生後、最も早いタイミングのパーティション切り替えタイミングを持つパーティションスケジュールを選択し、最も早いタイミングのパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行することを特徴とする請求項１３に記載のプロセス制御方法。 - 前記割り込み処理パーティション設定ステップは、
割り込み処理要求が最小許容遅延時間の設定された要求である場合において、割り込み処理要求の発生から最小許容遅延時間以後に発生する予め設定されたパーティション切り替えタイミングに一致させて前記割り込み処理パーティションを設定する処理を実行する構成であることを特徴とする請求項１０に記載のプロセス制御方法。 - 前記プロセス制御方法は、さらに、
割り込み処理要求に対応する割り込み処理が予め設定されたパーティションスケジュールに規定されたスケジュール済みパーティションにおいて実行可能である場合において、該割り込み処理を前記スケジュール済みパーティションにおいて実行させるステップを有することを特徴とする請求項１０に記載のプロセス制御方法。 - 複数のオペレーティングシステム（ＯＳ）に基づく処理を切り替え制御するプロセス制御を実行するコンピュータ・プログラムであり、
割り込み処理要求の発生を検出するステップと、
割り込み処理要求が最大許容遅延時間の設定された割り込み処理要求であるか否かを判断する割り込み処理要求態様判断ステップと、
最大許容遅延時間の設定された割り込み処理要求の発生から前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあるか否かを判断するタイミング判断ステップと、
前記最大許容遅延時間以内に、予め設定されたパーティション切り替えタイミングがあると判断した場合には、割り込み処理要求に対応する割り込み処理実行期間としての割り込み処理パーティションを、予め設定されたパーティション切り替えタイミングに一致させて設定する割り込み処理パーティション設定ステップと、
前記割り込み処理パーティション設定ステップにおいて設定された情報に従って、パーティションスケジュールにおいて予定された１つのパーティションの終了に続く処理として前記ＯＳのいずれかにおいて割り込み処理を実行する割り込み処理実行ステップと、
を有することを特徴とするコンピュータ・プログラム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157565A JP3952992B2 (ja) | 2003-06-03 | 2003-06-03 | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
| PCT/JP2004/006608 WO2004109512A1 (ja) | 2003-06-03 | 2004-05-11 | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
| US10/523,094 US7818751B2 (en) | 2003-06-03 | 2004-05-11 | Methods and systems for scheduling execution of interrupt requests |
| CNB2004800006820A CN100483351C (zh) | 2003-06-03 | 2004-05-11 | 信息处理装置、进程控制方法、以及计算机程序 |
| EP04732211.0A EP1548592B1 (en) | 2003-06-03 | 2004-05-11 | Information processing device, process control method, and computer program |
| KR1020057001912A KR20060023514A (ko) | 2003-06-03 | 2004-05-11 | 정보 처리 장치, 프로세스 제어 방법, 및 컴퓨터 프로그램 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157565A JP3952992B2 (ja) | 2003-06-03 | 2003-06-03 | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004362100A JP2004362100A (ja) | 2004-12-24 |
| JP2004362100A5 JP2004362100A5 (ja) | 2005-11-24 |
| JP3952992B2 true JP3952992B2 (ja) | 2007-08-01 |
Family
ID=33508394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157565A Expired - Fee Related JP3952992B2 (ja) | 2003-06-03 | 2003-06-03 | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7818751B2 (ja) |
| EP (1) | EP1548592B1 (ja) |
| JP (1) | JP3952992B2 (ja) |
| KR (1) | KR20060023514A (ja) |
| CN (1) | CN100483351C (ja) |
| WO (1) | WO2004109512A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4009602B2 (ja) * | 2004-03-02 | 2007-11-21 | 日本電気通信システム株式会社 | リアルタイムｏｓを用いたタスク処理方法、装置、及びプログラム |
| US8156493B2 (en) * | 2006-04-12 | 2012-04-10 | The Mathworks, Inc. | Exception handling in a concurrent computing process |
| US8694999B2 (en) * | 2006-12-07 | 2014-04-08 | Wind River Systems, Inc. | Cooperative scheduling of multiple partitions in a single time window |
| US7913009B2 (en) * | 2007-06-20 | 2011-03-22 | Microsoft Corporation | Monitored notification facility for reducing inter-process/inter-partition interrupts |
| CN101546365B (zh) * | 2008-03-25 | 2011-01-26 | 联想(北京)有限公司 | 硬件安全单元逻辑切换方法、系统及硬件安全单元 |
| US8127086B2 (en) * | 2008-06-06 | 2012-02-28 | International Business Machines Corporation | Transparent hypervisor pinning of critical memory areas in a shared memory partition data processing system |
| US8090911B2 (en) * | 2009-04-16 | 2012-01-03 | International Business Machines Corporation | Selecting a target number of pages for allocation to a partition |
| US20120198464A1 (en) * | 2011-01-31 | 2012-08-02 | Toyota Jidosha Kabushiki Kaisha | Safety controller and safety control method |
| JP5267737B2 (ja) * | 2011-01-31 | 2013-08-21 | トヨタ自動車株式会社 | 安全制御装置および安全制御方法 |
| KR101773166B1 (ko) * | 2011-02-21 | 2017-08-30 | 삼성전자주식회사 | 가상 머신 스케줄 시점 조절 장치 및 방법 |
| JP5829890B2 (ja) * | 2011-11-02 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | 半導体データ処理装置、タイムトリガ通信システム及び通信システム |
| US9110878B2 (en) * | 2012-01-18 | 2015-08-18 | International Business Machines Corporation | Use of a warning track interruption facility by a program |
| US8850450B2 (en) * | 2012-01-18 | 2014-09-30 | International Business Machines Corporation | Warning track interruption facility |
| US9104508B2 (en) * | 2012-01-18 | 2015-08-11 | International Business Machines Corporation | Providing by one program to another program access to a warning track facility |
| US9229884B2 (en) | 2012-04-30 | 2016-01-05 | Freescale Semiconductor, Inc. | Virtualized instruction extensions for system partitioning |
| US9152587B2 (en) * | 2012-05-31 | 2015-10-06 | Freescale Semiconductor, Inc. | Virtualized interrupt delay mechanism |
| US9436626B2 (en) | 2012-08-09 | 2016-09-06 | Freescale Semiconductor, Inc. | Processor interrupt interface with interrupt partitioning and virtualization enhancements |
| US9442870B2 (en) | 2012-08-09 | 2016-09-13 | Freescale Semiconductor, Inc. | Interrupt priority management using partition-based priority blocking processor registers |
| US9311137B2 (en) * | 2012-09-28 | 2016-04-12 | International Business Machines Corporation | Delaying interrupts for a transactional-execution facility |
| WO2016207937A1 (ja) * | 2015-06-22 | 2016-12-29 | 三菱電機株式会社 | プログラマブルコントローラおよびプログラマブルコントローラの制御方法 |
| CN109076570B (zh) | 2016-05-13 | 2021-01-29 | 华为技术有限公司 | 一种业务数据传输方法、用户设备及网络设备 |
| DE102016212808A1 (de) * | 2016-07-13 | 2018-01-18 | Robert Bosch Gmbh | Unterbrechungsanforderungs-Verteilereinrichtung und Betriebsverfahren hierfür |
| CN106776056B (zh) * | 2016-11-10 | 2020-12-29 | 北京像素软件科技股份有限公司 | 游戏数据处理方法、装置及服务器 |
| DE112018002331T5 (de) * | 2017-05-05 | 2020-01-16 | Microchip Technology Inc. | Vorrichtungen und verfahren zur priorisierung der übertragung von ereignissen auf seriellen kommunikationsverbindungen |
| CN109032029B (zh) * | 2018-08-14 | 2020-12-08 | 北京东土科技股份有限公司 | 工业服务器对外通信方法、系统、装置及工业服务器 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912628A (en) * | 1988-03-15 | 1990-03-27 | International Business Machines Corp. | Suspending and resuming processing of tasks running in a virtual machine data processing system |
| US4965718A (en) * | 1988-09-29 | 1990-10-23 | International Business Machines Corporation | Data processing system incorporating a memory resident directive for synchronizing multiple tasks among plurality of processing elements by monitoring alternation of semaphore data |
| JPH0659906A (ja) * | 1992-08-10 | 1994-03-04 | Hitachi Ltd | 並列計算機の実行制御方法 |
| JPH06250850A (ja) * | 1993-02-26 | 1994-09-09 | Hitachi Ltd | 入出力割込み要因の処理方法 |
| US6466962B2 (en) * | 1995-06-07 | 2002-10-15 | International Business Machines Corporation | System and method for supporting real-time computing within general purpose operating systems |
| US5812844A (en) * | 1995-12-07 | 1998-09-22 | Microsoft Corporation | Method and system for scheduling the execution of threads using optional time-specific scheduling constraints |
| US6772419B1 (en) * | 1997-09-12 | 2004-08-03 | Hitachi, Ltd. | Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS |
| US6105051A (en) * | 1997-10-23 | 2000-08-15 | International Business Machines Corporation | Apparatus and method to guarantee forward progress in execution of threads in a multithreaded processor |
| JP3659062B2 (ja) * | 1999-05-21 | 2005-06-15 | 株式会社日立製作所 | 計算機システム |
| JP2000347883A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 仮想計算機装置 |
| US6757897B1 (en) * | 2000-02-29 | 2004-06-29 | Cisco Technology, Inc. | Apparatus and methods for scheduling and performing tasks |
| JP2001282558A (ja) | 2000-03-30 | 2001-10-12 | Hitachi Ltd | マルチオペレーティング計算機システム |
| US20020019843A1 (en) * | 2000-04-26 | 2002-02-14 | Killian Robert T. | Multiprocessor object control |
| US6715016B1 (en) * | 2000-06-01 | 2004-03-30 | Hitachi, Ltd. | Multiple operating system control method |
| EP1162536A1 (en) * | 2000-06-09 | 2001-12-12 | Hitachi, Ltd. | Multiple operating system control method |
| EP1176795A3 (en) * | 2000-07-25 | 2008-06-11 | Canon Kabushiki Kaisha | Information processing apparatus issuing job to peripheral device and method for issuing job to peripheral device |
| US20020161961A1 (en) * | 2001-01-17 | 2002-10-31 | Ajile Systems, Inc. | Multiple virtual machine environment management system |
| JP2002259155A (ja) * | 2001-02-26 | 2002-09-13 | Hitachi Ltd | 多重系計算機システム |
| US6944736B2 (en) * | 2001-06-28 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | Managing latencies in accessing memory of computer systems |
| JP2003036176A (ja) * | 2001-07-24 | 2003-02-07 | Sony Corp | 割り込み処理システム |
| US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
| EP1467282B1 (en) * | 2003-04-09 | 2008-10-01 | Jaluna SA | Operating systems |
| US7281075B2 (en) * | 2003-04-24 | 2007-10-09 | International Business Machines Corporation | Virtualization of a global interrupt queue |
| US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
| US20050132121A1 (en) * | 2003-12-16 | 2005-06-16 | Wind River Systems, Inc. | Partitioned operating system tool |
-
2003
- 2003-06-03 JP JP2003157565A patent/JP3952992B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-11 EP EP04732211.0A patent/EP1548592B1/en not_active Expired - Fee Related
- 2004-05-11 US US10/523,094 patent/US7818751B2/en not_active Expired - Fee Related
- 2004-05-11 WO PCT/JP2004/006608 patent/WO2004109512A1/ja active Application Filing
- 2004-05-11 KR KR1020057001912A patent/KR20060023514A/ko not_active Application Discontinuation
- 2004-05-11 CN CNB2004800006820A patent/CN100483351C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1548592B1 (en) | 2015-07-01 |
| WO2004109512A1 (ja) | 2004-12-16 |
| KR20060023514A (ko) | 2006-03-14 |
| US20050278719A1 (en) | 2005-12-15 |
| CN100483351C (zh) | 2009-04-29 |
| CN1698034A (zh) | 2005-11-16 |
| US7818751B2 (en) | 2010-10-19 |
| JP2004362100A (ja) | 2004-12-24 |
| EP1548592A4 (en) | 2008-04-30 |
| EP1548592A1 (en) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3952992B2 (ja) | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム | |
| JP4580845B2 (ja) | タスク実行装置 | |
| US7739685B2 (en) | Decoupling a central processing unit from its tasks | |
| EP3089033B1 (en) | Realtime hypervisor with priority interrupt support | |
| JP2006099331A (ja) | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム | |
| JP2010128664A (ja) | マルチプロセッサシステム、競合回避プログラム及び競合回避方法 | |
| US10545890B2 (en) | Information processing device, information processing method, and program | |
| JP2022509170A (ja) | プロセッサにおける余裕認識（ｌａｘｉｔｙ－ａｗａｒｅ）型動的優先度変更 | |
| JP2006099332A (ja) | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム | |
| JP4523910B2 (ja) | 並列処理装置及び並列処理方法及び並列処理プログラム | |
| JP4168281B2 (ja) | 並列処理システム、インタコネクションネットワーク、ノード及びネットワーク制御プログラム | |
| WO2023241307A1 (zh) | 管理线程的方法及装置 | |
| JP2006146758A (ja) | コンピュータシステム | |
| WO2010137092A1 (ja) | マルチオペレーティングシステム制御方法及びプロセッサシステム | |
| JP2005149312A (ja) | タスク管理システム | |
| JP2001236236A (ja) | タスク制御装置およびそのタスクスケジューリング方法 | |
| US20120204184A1 (en) | Simulation apparatus, method, and computer-readable recording medium | |
| JP5332716B2 (ja) | 起動制御方法、情報処理装置及びプログラム | |
| JP6540294B2 (ja) | 制御装置、制御方法及びプログラム | |
| JP2005173643A (ja) | コンピュータシステム及びそのオペレーティング方法 | |
| JP6547363B2 (ja) | 管理装置、管理装置の制御方法、及びプログラム | |
| Lee et al. | Interrupt handler migration and direct interrupt scheduling for rapid scheduling of interrupt-driven tasks | |
| US11461134B2 (en) | Apparatus and method for deferral scheduling of tasks for operating system on multi-core processor | |
| JP7188472B2 (ja) | コンピュータ、スケジューリング方法、及び、プログラム | |
| JP2007323256A (ja) | 割込制御方法および情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |