JP6540294B2 - 制御装置、制御方法及びプログラム - Google Patents
制御装置、制御方法及びプログラム Download PDFInfo
- Publication number
- JP6540294B2 JP6540294B2 JP2015137154A JP2015137154A JP6540294B2 JP 6540294 B2 JP6540294 B2 JP 6540294B2 JP 2015137154 A JP2015137154 A JP 2015137154A JP 2015137154 A JP2015137154 A JP 2015137154A JP 6540294 B2 JP6540294 B2 JP 6540294B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processing device
- processing
- priority
- interrupted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
101 バス
102 中央処理ユニット(CPU)
103 メモリ
104 ハードディスク装置
105 コントローラ
201 タスクディスクリプタ
202 プログラム
203 タスクスケジューラ
204 データベース
205 デバイスモニタ
DV1〜DVn デバイス
IF1〜IFn インターフェース
DR1〜DRn デバイスドライバ
Claims (11)
- 少なくとも第1の処理デバイス及び第2の処理デバイスにタスクを実行させるための制御装置であって、
前記第1の処理デバイスに実行させるためのタスクを格納する第1のタスクキューと、
前記第2の処理デバイスに実行させるためのタスクを格納する第2のタスクキューと、
前記第1の処理デバイスが実行中のタスクの優先度より高い優先度のタスクが前記第1のタスクキューに挿入されると、前記第1の処理デバイスが実行中のタスクを中断させ、前記第1のタスクキュー内の前記優先度が高いタスクを前記第1の処理デバイスに実行させる第1のデバイスドライバと、
第1の場合には、前記中断されたタスクを前記第1の処理デバイスに実行させるために前記中断されたタスクを前記第1のタスクキューに挿入し、第2の場合には、前記中断されたタスクを前記第2の処理デバイスに実行させるために前記中断されたタスクを前記第2のタスクキューに挿入するスケジューラと
を有することを特徴とする制御装置。 - 前記スケジューラは、前記中断されたタスクを前記第1の処理デバイスに実行させる場合に前記中断されたタスクの実行が完了するまでの処理時間、及び前記中断されたタスクを前記第2の処理デバイスに実行させる場合に前記中断されたタスクの実行が完了するまでの処理時間を予測し、前記第1の処理デバイスの予測処理時間が前記第2の処理デバイスの予測処理時間より短い場合には、前記中断されたタスクを前記第1のタスクキューに挿入し、前記第2の処理デバイスの予測処理時間が前記第1の処理デバイスの予測処理時間より短い場合には、前記中断されたタスクを前記第2のタスクキューに挿入することを特徴とする請求項1記載の制御装置。
- 前記スケジューラは、前記中断されたタスクの処理を前記中断されたポイントから前記第1の処理デバイスに再開させるために前記中断されたタスクを前記第1のタスクキューに挿入、又は前記中断されたタスクの処理を前記中断されたポイントから前記第2の処理デバイスに再開させるために前記中断されたタスクを前記第2のタスクキューに挿入することを特徴とする請求項1又は2記載の制御装置。
- 前記スケジューラは、前記中断されたタスクの処理を前記中断されたポイントから前記第1の処理デバイス又は前記第2の処理デバイスに再開させるために、前記中断されたタスクに対応する前記第1の処理デバイスのメモリの状態を保持することを特徴とする請求項3記載の制御装置。
- 前記スケジューラは、前記中断されたタスクの処理を前記中断されたポイントから前記第1の処理デバイス又は前記第2の処理デバイスに再開させるために、前記中断されたタスクに対応する前記第1の処理デバイスの実行パイプラインの各ステージの状態を保持することを特徴とする請求項3又は4記載の制御装置。
- 前記制御装置は、前記第1の処理デバイス及び前記第2の処理デバイスを含む複数の処理デバイスにタスクを実行させるための制御装置であって、
前記制御装置は、さらに、タスクの種類毎に、前記第1及び第2の処理デバイスを含む複数の処理デバイスの各々のタスク処理時間を記憶するデータベースを有し、
前記スケジューラは、前記データベースを参照し、入力されたタスクに対し、前記複数の処理デバイスの各々のタスク処理時間の中で、前記第1の処理デバイスのタスク処理時間が最も短く、かつ前記第1の処理デバイスが他のタスクを実行中でない場合には、前記入力されたタスクを前記第1のタスクキューに挿入することを特徴とする請求項1〜5のいずれか1項に記載の制御装置。 - 前記スケジューラは、前記第1の処理デバイスが他のタスクを実行中である場合、前記入力されたタスクの優先度が前記第1の処理デバイスが実行中の他のタスクの優先度より高い場合には、前記入力されたタスクを前記第1のタスクキューに挿入することを特徴とする請求項6記載の制御装置。
- 前記スケジューラは、プロセス毎のタスクディスクリプタを入力し、
前記タスクディスクリプタは、プロセス優先度及びタスク優先度を有し、
前記スケジューラは、
前記第1の処理デバイスが他のタスクを実行中である場合、
前記入力されたタスクの前記タスク優先度が前記第1の処理デバイスが実行中の他のタスクの前記タスク優先度より高い場合には、前記入力されたタスクを前記第1のタスクキューに挿入し、
前記入力されたタスクのタスク優先度が前記第1の処理デバイスが実行中の他のタスクのタスク優先度と同じ場合、前記入力されたタスクの前記プロセス優先度が前記第1の処理デバイスが実行中の他のタスクの前記プロセス優先度より高い場合には、前記入力されたタスクを前記第1のタスクキューに挿入することを特徴とする請求項6又は7記載の制御装置。 - 前記タスクディスクリプタは、タスクの所望処理時間を有し、
前記スケジューラは、
前記入力されたタスクの前記プロセス優先度が前記第1の処理デバイスが実行中の他のタスクの前記プロセス優先度と同じ場合、前記入力されたタスクの前記所望処理時間が前記第1の処理デバイスが実行中の他のタスクの前記所望処理時間より短い場合には、前記入力されたタスクを前記第1のタスクキューに挿入することを特徴とする請求項8記載の制御装置。 - 第1のデバイスドライバにより、第1の処理デバイスが実行中のタスクの優先度より高い優先度のタスクが第1のタスクキューに挿入されると、前記第1の処理デバイスが実行中のタスクを中断させ、前記優先度が高いタスクを前記第1の処理デバイスに実行させ、
スケジューラにより、第1の場合には、前記中断されたタスクを前記第1の処理デバイスに実行させるために前記中断されたタスクを前記第1のタスクキューに挿入し、第2の場合には、前記中断されたタスクを第2の処理デバイスに実行させるために前記中断されたタスクを第2のタスクキューに挿入することを特徴とする制御方法。 - 第1の処理デバイスが実行中のタスクの優先度より高い優先度のタスクが第1のタスクキューに挿入されると、前記第1の処理デバイスが実行中のタスクを中断させ、前記優先度が高いタスクを前記第1の処理デバイスに実行させ、
第1の場合には、前記中断されたタスクを前記第1の処理デバイスに実行させるために前記中断されたタスクを前記第1のタスクキューに挿入し、第2の場合には、前記中断されたタスクを第2の処理デバイスに実行させるために前記中断されたタスクを第2のタスクキューに挿入する、
処理をコンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015137154A JP6540294B2 (ja) | 2015-07-08 | 2015-07-08 | 制御装置、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015137154A JP6540294B2 (ja) | 2015-07-08 | 2015-07-08 | 制御装置、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017021488A JP2017021488A (ja) | 2017-01-26 |
JP6540294B2 true JP6540294B2 (ja) | 2019-07-10 |
Family
ID=57888656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015137154A Active JP6540294B2 (ja) | 2015-07-08 | 2015-07-08 | 制御装置、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6540294B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7273383B2 (ja) * | 2020-03-26 | 2023-05-15 | Kddi株式会社 | スケジューリング方法、およびスケジューリング装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644234B2 (ja) * | 1987-07-17 | 1994-06-08 | 日本電気株式会社 | タスク管理装置 |
JPH1124946A (ja) * | 1997-07-04 | 1999-01-29 | Canon Inc | タスクスケジューリング装置および方法 |
JP5243711B2 (ja) * | 2006-11-10 | 2013-07-24 | セイコーエプソン株式会社 | プロセッサ |
US8739171B2 (en) * | 2010-08-31 | 2014-05-27 | International Business Machines Corporation | High-throughput-computing in a hybrid computing environment |
US8842122B2 (en) * | 2011-12-15 | 2014-09-23 | Qualcomm Incorporated | Graphics processing unit with command processor |
-
2015
- 2015-07-08 JP JP2015137154A patent/JP6540294B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017021488A (ja) | 2017-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2372548B1 (en) | Virtual machine monitor and scheduling method thereof | |
AU2014202257B2 (en) | Dynamic virtual machine sizing | |
JP3952992B2 (ja) | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム | |
TWI416413B (zh) | Work processing device | |
EP2857968B1 (en) | Task processor | |
US10248463B2 (en) | Apparatus and method for managing a plurality of threads in an operating system | |
US10108449B2 (en) | Work item management among worker threads of a computing device | |
JP2013519169A (ja) | 割込みの仮想化 | |
US9009716B2 (en) | Creating a thread of execution in a computer processor | |
US20060112394A1 (en) | Computer system | |
CN107203428B (zh) | 一种基于Xen的VCPU多核实时调度算法 | |
EP3204853B1 (en) | Efficient interruption routing for a multithreaded processor | |
US20180203722A1 (en) | Method for reducing interrupt latency in embedded systems | |
JP2022509170A (ja) | プロセッサにおける余裕認識(laxity-aware)型動的優先度変更 | |
EP2833264B1 (en) | Virtual computer schedule method | |
JP4523910B2 (ja) | 並列処理装置及び並列処理方法及び並列処理プログラム | |
JP6540294B2 (ja) | 制御装置、制御方法及びプログラム | |
US11281487B2 (en) | Managing processor overcommit for virtual machines | |
US11210757B2 (en) | GPU packet aggregation system | |
JP4009809B2 (ja) | 情報処理装置および方法 | |
WO2020235088A1 (ja) | 制御装置および分散処理方法 | |
US20220237009A1 (en) | Communication apparatus, communication system, notification method, and computer program product | |
KR102407781B1 (ko) | 플립 큐 관리에 기초한 그래픽스 컨텍스트 스케줄링 | |
JP2010186347A (ja) | ジョブスケジューリングシステム、ジョブスケジューリング方法及びプログラム | |
US20230236901A1 (en) | Safe critical section operations for virtual machines with virtual central processing unit overcommit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6540294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |