JP5243711B2 - プロセッサ - Google Patents
プロセッサ Download PDFInfo
- Publication number
- JP5243711B2 JP5243711B2 JP2006304798A JP2006304798A JP5243711B2 JP 5243711 B2 JP5243711 B2 JP 5243711B2 JP 2006304798 A JP2006304798 A JP 2006304798A JP 2006304798 A JP2006304798 A JP 2006304798A JP 5243711 B2 JP5243711 B2 JP 5243711B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- unit
- processing
- processor
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
なお、マルチプロセッサにおいて、割込み処理をプロセッサ間で調停する方法に関す
る技術が、特許文献1、特許文献2に記載されている。
本発明は、このような点に鑑みてなされたものであって、タスクによってなされる処理と割込みを要求してなされる処理との優先順位を一元的に管理することによって割込み禁止等のプロセッサの状態を考慮し、しかもタスク処理及び割込み処理を優先順位がより高いものから適正に実行できるプロセッサを提供することを目的とする。
また、割込み要求した処理あるいはプロセッサが実行中の処理がタスク処理、割込み処理であるかに係らず、最も優先順位の低い処理を実行しているプロセッサを選択することができる。このため、タスクによってなされる処理と割込みを要求してなされる処理との優先順位を一元的に管理することによってタスク処理及び割込み処理を優先順位がより高いものから適正に実行できるプロセッサを提供することができる。
このような発明によれば、プロセッサの割込み禁止状態を考慮し、要求された割込み処理を実行するプロセッサを適正に選択できるプロセッサを提供することができる。
このような発明によれば、割込みを受付けるのに適正なプロセッサがない場合、優先順位がより高い処理が中断されることをなくし、処理を適正に実行することができる。
このような発明によれば、保留されている処理を優先順位のより高いものから適正に実行することができる。
このような発明によれば、プロセッサのいずれかに割当てられた後に保留状態になった処理を再度他の処理と調整し、適正なプロセッサに割当てることが可能になる。
このような発明によれば、プロセッサのいずれかに割当てられた後に保留状態になった処理を再開する処理を簡易化することができる。
図1は、本発明のプロセッサが適用される携帯電話1の機能構成を示すブロック図である。本実施形態のプロセッサは、複数のプロセッサ(単位プロセッサ)を備えたマルチプロセッサであって、図1に示したCPU10を構成する。なお、以降、単にプロセッサと記した場合には単位プロセッサを複数備えた本実施形態のマルチプロセッサを指すものとする。
このように、タスク処理は、所定のスケジュール(タスクスケジュール)にしたがって処理される処理である。また、要求された割込み処理は、タスクスケジュールによらず割込みハンドラによって処理される。
図1に示したフラッシュROM20は、携帯電話1において実行されるオペレーティングシステムプログラム、及び、各種アプリケーションプログラムを記憶している。メモリ30は、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)あるいはSDRAM(Synchronous DRAM)といった半導体メモリによって構成され、CPU10が処理を実行する際にワークエリアを形成すると共に、その処理結果を記憶する。
このような追出し禁止フラグ106は、複数の単位プロセッサP0〜P3に対して行われる割込みを個別に禁止するものである。
本実施形態のプロセッサでは、単位プロセッサP0〜P3の各々が、自ら(自プロセッサと記す)の処理実行の状態と、単位プロセッサP0〜P3が実行中の処理の優先順位(実施形態中では優先度と記す)に関する情報を含む管理情報を管理する優先度管理用レジスタ301を備えている。なお、優先度管理用レジスタ301によって管理される管理情報については後で述べる。
外部割込み制御部11は、割込み要求した処理及び単位プロセッサP0〜P3で実行中の処理が、タスク処理であるか割込み処理であるかの別によらず、最も優先順位の低い処理を実行している単位プロセッサを選択し、選択された単位プロセッサに割込み処理要求を伝達している。
さらに、外部割込み制御部11は、外部割込み通知部302を備えている。外部割込み通知部302は、要求された割込み処理を、処理プロセッサ選択部304によって選択された単位プロセッサに割込み処理要求として伝達している。
本実施形態は、上記したタスクと割込み処理とを独立に管理する構成において、制御管理部310、外部割込み制御部11の両方がアクセス可能なメモリ320を備えている。制御管理部310は、保留処理制御部313によって保留されているタスクを実行の優先度を表す情報と共にメモリ321に記録する。外部割込み制御部11は、外部割込み保留処理部303によって保留された割込み処理を、記録されているタスクの優先度と比較する。
このようにして生成されたレディキューは、単位プロセッサP0〜P3のいずれかに割当てられるタスク処理及び割込み処理を、タスク処理、割込み処理の区別なく、各々の優先度にしたがう順番に基づいて管理するものになる。処理プロセッサ選択部304は、このレディキューにしたがう順番で単位プロセッサを選択し、外部割込み通知部302が選択された単位プロセッサに割込み処理要求を伝達する。
bit5:プロセッサの状態を表す。(RUN[1]/HALT[0])
bit4:RUN状態の場合、割込みハンドラ[1]/タスク処理[0]の状態を表す。
bit3〜0:RUN状態の場合、実行中の割込みハンドラ(割込み処理)またはタスク処理の優先度を表す。
なお、上記した例では、割込み処理またはタスク処理の優先度は値が小さいものほど低い優先度を示すものとする。
・プロセッサの内部において、実行中の処理よりも優先度が高いタスクが発生したことによってタスクスイッチが発生した場合。
・実行中の処理よりも優先度が高い割込み処理が要求されたことによって実行中のタスクまたは割込み処理に割込みが発生した場合。
・単位プロセッサP0〜P3のいずれかで実行されていた割込み処理が終了した場合。
・単位プロセッサP0〜P3のいずれかで割込み禁止の設定または設定された割込み禁止の解除がなされた場合。
要求された割込み処理より優先度が低い処理が複数ある場合、本実施形態では、外部割込み制御部11が、このうちの最も優先度が低い処理を実行している単位プロセッサを選択するものとする。
このような優先度管理用レジスタ301によれば、単位プロセッサP0〜P3の各々の状態及び実行中の処理の優先度を、タスク処理、割込み処理の別なく一元的に管理することができる。制御管理部310、外部割込み制御部11は、優先度管理用レジスタ301を参照することによって単位プロセッサP0〜P3の各々の状態及び実行中のタスク処理または割込処理の優先度を簡易に判定することができる。
このような本実施形態によれば、単位プロセッサを割込み禁止に設定する効力を損なうことがない。また、いずれかの単位プロセッサで実行中の割込み処理が、優先度のより低い外部割込み処理によって中断することがない。
いずれかの単位プロセッサにおいて実行されているタスクが割込み処理によって中断させられた場合、中断したタスクはレディキュー321に再び戻されて次の実行まで保留される。次にタスクを実行する単位プロセッサは、タスクの実行中の割込みがされた単位プロセッサに限らず、いずれの単位プロセッサであってもよい。
なお、本実施形態は、いったん単位プロセッサP0〜P3のいずれかに割当てられた後、中断されて次の実行まで保留される割込み処理を、再びレディキュー321に戻すよう構成してもよい。
割込み処理をネストさせた場合、本実施形態は、中断された割込み処理を再開するための処理を簡易化することができる。
図5に示したフローチャートは、実行中の処理にタスクの割込みが発生した場合の制御管理部310の動作を説明するためのフローチャートである。タスク処理による割込み要求が発生した場合、制御管理部310は、この割込みを実行する単位プロセッサを選択するための処理を開始する(S501)。そして、現在単位プロセッサP0〜P3の全てが割込み禁止状態であるか否かを各単位プロセッサの優先度管理用レジスタ301を参照して判断する(S502)。
また、ステップS502において、単位プロセッサP0〜P3のいずれかが割込み禁止状態でないと判断された場合(S502:No)、割込み禁止でない単位プロセッサのうち発生したタスクの優先度よりも低い優先度の処理を実行しているものがあるか否か判断する(S503)。低い優先度の処理を実行している単位プロセッサがある場合(S503:Yes)、この単位プロセッサの優先度管理用レジスタ301を更新し、タスクスイッチに備える(S504)。
ステップS602の判断の結果、単位プロセッサP0〜P3が割込み禁止状態であった場合(S602:Yes)、発生した割込み処理をレディキュー321の割込み処理の優先度に対応するエリアに格納する(S606)。この結果、割込み処理がレディキュー321にキューイングされて実行可能になるまで保留される。
なお、上記した処理において、優先度管理用レジスタ301を参照した結果、HALT状態の単位プロセッサがある場合、全てのRUN状態の単位プロセッサよりもHALT状態の単位プロセッサの優先度が低いものと判定される。
そして、その単位プロセッサ自身に対して優先度が記録されたタスクによる内部割込みを発生させる(S703)。
ネスト状態の割込み処理がある場合(S801:Yes)、レディキュー321の先頭にある処理の優先度を参照する(S802)。そして、外部割込み制御部11は、ネスト状態にあった割込み処理とレディキュー321の先頭にある処理の優先度とを比較する(S803)。
そして、ネストしていた割込み処理をこの単位プロセッサにおいて継続して実行させる(S807)。
そして、この単位プロセッサにレディキュー321において保留状態にあった処理を起動させるための内部割込みを発生させる(S805)。
保留状態の処理がある場合(S901:Yes)、レディキュー321の先頭にある処理の優先度と割込み禁止を解除したタスクの優先度とを比較する(S902)。
すなわち、レディキュー321の先頭にある処理の優先度が、割込み禁止を解除したタスクの優先度よりも高い場合(S902:Yes)、レディキュー321の先頭にある処理の優先度を割込み禁止を解除した単位プロセッサの優先度管理用レジスタ301に設定する(S903)。
そして、外部割込み制御部11は、割込み禁止を解除した単位プロセッサに対し、レディキュー321で保留されていた処理を起動するための内部割込みを発生させる(S1004)。
以上述べた本実施形態のプロセッサ及び割込み制御方法は、割込み禁止等のプロセッサの状態をも考慮し、要求された割込み処理を実行するプロセッサを適正に選択できる。
また、以上述べた本実施形態は、単位プロセッサP0〜P3で実行されている処理の優先度を高速に検索できるため、割込みの比重が高いシステムにおいても有効である。さらに、単位プロセッサP0〜P3の各々にレジスタを追加することによって実現できるため、マルチプロセッサの単位プロセッサ数の増減に対しても柔軟に対応することが可能である。
Claims (4)
- 割込みハンドラを介することなく実行されるタスクと、前記割込みハンドラの実行によって実行される、外部からの割り込み処理と、を実行する複数の単位プロセッサを含むプロセッサであって、
複数の前記単位プロセッサと、
複数の前記単位プロセッサの各々において、自単位プロセッサの状態及び実行中の処理の優先順位に関する情報である優先度を含む管理情報を、OSのタスクスケジューラによって管理する処理状態管理手段と、
前記処理状態管理手段によって管理されている管理情報に基づいて、前記単位プロセッサの各々によって実行されている割り込み処理またはタスクの優先度と、要求された割り込み処理の優先度とを対照し、要求された割り込み処理の優先度より優先度が低い処理を実行している前記単位プロセッサを選択するとともに、要求された割り込み処理の優先度より優先度が低い処理を実行している前記単位プロセッサが複数ある場合、前記単位プロセッサのうちから最も優先度の低い処理を実行している前記単位プロセッサを選択する処理プロセッサ選択手段と、
前記処理プロセッサ選択手段により要求された割込み処理の優先度が前記単位プロセッサによって実行されている処理の優先度よりも低いと判断されたとき、要求された割込み処理の実行を、実行可能になるまで保留し、要求された割込み処理の実行が保留されなかった場合、要求された割込み処理を前記処理プロセッサ選択手段によって選択された前記単位プロセッサに割込み処理要求として伝達する割込み制御手段と、
前記OSとして機能し、前記単位プロセッサの各々によって実行されているタスクまたは割込み処理の優先度よりも、設定されている優先度が低いために実行を保留されたタスクを実行の優先度と共にメモリに記録する制御管理部と、を備えてなり、
前記割込み制御手段は、前記メモリにアクセスし、保留にされた前記割込み処理を、前記メモリに記録されているタスクのうち、保留にされた前記割込み処理よりも優先度が高いタスクの後であって、保留にされた前記割込み処理よりも優先度が低いタスクの前の順番を付してレディキューを作成し、前記タスクスケジューラが前記レディキューにしたがう順番でタスク及び割込み処理のうちの割込み処理を前記処理プロセッサ選択手段によって選択された単位プロセッサに割当てる際に、前記処理プロセッサ選択手段によって選択された単位プロセッサに、当該単位プロセッサに割り当てられる処理が割込み処理であることを通知するための割込み処理要求を伝達し、
前記処理プロセッサ選択手段によって選択された前記単位プロセッサにおいて、割込みハンドラが起動して指示された割込み処理が実行され、当該割込み処理の終了後に前記タスクが再開されることを特徴とするプロセッサ。 - 前記処理状態管理手段によって管理されている管理情報が、複数の前記プロセッサの少なくとも一部が割込み処理の実行が禁止されている割込み禁止状態にあることを示す情報を含む場合、前記処理プロセッサ選択手段は、割込み禁止状態にあるプロセッサを割込み処理を実行するプロセッサの選択の対象から除くことを特徴とする請求項1に記載のプロセッサ。
- 前記レディキューは、前記割込み制御手段によって前記プロセッサのいずれかに割当てられた後に実行を保留させられた割込み処理を管理することを特徴とする請求項1または2に記載のプロセッサ。
- 前記割込み制御手段は、前記プロセッサのいずれかに割当てられた後に実行を保留させられた割込み処理を、先に割当てられたプロセッサによる実行が可能になるまでネスト状態にすることを特徴とする請求項1から3のいずれか1項に記載のプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304798A JP5243711B2 (ja) | 2006-11-10 | 2006-11-10 | プロセッサ |
US11/979,341 US7853743B2 (en) | 2006-11-10 | 2007-11-01 | Processor and interrupt controlling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304798A JP5243711B2 (ja) | 2006-11-10 | 2006-11-10 | プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008123157A JP2008123157A (ja) | 2008-05-29 |
JP5243711B2 true JP5243711B2 (ja) | 2013-07-24 |
Family
ID=39499647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304798A Expired - Fee Related JP5243711B2 (ja) | 2006-11-10 | 2006-11-10 | プロセッサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7853743B2 (ja) |
JP (1) | JP5243711B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4222370B2 (ja) * | 2006-01-11 | 2009-02-12 | セイコーエプソン株式会社 | デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム |
US9948533B2 (en) * | 2006-07-10 | 2018-04-17 | Solarflare Communitations, Inc. | Interrupt management |
US9686117B2 (en) | 2006-07-10 | 2017-06-20 | Solarflare Communications, Inc. | Chimney onload implementation of network protocol stack |
US7730248B2 (en) * | 2007-12-13 | 2010-06-01 | Texas Instruments Incorporated | Interrupt morphing and configuration, circuits, systems and processes |
JP2009251802A (ja) * | 2008-04-03 | 2009-10-29 | Panasonic Corp | マルチプロセッサシステムおよびマルチプロセッサシステムの割込み制御方法 |
US7757233B2 (en) * | 2008-07-10 | 2010-07-13 | International Business Machines Corporation | Controlling a computer system having a processor including a plurality of cores |
KR101513505B1 (ko) | 2008-11-04 | 2015-04-20 | 삼성전자주식회사 | 프로세서 및 인터럽트 처리 방법 |
US7996595B2 (en) * | 2009-04-14 | 2011-08-09 | Lstar Technologies Llc | Interrupt arbitration for multiprocessors |
US8321614B2 (en) * | 2009-04-24 | 2012-11-27 | Empire Technology Development Llc | Dynamic scheduling interrupt controller for multiprocessors |
US8260996B2 (en) * | 2009-04-24 | 2012-09-04 | Empire Technology Development Llc | Interrupt optimization for multiprocessors |
US8234431B2 (en) * | 2009-10-13 | 2012-07-31 | Empire Technology Development Llc | Interrupt masking for multi-core processors |
JP5308383B2 (ja) | 2010-03-18 | 2013-10-09 | パナソニック株式会社 | 仮想マルチプロセッサシステム |
US8375389B2 (en) * | 2010-10-20 | 2013-02-12 | Microsoft Corporation | Ordered scheduling of suspended processes based on resumption events |
JP2012252321A (ja) * | 2011-05-10 | 2012-12-20 | Canon Inc | 画像撮影システムおよびその制御方法 |
JP6540294B2 (ja) * | 2015-07-08 | 2019-07-10 | 富士通株式会社 | 制御装置、制御方法及びプログラム |
IT201700034731A1 (it) * | 2017-03-29 | 2018-09-29 | St Microelectronics Srl | Modulo e metodo di gestione dell'accesso ad una memoria |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1425173A (en) * | 1972-05-03 | 1976-02-18 | Gen Electric Co Ltd | Data processing systems |
US5012409A (en) * | 1988-03-10 | 1991-04-30 | Fletcher Mitchell S | Operating system for a multi-tasking operating environment |
JPH0328933A (ja) * | 1989-06-26 | 1991-02-07 | Matsushita Electric Ind Co Ltd | タスク制御方法 |
US5452452A (en) * | 1990-06-11 | 1995-09-19 | Cray Research, Inc. | System having integrated dispatcher for self scheduling processors to execute multiple types of processes |
JP3075646B2 (ja) * | 1992-12-15 | 2000-08-14 | 富士電機株式会社 | タスク起動方式 |
JP2597283B2 (ja) * | 1992-12-18 | 1997-04-02 | エルグ株式会社 | 割込みにおけるスケジューリング方式 |
GB2277388B (en) | 1993-04-19 | 1997-08-13 | Intel Corp | Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller |
CA2123447C (en) * | 1993-09-20 | 1999-02-16 | Richard L. Arndt | Scalable system interrupt structure for a multiprocessing system |
US5892956A (en) * | 1995-12-19 | 1999-04-06 | Advanced Micro Devices, Inc. | Serial bus for transmitting interrupt information in a multiprocessing system |
US5956802A (en) * | 1997-04-11 | 1999-09-28 | Wagner Spray Tech Corporation | Painting apparatus and assembly |
US6418496B2 (en) * | 1997-12-10 | 2002-07-09 | Intel Corporation | System and apparatus including lowest priority logic to select a processor to receive an interrupt message |
JP3981238B2 (ja) * | 1999-12-27 | 2007-09-26 | 富士通株式会社 | 情報処理装置 |
US7178145B2 (en) * | 2001-06-29 | 2007-02-13 | Emc Corporation | Queues for soft affinity code threads and hard affinity code threads for allocation of processors to execute the threads in a multi-processor system |
JP2005004562A (ja) * | 2003-06-13 | 2005-01-06 | Canon Inc | マルチプロセッサシステム、マルチプロセッサシステムの制御方法、およびマルチプロセッサシステムの制御プログラム |
US7426728B2 (en) * | 2003-09-24 | 2008-09-16 | Hewlett-Packard Development, L.P. | Reducing latency, when accessing task priority levels |
US7162666B2 (en) * | 2004-03-26 | 2007-01-09 | Emc Corporation | Multi-processor system having a watchdog for interrupting the multiple processors and deferring preemption until release of spinlocks |
JP4148223B2 (ja) | 2005-01-28 | 2008-09-10 | セイコーエプソン株式会社 | プロセッサおよび情報処理方法 |
JP2006216042A (ja) * | 2005-02-04 | 2006-08-17 | Sony Computer Entertainment Inc | 割り込み処理のためのシステムおよび方法 |
JP2006243865A (ja) | 2005-03-01 | 2006-09-14 | Seiko Epson Corp | プロセッサおよび情報処理方法 |
JP4609113B2 (ja) | 2005-03-01 | 2011-01-12 | セイコーエプソン株式会社 | プロセッサ |
JP5017784B2 (ja) | 2005-03-16 | 2012-09-05 | セイコーエプソン株式会社 | プロセッサ及びこのプロセッサ適用される割込み処理制御方法 |
JP2007280023A (ja) | 2006-04-06 | 2007-10-25 | Seiko Epson Corp | 割込み制御装置 |
-
2006
- 2006-11-10 JP JP2006304798A patent/JP5243711B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-01 US US11/979,341 patent/US7853743B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008123157A (ja) | 2008-05-29 |
US20080140896A1 (en) | 2008-06-12 |
US7853743B2 (en) | 2010-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5243711B2 (ja) | プロセッサ | |
KR100746797B1 (ko) | 프로세서 및 정보처리 방법 | |
EP1876531A1 (en) | Multi-processor system abd program for causing computer to execute multi-processor system control method | |
JP4947441B2 (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム | |
CN108920267B (zh) | 任务处理装置 | |
JP4996519B2 (ja) | 仮想マルチプロセッサ、システムlsi、携帯電話機器、及び仮想マルチプロセッサの制御方法 | |
JP2010140290A (ja) | マルチプロセッサシステム及びその排他制御の調停方法 | |
US9229765B2 (en) | Guarantee real time processing of soft real-time operating system by instructing core to enter a waiting period prior to transferring a high priority task | |
JP2007188397A (ja) | マルチプロセッサシステム及びマルチプロセッサシステムの割込み制御方法をコンピュータに実行させるためのプログラム | |
JP2011059777A (ja) | タスクスケジューリング方法及びマルチコアシステム | |
JP4033215B2 (ja) | マルチプロセッサシステム及びマルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム | |
JP2007219816A (ja) | マルチプロセッサシステム | |
JP4609113B2 (ja) | プロセッサ | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム | |
JP4441592B2 (ja) | 並列処理装置及び排他制御方法 | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP3893136B2 (ja) | 組込みコンピュータ制御プログラム、そのプログラムを記録した記録媒体、及び組込みシステム | |
JP5017784B2 (ja) | プロセッサ及びこのプロセッサ適用される割込み処理制御方法 | |
JP4017005B2 (ja) | 演算装置 | |
US20080281999A1 (en) | Electronic system with direct memory access and method thereof | |
JP4389797B2 (ja) | プロセッサおよび情報処理方法 | |
JP2010044703A (ja) | マルチタスクosにおけるタスク切り替え方法及びプログラム | |
JP2007265143A (ja) | 情報処理方法、情報処理システム、情報処理装置、マルチプロセッサ、情報処理プログラム及び情報処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
JP2001306542A (ja) | マルチプロセッサシステム | |
JP2005242616A (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110823 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110829 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110916 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20130206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5243711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |