JP4017005B2 - 演算装置 - Google Patents
演算装置 Download PDFInfo
- Publication number
- JP4017005B2 JP4017005B2 JP2005312661A JP2005312661A JP4017005B2 JP 4017005 B2 JP4017005 B2 JP 4017005B2 JP 2005312661 A JP2005312661 A JP 2005312661A JP 2005312661 A JP2005312661 A JP 2005312661A JP 4017005 B2 JP4017005 B2 JP 4017005B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- bus
- processing
- processing unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
本発明は、プログラムの実行を行う処理部を複数備えた演算装置に関する。
データの、目的に応じた処理を高速に実行するために、各種方式が提案され実現されている。例えば、非特許文献1には複数のプロセッサを搭載するマルチプロセッサシステムついて記載がされている。図8は、非特許文献1に記載のマルチプロセッサシステムの構成図であり、複数のプロセッサとメモリがバスを介して接続している。非特許文献1によると、複数のプロセッサが1つのオペレーティングシステムとメモリの共有を行い、オペレーティングシステムが、処理目的に応じたプログラム(以下、アプリケーションプログラムと呼ぶ。)をタスク(非特許文献1ではスレッド又はプロセス)に分解して、各プロセッサへの割当てを行っている。
即ち、各プロセッサは、オペレーティングシステムと、アプリケーションプログラムの各タスクの両方を実行することとなり、プロセッサの実行時間の総てをアプリケーションプログラムの実行に割り当てることはできず、また、メモリを共有するために、アプリケーションプログラムの実行によりオペレーティングシステムの動作に影響を与える可能性もある。
このため、特許文献1には各プロセッサでのタスク管理やスケジューリングといったオーバーヘッドを少なくする構成が記載されている。図9は特許文献1に記載のマルチプロセッサシステムの構成図であり、図8の構成に加え、状態管理部が複数のプロセッサと接続している。特許文献1によると、状態管理部が各プロセッサの空き状態の管理をして各プロセッサに通知し、新たなタスクが発生したプロセッサは、そのタスクを他の空き状態のプロセッサに実行させることで、新たなタスクを直ちに開始させている。特許文献1によると状態管理部は組合せ回路により実現している。
上述したように、複数のプロセッサへのタスクの割当て処理等をオペレーティングシステムに行わせる構成では、アプリケーションプログラムの実行時間が減少し、また、アプリケーションプログラムの動作がオペレーティングシステムの動作に影響を与え得るという問題がある。例えば、オペレーティングシステムが破壊された場合にはシステムが完全に停止してしまうことになる。
一方、特許文献1に記載の構成では、状態管理部がハードウェアブロックであり、複数プロセッサの管理機能の総てを実現できるわけではなく、ハードウェアブロックで実現できない部分についてはプロセッサで実行する必要があり、アプリケーションプログラムの実行時間の減少につながる。例えば、特許文献1において、空き状態のプロセッサに新たなタスクを実行させるのは新たなタスクが発生したプロセサ自身である。また、ハードウェアブロック設計後の、状態管理部の処理内容の変更には対応困難である。
従って、本発明は、上述した問題を解決し、アプリケーションプログラムの実行を行う処理部においては、タスク管理といった、アプリケーションプログラム以外の処理を実行する必要がなく、また、設計後の各種処理内容の変更にも柔軟に対応可能な演算装置を提供することを目的とする。
本発明における演算装置によれば、
制御手段用のプログラムを読み込んで実行することで、状態通知手段が保持する各処理手段の状態に基づき、アプリケーションプログラムを構成するタスクの各処理手段への割当てを行う制御手段と、制御手段に割り当てられたタスクを実行し、タスクの実行に関する状態を出力する、複数の処理手段と、処理手段が出力する状態を保持する状態通知手段と、第1の記憶手段と、第2の記憶手段と、バス変換手段とを備えており、制御手段と、第1の記憶手段とは第1のバスに接続し、複数の処理手段と、第2の記憶手段とは第2のバスに接続し、バス変換手段は、第1のバスと第2のバスを接続し、処理手段から第1の記憶手段へのアクセスを防ぐことを特徴とする。
制御手段用のプログラムを読み込んで実行することで、状態通知手段が保持する各処理手段の状態に基づき、アプリケーションプログラムを構成するタスクの各処理手段への割当てを行う制御手段と、制御手段に割り当てられたタスクを実行し、タスクの実行に関する状態を出力する、複数の処理手段と、処理手段が出力する状態を保持する状態通知手段と、第1の記憶手段と、第2の記憶手段と、バス変換手段とを備えており、制御手段と、第1の記憶手段とは第1のバスに接続し、複数の処理手段と、第2の記憶手段とは第2のバスに接続し、バス変換手段は、第1のバスと第2のバスを接続し、処理手段から第1の記憶手段へのアクセスを防ぐことを特徴とする。
本発明の演算装置における他の実施形態によれば、
第1のバスと第2のバスのバスプロトコルが異なることも好ましい。
第1のバスと第2のバスのバスプロトコルが異なることも好ましい。
また、本発明の演算装置における他の実施形態によれば、
制御手段は、処理手段からの要求に基づき第2の記憶手段の領域及び/又は入出力のためのハードウェア資源を、要求した処理手段に割当て、処理手段は、制御手段から割り当てられた第2の記憶手段の領域及び/又は入出力のためのハードウェア資源のみにアクセスすることも好ましい。
制御手段は、処理手段からの要求に基づき第2の記憶手段の領域及び/又は入出力のためのハードウェア資源を、要求した処理手段に割当て、処理手段は、制御手段から割り当てられた第2の記憶手段の領域及び/又は入出力のためのハードウェア資源のみにアクセスすることも好ましい。
更に、本発明の演算装置における他の実施形態によれば、
バス変換手段は、第1のバスと第2のバスのバスプロトコルの変換を行うことも好ましい。
バス変換手段は、第1のバスと第2のバスのバスプロトコルの変換を行うことも好ましい。
制御手段の動作をプログラムにより実現することで、制御手段の動作を容易に変更することができ、処理内容の変更等に容易に対応可能となる。また、プログラムによりハードウェアブロックでは難しい複雑な制御動作であっても実現することができる。更に、処理手段ではタスク管理といったアプリケーションプログラムの実行以外の処理を行う必要がなくなり、実行速度が向上する。
また、制御手段が、処理手段による記憶手段や入出力ためのハードウェア資源へのアクセスを管理することで、複数の処理手段が同一資源にアクセスすることによる不具合を防ぐことができる。更に、制御手段が使用する第1の記憶手段を、処理手段等がアクセスできる第2の記憶手段と分離することで、処理手段の動作により制御手段の動作に影響を与えることを防止することができる。
本発明を実施するための最良の実施形態について、以下では図面を用いて詳細に説明する。
図1は、本発明による演算装置の第1実施形態のブロック図である。図1によると、演算装置は、制御部1と、不揮発性メモリ2と、メモリ3と、複数の処理部4と、共有メモリ5と、状態通知部6とを備えている。制御部1と、不揮発性メモリ2と、メモリ3と、各処理部4と、共有メモリ5とはバス8により相互に接続している。また、各処理部4と状態通知部6は、ライン71により接続し、状態通知部6と制御部1はライン72により接続している。
制御部1は、例えば、RISC(Reduced Insruction Set Computer)コアを有し、不揮発性メモリ2に格納されている制御部用プログラムを実行するプロセッサであり、アプリケーションプログラムのタスクの管理を行い、状態通知部6が保持する各処理部4の状態に基づき各タスクを実行させる処理部4を決定し、決定した処理部4に対して、バス8経由で、タスクを実行させるためのアプリケーションプログラムのロード制御を行う。また、共有メモリの管理及び、図示しない外部との入出力のためのハードウェア資源の管理も行う。
処理部4は、アプリケーションプログラムを実行するプロセッサである。ここで、アプリケーションプログラムとは、上述したように、画像データ処理、通信データ処理等の所望の目的を実行するためのプログラムであり、制御部1で実行され、処理部4でアプリケーションプログラムを実行させるための各種制御処理を実現するプログラムである制御部用プログラムと明確に区別される。処理部4に用いられるプロセッサの種別は、RISCコアや、複数のプロセッサエレメントを行列状に配置して、実行するプログラムに応じてプロセッサエレメントでの処理内容及びプロセッサエレメント間の接続構成を変更するアレイ型等、その種別は任意である。処理部4は、例えば、空き状態、処理状態、中断状態といった処理部4での、タスクの実行状態をライン71により状態通知部6に通知する。尚、各状態には詳細識別子が必要に応じて付与され、処理部4は、詳細識別子を状態と共に状態通知部6に通知する。詳細識別子については後述する。
不揮発性メモリ2は、制御部用プログラムを格納している不揮発性のメモリであり、処理部4はアクセスしない。不揮発性のメモリとしては、ROM、EEPROM、フラッシュメモリ等があり、フラッシュメモリ等の書換え可能なメモリを使用すれば、制御用プログラムの変更を簡易に行える。
メモリ3は、制御部1が制御部用プログラムを実行するときの、各種データ等を保存する領域として使用する読み書き可能なメモリであり、処理部4はアクセスしない。
共有メモリ5は、処理部4が実行するアプリケーションプログラムを格納すると共に、アプリケーションプログラムを実行するときの、各種データ等を保存する領域としても使用する読み書き可能なメモリであり、制御部1も使用可能である。
状態通知部6は、処理部4がライン71に出力する処理部4の状態を、詳細識別子と共に保持する。制御部1は、ライン72により状態通知部6にアクセス可能であり、状態通知部6にアクセスすることで処理部4の状態及び詳細識別子を認識する。また、状態通知部6が処理部4の状態変更時に制御部1に割り込みをかけて通知する構成とすることも可能である。また、状態通知部6もバス8に接続し、制御部1と状態通知部6の信号の送受信をバス8により行う構成とすることも、ライン72で処理部4に割り込み通知のみ行い、制御部1が割り込み発生時にバス8を通して状態通知部6に処理部4の状態確認を行う構成とすることも可能である。
図4は、処理部4が実行するアプリケーションプログラムとタスクの関係を示す図である。アプリケーションプログラムの処理の一部をタスクと呼び、アプリケーションプログラムは複数のタスクにより構成される。図4では、タスクAがまず実行され、タスクAの終了結果により、タスクB又はタスクCが選択的に実行される。タスクB又はCの終了後にタスクDが実行され、タスクDの終了後にタスクE、F及びGが実行される。タスクE、F及びGは同時に実行することも、1つずつ実行することも可能である。いずれの方法にしろ、タスクHは、タスクE、F、Gの総てが終了した後にその実行が開始される。
上述したように、アプリケーションプログラムを構成するタスクは、1つのみが実行されている場合も、複数が同時に実行される場合もあり、また、各タスクの処理量もそれぞれ異なる。
タスクをどのように設定するかは、コンパイラ又は制御手段による設計事項であるが、1つ以上の基本ブロックを1つのタスクとすることができる。基本ブロックは、制御フローグラフの単位であり、その最初に実行する命令及び最後に実行する命令はただ1つであり、最後に実行する命令を経由することなく他の基本ブロックに分岐したり、停止したりすることがなく、最初に実行する命令から最後に実行する命令まで1直線に実行することができ、コンパイラが通常その処理の中で認識するものである。
制御部1は、アプリケーションプログラムを構成するタスクを認識して、認識したタスクをタスクキュー追加する。制御部1におけるタスクのタスクキューへの追加方法としては、例えば、アプリケーションプログラムにタスクテーブルを設けておき、制御部1がアプリケーションプログラムに含まれるタスクテーブルを読み込み、アプリケーションプログラムを構成する全タスクを事前にタスクキューに追加する方法がある。この場合は、全タスクの認識が事前に可能であるため、後述するタスクのスケジューリングを効果的に行うことができる。また、アプリケーションプログラムのエントリタスク、即ち、最初に実行すべきタスクを読み込んで、エントリタスクの次に実行する可能性のあるタスクを認識してタスクキューに追加し、タスクの終了により次に実行するタスクが確定した段階で、確定したタスクの次に実行する可能性のあるタスクをタスクキューに追加すると共に、実行する必要がなくなったタスクをタスクキューから削除することを繰り返す方法もある。この場合には、アプリケーションプログラムは、各タスクの共有メモリでの位置を示す情報を含むといった様に、各タスクを認識できる構造を有している。
制御部1は、上記タスクキューへのタスクの追加と並行して、アプリケーションプログラムを複数ある処理部4で実行させるため、タスク管理並びに共有メモリ及び外部との入出力管理を行う。尚、タスク管理は、タスク割当及びタスク切替に分類される。これら各制御は、制御部用プログラムにより実現される。
タスク割当は、タスクキュー内のタスクの処理量を把握して、タスクを実行する処理部4を決定し、決定した処理部4に対してタスクを実行させる制御処理を意味する。このとき、1つのタスクを1つの処理部4に割り当てること以外に、タスクの処理量が大きい場合には、1つのタスクを分割して複数の処理部4に割り当てることも可能である。例えば、タスクが複数の基本ブロックで構成されている場合であって、タスク内に基本ブロックを示す情報を含めておくことで制御部1は、タスクを容易に分割して複数の処理部4に実行させることができる。制御部1は、決定した処理部4に対して、割り当てたタスクを実行させるために、バス8により決定した処理部4に対して処理すべきタスクを通知する。
続いて、図4のアプリケーションプログラムを例にして、制御部1でのタスク管理処理を説明する。制御部1は、まず、タスクAを任意の処理部4に割当て実行させる。制御部1は、処理部4に実行すべきタスクAを書き込むことにより実行させることも、処理部4に対してアプリケーションプログラムのタスクAに相当する部分が格納されている共有メモリ5のアドレスを通知し、処理部4に共有メモリ5から必要なアプリケーションプログラムを取得させることにより行うことも可能である。
タスクAを実行している処理部4は、タスクAの実行を終了した場合、その状態を処理状態から空き状態に変更すると共に、詳細識別子#1又は#2を、処理結果に応じて出力する。制御部1は、状態通知部6を通してタスクAを実行している処理部4での処理終了を認識し、また、詳細識別子の値により次に実行するタスクがタスクBであるかタスクCであるかを認識し、実行すべきタスクを、空き状態である処理部4に割り当てて実行させる。尚、タスクAの次のタスクであるタスクB又はCは、上述したいずれの方法でも既にタスクキューに追加されているため、タスクAを実行しているときに、空き状態である処理部4が存在するときは、予めタスクB及びCを空き状態である処理部4に割当て、また割り当てた処理部4に予めアプリケーションプログラムの該当部分をロードさせておくことも可能である。予めロードさせた場合には、制御部1は、タスクAの実行の終了に伴い、次に実行するタスクをロードしている処理部4に対して実行開始のトリガを与える。
また、タスクDを実行している処理部4の状態が、処理状態から空き状態に変更となった場合であって、そのときに空き状態である処理部4が3つ以上ある場合は、3つの処理部4それぞれにタスクE、F、Gを割当て実行させる。2つ以下である場合には、一部のタスクのみ、例えば、タスクEのみを割り当てて実行させ、処理中である処理部4が空き状態に変化するたびに残りのタスクを実行させる。最後に、タスクE、F、G総ての実行が終了したときに、タスクHを実行させる。
図5は、制御部1におけるタスク管理の処理フロー図である。制御部1は、タスクキューに存在するタスクについて必要なリソースを把握し(S51)、状態通知部6が保持する各処理部4の状態を読み取り(S52)、スケジューリングルールに従いタスクキューに存在するタスクのうち、処理部4への割当てが可能なタスクと割当先の処理部4、即ち、タスク実行のスケジュールを決定する(S53)。続いて、実行先の処理部4が決定されたタスクについて、その実行先の処理部4での実行が可能な状態となった場合には、その処理部1に割り当てたタスクを実行させる(S54)。
制御部1の、処理部4に対するタスクの実行制御は、上述したように、制御部1が、処理部4に実行すべきアプリケーションプログラムのそのタスク部分を書き込むことにより行うことも、処理部4に対して、必要なアプリケーションプログラムが格納されている共有メモリ5のアドレスを通知し、処理部4が共有メモリ5から必要なアプリケーションプログラムを取得することにより行うことも可能である。また、制御部1は、タスクを分割して複数の処理部4に実行させることも可能である。
図6は、制御部1によるタスク切替の処理フロー図である。尚、簡単のため処理部4が出力する各種状態を保持する状態通知部6は図6から省略している。制御部1は、高優先タスクを実行する必要が生じた場合であって、空き状態の処理部4がない場合、優先度の低いタスクを実行している処理部4に中断要求を行う(S61)。中断要求を受けた処理部4は、実行中のタスクを後に再開するために必要な情報であるコンテクストを共有メモリ5に保存し、処理を中断してライン71により状態通知部6へ中断状態を出力する(S62)。
制御部1は、状態通知部6経由で処理の中断を確認後、中断要求を行った処理部4に、発生した高優先度のタスクの実行を指示する。実行指示された処理部4は、高優先度タスクの処理を開始し、実行終了したときにライン71により状態通知部6へ空き状態を出力する(S63)。制御部1は、状態通知部6経由で処理の終了を確認後、処理部4にタスク再開指示を行い、タスク再開指示を受けた処理部4は、共有メモリ5からコンテクストを読出し、中断したタスクを再開する(S64)。
尚、制御部1が行う中断要求に、コンテクストの保存位置を指定する情報を含め、或いは、低優先タスクの処理を中断した処理部4が保存したコンテクストの位置を状態通知部6経由で制御部1に通知し、制御部1が再開指示において保存されているコンテクストの位置を処理部4に通知することで、タスクを中断した処理部4と、中断したタスクを再開する処理部4とを異なるものにすることができる。
制御部1が各タスクの優先度をどのように判断するかには種々の方法があるが、アプリケーションプログラムを読み込んで先に見つかったタスクを、より高い優先度とする方法がある。例えば、図4に示すアプリケーションプログラムにおいて、タスクE、F、Gの順に読み込んだ場合には、タスクE、F、Gの順で優先度の割当を行なう。この場合は、コンパイラがアプリケーションプログラムをコンパイルする際に、演算データ数やループ回数等を認識してコンパイルの段階で優先度の順序付けを行なうことが可能となる。
また、タスクの処理量が大きい程、優先度を高くする方法もある。例えば、図4に示すアプリケーションプログラムにおいて、タスクFがタスクE、Gの2倍の処理量であり、処理部4が2つある場合に、まず、タスクFとタスクEを処理部4に割当て実行させ、次にタスクFとタスクGを処理部4に割当て実行させるのではなく、まずタスクFを分割して2つの処理部4に実行させて、その後タスクE及びGを実行させる。
また、本発明による演算装置では、複数の処理部4を使用することで、複数のアプリケーションプログラムを同時に実行することができるが、アプリケーションプログラム単位で優先度を判断することも当然可能である。
図7は、制御部1における共有メモリ管理の処理フロー図である。尚、入出力管理についてもメモリを入出力のためのハードウェア資源と読み替えるだけで同じものである。メモリ及び入出力管理は、共有メモリ5や、図示しない外部装置との入出力のための、図示しないハードウェア資源へのアクセスを管理して、個々の処理部4が独立して共有メモリ5等にアクセスすることによる弊害、例えば、ある処理部4が他の処理部4が書き込んだデータと同じ位置に他のデータを書き込むことによるデータの消失を防ぐために必要となる。
制御部1は、共有メモリ5の各処理部4への割当領域を管理しており、処理部4から、状態通知部6経由でメモリ要求があった場合には、共有メモリ5の割当状況を確認(S71)し、未割当の領域から要求された領域を、メモリ要求を行った処理部4に割り当てる(S72)。共有メモリ5の領域の割当及び/又は入出力のためのハードウェア資源の割当を受けた処理部4は、その領域又はハードウェア資源のみにアクセスし、その他の領域やハードウェア資源にはアクセスしない。処理部4は、割り当てられたメモリ領域等の使用を終了した場合にはメモリ開放要求を、状態通知部6経由で制御部1に通知する。
図2は、本発明による演算装置の第2実施形態のブロック図である。以後の説明においては、第1実施形態で説明したのと同じ構成要素には同じ符号を付与して説明は省略する。図2によると、処理部4及び共有メモリ5はバス81に、制御部1、不揮発性メモリ2及びメモリ3はバス82に接続し、バス81とバス82はバス接続部9により接続されている。
バス接続部9は、処理部4がメモリ3及び不揮発性メモリ2にアクセスすることを制限する機能を有し、処理部4が制御用プログラムを破壊したり、制御部1がメモリ3に保存している制御用データに上書きしたりすることを防ぐ。また、バス81とバス82の変換機能を設けることで、それぞれ異なるバスプロトコルの使用が可能になる。
図3は、本発明による演算装置の第3実施形態のブロック図である。図3によると、処理部4はバス81に、制御部1、不揮発性メモリ2及びメモリ3はバス82に接続し、共有メモリ5はバス81及びバス82に接続している。また、制御部1は、ライン73により各処理部4と接続している。
本実施形態において、制御部1は、処理部4に対する各種制御を、ライン73を用いて処理部4に通知する。また、共有メモリ5を、例えば2ポートメモリとし、バス81及びバス82の両方からアクセス可能とすることで、処理部4が接続するバスを、不揮発性メモリ2及びメモリ3等が接続するバスから完全に分離し、不揮発性メモリ2及びメモリ3に対する、処理部4からのアクセスを完全に防止する。
1 制御部
2 不揮発性メモリ
3 メモリ
4 処理部
5 共有メモリ
6 状態通知部
71、72、73 ライン
8、81、82 バス
9 バス接続部
2 不揮発性メモリ
3 メモリ
4 処理部
5 共有メモリ
6 状態通知部
71、72、73 ライン
8、81、82 バス
9 バス接続部
Claims (4)
- 制御手段用のプログラムを読み込んで実行することで、状態通知手段が保持する各処理手段の状態に基づき、アプリケーションプログラムを構成するタスクの各処理手段への割当てを行う制御手段と、
制御手段に割り当てられたタスクを実行し、タスクの実行に関する状態を出力する、複数の処理手段と、
処理手段が出力する状態を保持する状態通知手段と、
第1の記憶手段と、
第2の記憶手段と、
バス変換手段と、
を備えており、
制御手段と、第1の記憶手段とは第1のバスに接続し、
複数の処理手段と、第2の記憶手段とは第2のバスに接続し、
バス変換手段は、第1のバスと第2のバスを接続し、処理手段から第1の記憶手段へのアクセスを防ぐこと、
を特徴とする演算装置。 - 制御手段は、処理手段からの要求に基づき第2の記憶手段の領域及び/又は入出力のためのハードウェア資源を、要求した処理手段に割当て、
処理手段は、制御手段から割り当てられた第2の記憶手段の領域及び/又は入出力のためのハードウェア資源のみにアクセスすること、
を特徴とする請求項1に記載の演算装置。 - 第1のバスと第2のバスのバスプロトコルが異なることを特徴とする請求項1又は2に記載の演算装置。
- バス変換手段は、第1のバスと第2のバスのバスプロトコルの変換を行うこと、
を特徴とする請求項3に記載の演算装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005312661A JP4017005B2 (ja) | 2005-10-27 | 2005-10-27 | 演算装置 |
PCT/JP2006/321033 WO2007049543A1 (ja) | 2005-10-27 | 2006-10-23 | 演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005312661A JP4017005B2 (ja) | 2005-10-27 | 2005-10-27 | 演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007122337A JP2007122337A (ja) | 2007-05-17 |
JP4017005B2 true JP4017005B2 (ja) | 2007-12-05 |
Family
ID=37967655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005312661A Expired - Fee Related JP4017005B2 (ja) | 2005-10-27 | 2005-10-27 | 演算装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4017005B2 (ja) |
WO (1) | WO2007049543A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2495417B (en) * | 2010-05-14 | 2017-11-29 | Ibm | A method for dynamically changing the configuration of a system |
US20160170474A1 (en) * | 2013-08-02 | 2016-06-16 | Nec Corporation | Power-saving control system, control device, control method, and control program for server equipped with non-volatile memory |
JP7124592B2 (ja) * | 2018-09-21 | 2022-08-24 | 日本電気株式会社 | ジョブ実行システムおよびジョブ実行方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423159A (ja) * | 1990-05-18 | 1992-01-27 | Mitsubishi Electric Corp | 共有メモリ装置 |
JPH0512173A (ja) * | 1991-07-08 | 1993-01-22 | Canon Inc | 情報処理装置 |
US5367695A (en) * | 1991-09-27 | 1994-11-22 | Sun Microsystems, Inc. | Bus-to-bus interface for preventing data incoherence in a multiple processor computer system |
JPH07319840A (ja) * | 1994-05-27 | 1995-12-08 | Fuji Xerox Co Ltd | マルチcpu装置 |
JP3925105B2 (ja) * | 2001-05-16 | 2007-06-06 | 日本電気株式会社 | マルチプロセッサシステム |
JP2004171234A (ja) * | 2002-11-19 | 2004-06-17 | Toshiba Corp | マルチプロセッサシステムにおけるタスク割り付け方法、タスク割り付けプログラム及びマルチプロセッサシステム |
JP2004341725A (ja) * | 2003-05-14 | 2004-12-02 | Hitachi Ltd | コンピュータの制御方法、コンピュータ、ストレージ制御装置、プログラム、及び記録媒体 |
-
2005
- 2005-10-27 JP JP2005312661A patent/JP4017005B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-23 WO PCT/JP2006/321033 patent/WO2007049543A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2007122337A (ja) | 2007-05-17 |
WO2007049543A1 (ja) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5324934B2 (ja) | 情報処理装置および情報処理方法 | |
JP6296678B2 (ja) | ソフトリアルタイムオペレーティングシステムの実時間性を確保する方法及び装置 | |
EP1876531A1 (en) | Multi-processor system abd program for causing computer to execute multi-processor system control method | |
KR100791296B1 (ko) | 멀티 코어 시스템에서 협력적 스케줄링을 제공하는 장치 및방법 | |
JP2007520825A (ja) | 待機状態にあるプロセッサ実行リソースの共有 | |
JP2009528610A (ja) | タスクの実行フェーズに基づいてキャッシュパーティションを動的にリサイズする方法及び装置 | |
JP2005056067A (ja) | Dma転送制御装置 | |
JP6214469B2 (ja) | 車両制御装置 | |
US10545890B2 (en) | Information processing device, information processing method, and program | |
JP4017005B2 (ja) | 演算装置 | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム | |
JP4559958B2 (ja) | マルチコアプロセッサにおけるマルチコア制御方法 | |
JP3893136B2 (ja) | 組込みコンピュータ制御プログラム、そのプログラムを記録した記録媒体、及び組込みシステム | |
KR20170060843A (ko) | Vliw 인터페이스 장치 및 제어 방법 | |
WO2014188642A1 (ja) | スケジュールシステム、スケジュール方法、及び、記録媒体 | |
JP5540799B2 (ja) | データ入出力制御方法,データ入出力制御プログラムおよびデータ入出力制御装置 | |
US9619277B2 (en) | Computer with plurality of processors sharing process queue, and process dispatch processing method | |
WO2019188177A1 (ja) | 情報処理装置 | |
JP6364827B2 (ja) | 情報処理装置、及び、そのリソースアクセス方法、並びに、リソースアクセスプログラム | |
WO2019188175A1 (ja) | デッドロック回避方法、デッドロック回避装置 | |
WO2019188180A1 (ja) | スケジューリング方法、スケジューリング装置 | |
KR102575773B1 (ko) | 대칭적 인터페이스를 이용하여 외부 서비스 요청 처리가 가능한 프로세서 | |
JP6255721B2 (ja) | 処理割り当て装置、処理割り当て方法及び処理割り当てプログラム | |
JP6358330B2 (ja) | 情報処理装置、情報処理システム、メモリ管理方法およびメモリ管理プログラム | |
JP2009193260A (ja) | ストレージシステム、ストレージ装置、優先度制御装置および優先度制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |