JP2005100017A - プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 - Google Patents
プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 Download PDFInfo
- Publication number
- JP2005100017A JP2005100017A JP2003331600A JP2003331600A JP2005100017A JP 2005100017 A JP2005100017 A JP 2005100017A JP 2003331600 A JP2003331600 A JP 2003331600A JP 2003331600 A JP2003331600 A JP 2003331600A JP 2005100017 A JP2005100017 A JP 2005100017A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor
- program
- state
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】 プロセッサ110は、プロセッサ110の状態を割込許可状態および割込禁止状態のいずれかに遷移させるプログラムコントローラ20と、クロックに基づいてカウント動作を行う割込遅延カウンタ22とを備える。プログラムコントローラ20は、プロセッサ110の状態が割込禁止状態に遷移してから割込許可状態に遷移するまでの間、割込遅延カウンタ22によるカウントを行い、割込遅延カウンタ22のカウント値を含むログ情報を出力する。
【選択図】 図1
Description
DSP(Digital Signal Processor)に代表される信号処理に特化したプロセッサの場合、割込処理の遅延時間は、そこで動作するミドルウェアのコーディング如何によって変わる。そのため、ミドルウェアをコーディングするときに、割込処理の遅延時間を把握し、システムのリアルタイム性を見積もる必要がある。
また、プロセッサシミュレータを用いて割込処理の遅延時間を測定することもできる。従来のプロセッサシミュレータとしては、例えば、特許文献1に開示されているデータ処理速度の評価方法がある。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、システムのリアルタイム性を正確に評価することができるプロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法を提供することを目的としている。
プロセッサの割込遅延をシミュレートする装置であって、
前記プロセッサの状態を割込許可状態および割込禁止状態のいずれかに遷移させるプログラム制御手段と、クロックに基づいてカウント動作を行う割込遅延カウンタとを備え、
前記プログラム制御手段は、前記プロセッサの状態が前記割込禁止状態に遷移してから前記割込許可状態に遷移するまでの間、前記割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とする。
ここで、ログ情報は、割込遅延カウンタのカウント値を含む情報であって、カウント値を含むこととしては、割込遅延カウンタのカウント値そのものを含む場合のほか、割込遅延カウンタのカウント値に応じた値を含む場合がある。後者の場合、例えば、割込遅延カウンタのカウント値を所定演算式で演算した値を含めることが考えられる。以下、発明4および7のプロセッサシミュレータ、並びに発明11ないし13のプロセッサのシミュレート方法において同じである。
前記プログラム制御手段は、前記割込禁止状態への遷移時および前記割込許可状態への遷移時にプログラムカウンタのカウント値をそれぞれ取得し、取得したカウント値および前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とする。
これにより、割込禁止状態への遷移時のプログラムカウンタのカウント値、および割込許可状態への遷移時のプログラムカウンタのカウント値が得られるので、プロセッサの状態が割込禁止状態に遷移してから割込許可状態に遷移するまでの間のプログラムの進行度合いを把握することができる。したがって、システムのリアルタイム性をさらに正確に評価することができるという効果が得られる。
前記プロセッサは、パイプライン処理を行う演算器を含み、
前記プログラム制御手段は、前記プロセッサが前記パイプライン処理を開始するときは、前記プロセッサの状態を前記割込禁止状態に遷移させるようになっていることを特徴とする。
これにより、パイプライン処理の影響を考慮して割込処理の遅延時間を測定することができるという効果が得られる。
〔発明4〕 さらに、発明4のプロセッサシミュレータは、
プロセッサの割込遅延をシミュレートする装置であって、
所定周期で割込信号を発生させる割込発生手段と、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段と、クロックに基づいてカウント動作を行う割込遅延カウンタとを備え、
前記割込発生手段は、前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させるようになっており、
前記所定周期で前記割込信号が発生している間、前記割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とする。
〔発明5〕 さらに、発明5のプロセッサシミュレータは、発明4のプロセッサシミュレータにおいて、
前記プロセッサの状態が割込禁止状態に遷移した時および前記プロセッサの状態が割込許可状態に遷移した時にプログラムカウンタのカウント値をそれぞれ取得し、取得したカウント値および前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とする。
これにより、割込許可状態への遷移時のプログラムカウンタのカウント値、および割込禁止状態への遷移時のプログラムカウンタのカウント値が得られるので、プロセッサの状態が割込許可状態に遷移してから割込禁止状態に遷移するまでの間のプログラムの進行度合いを把握することができる。したがって、システムのリアルタイム性をさらに正確に評価することができるという効果が得られる。
前記プロセッサは、パイプライン処理を行う演算器を含み、前記パイプライン処理を開始するときは、前記割込禁止命令を出力するようになっていることを特徴とする。
このような構成であれば、プロセッサがパイプライン処理を開始すると、プロセッサにより、割込禁止命令が出力され、割込発生手段により、割込信号の発生が一時的に停止する。
〔発明7〕 さらに、発明7のプロセッサシミュレータは、
プロセッサの割込遅延をシミュレートする装置であって、
所定周期で割込信号を発生させる割込発生手段と、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段と、タイマと、記憶手段とを備え、
前記プロセッサは、前記割込制御手段の制御に応じて、前記割込発生手段に対応する割込遅延カウントプログラムを実行するようになっており、
前記割込発生手段は、前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させるようになっており、
前記割込遅延カウントプログラムは、前記タイマの値を起動時に取得し、取得したタイマ値を前記記憶手段に記憶するようになっていることを特徴とする。
〔発明8〕 さらに、発明8のプロセッサシミュレータは、発明7のプロセッサシミュレータにおいて、
前記割込遅延カウントプログラムは、プログラムカウンタのカウント値および前記タイマ値を起動時に取得し、取得したカウント値を前記タイマ値と対応付けて前記記憶手段に記憶するようになっていることを特徴とする。
これにより、記憶手段のカウント値およびタイマ値を参照すれば、プロセッサの状態が割込許可状態に遷移した時のプログラムカウンタのカウント値、およびプロセッサの状態が割込禁止状態に遷移した時のプログラムカウンタのカウント値が得られるので、プロセッサの状態が割込許可状態に遷移してから割込禁止状態に遷移するまでの間のプログラムの進行度合いを把握することができる。したがって、システムのリアルタイム性をさらに正確に評価することができるという効果が得られる。
前記プロセッサは、パイプライン処理を行う演算器を含み、前記パイプライン処理を開始するときは、前記割込禁止命令を出力するようになっていることを特徴とする。
このような構成であれば、プロセッサがパイプライン処理を開始すると、プロセッサにより、割込禁止命令が出力され、割込発生手段により、割込信号の発生が一時的に停止する。
〔発明10〕 一方、上記目的を達成するために、発明10の割込遅延カウントプログラムは、
発明7の割込遅延カウントプログラムであって、
前記タイマの値を起動時に取得し、取得したタイマ値を前記記憶手段に記憶する処理をコンピュータに実行させるためのプログラムであることを特徴とする。
〔発明11〕 一方、上記目的を達成するために、発明11のプロセッサのシミュレート方法は、
プロセッサの割込遅延をシミュレートする方法であって、
前記プロセッサの状態を割込許可状態および割込禁止状態のいずれかに遷移させるプログラム制御ステップを含み、
前記プログラム制御ステップは、前記プロセッサの状態が前記割込禁止状態に遷移してから前記割込許可状態に遷移するまでの間、割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力することを特徴とする。
〔発明12〕 さらに、発明12のプロセッサのシミュレート方法は、
プロセッサの割込遅延をシミュレートする方法であって、
所定周期で割込信号を発生させ、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段に前記割込信号を出力する割込発生ステップと、
前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させる割込発生停止ステップと、
前記所定周期で前記割込信号が発生している間、割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力する割込遅延カウントステップとを含むことを特徴とする。
〔発明13〕 さらに、発明13のプロセッサのシミュレート方法は、
プロセッサの割込遅延をシミュレートする方法であって、
所定周期で割込信号を発生させ、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段に前記割込信号を出力する割込発生ステップと、
前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させる割込発生停止ステップと、
前記割込制御手段の制御に応じて、前記割込信号の発生タイミングでタイマの値を取得し、取得したタイマ値を記憶手段に記憶する割込遅延カウントステップとを含むことを特徴とする。
本実施の形態は、本発明に係るプロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法を、図1に示すように、パイプライン処理を行うプロセッサ110の割込処理の遅延時間を測定する場合について適用したものである。
図1は、パイプライン処理システム100の構成を示すブロック図である。
パイプライン処理システム100は、図1に示すように、プロセッサ110と、メモリ120とで構成されており、これらは、データを転送するための信号線であるバス199で相互にかつデータ授受可能に接続されている。
プロセッサ110は、パイプライン処理を行う演算ユニット10と、メモリ120から読み出したデータを保持するレジスタファイル12と、メモリ120から読み出した命令コードをデコードする命令デコーダ14と、命令デコーダ14のデコード結果に基づいてプログラムの分岐を制御する分岐制御部16と、割込信号に応じてプロセッサ110の割込を制御する割込コントローラ18と、プロセッサ110の状態を割込許可状態および割込禁止状態のいずれかに遷移させるプログラムコントローラ20と、クロックに基づいてカウント動作を行う割込遅延カウンタ22とで構成されている。
なお、本実施の形態では、割込を発生させるプログラムは、必ずしも必要としない。プログラムの状態をみて、割込遅延カウンタ22を動作させることが可能である。
まず、命令デコーダ14により、命令コードがメモリ120から読み出され、命令コードがデコードされる。このとき、命令コードがパイプライン処理を行うことを示すものであると、プログラムコントローラ20により、割込コントローラ18および割込遅延カウンタ22に割込禁止信号が出力され、これによりプロセッサ110の状態が割込禁止状態に遷移する。またこれと同時に、プログラムカウンタのカウント値が取得される。
そして、演算ユニット10により、レジスタファイル12のデータに対してパイプライン処理が行われる。
割込許可信号が出力されると、割込コントローラ18によりプロセッサ110の割込処理が許可されるとともに、割込遅延カウンタ22によりカウントが終了する。
得られたログ情報には、割込遅延カウンタ22のカウント値が含まれているが、このカウント値は、プロセッサ110の状態が割込禁止状態に遷移してから割込許可状態に遷移するまでの時間に応じた値となる。
さらに、本実施の形態では、プログラムコントローラ20は、割込禁止状態への遷移時および割込許可状態への遷移時にプログラムカウンタのカウント値をそれぞれ取得し、取得したカウント値および割込遅延カウンタ22のカウント値を含むログ情報を出力するようになっている。
これにより、パイプライン処理の影響を考慮して割込処理の遅延時間を測定することができる。
次に、本発明の第2の実施の形態を図面を参照しながら説明する。図2は、本発明に係るプロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法の第2の実施の形態を示す図である。
図2は、パイプライン処理システム200の構成を示すブロック図である。
パイプライン処理システム200は、図2に示すように、プロセッサ210と、メモリ120と、割込発生回路220とで構成されており、これらは、データを転送するための信号線であるバス199で相互にかつデータ授受可能に接続されている。
プロセッサ210は、演算ユニット10、レジスタファイル12、命令デコーダ14および分岐制御部16のほか、割込発生回路220からの割込信号に応じてプロセッサ210の割込を制御する割込コントローラ24と、プロセッサ210の状態を割込許可状態および割込禁止状態のいずれかに遷移させるプログラムコントローラ26と、クロックに基づいてカウント動作を行う割込遅延カウンタ28とで構成されている。
割込遅延カウンタ28は、割込コントローラ24に所定周期で割込信号が入力されているか否かを監視し、割込信号の入力が停止したと判定したときは、カウントを終了し、プログラムカウンタのカウント値を取得する。
次に、本実施の形態の動作を説明する。
次に、命令デコーダ14により、命令コードがメモリ120から読み出され、命令コードがデコードされる。このとき、命令コードがパイプライン処理を行うことを示すものであると、プロセッサ210により、割込禁止命令が割込発生回路220に出力される。割込禁止命令が入力されると、割込発生回路220により、所定クロック数に相当する時間だけ割込信号の発生が停止する。
そして、演算ユニット10により、レジスタファイル12のデータに対してパイプライン処理が行われる。
次に、パイプライン処理が終了すると、割込発生回路220により、所定周期で割込信号が発生し、発生した割込信号が割込コントローラ24に入力される。割込信号の入力が再開すると、割込遅延カウンタ28により、プログラムカウンタのカウント値が取得され、取得されたプログラムカウンタのカウント値、および割込遅延カウンタ28のカウント値を含むログ情報が出力される。またこれと同時に、カウントが開始される。
このようにして、本実施の形態では、所定周期で割込信号を発生させる割込発生回路220と、割込信号に応じてプロセッサ210の割込を制御する割込コントローラ24と、クロックに基づいてカウント動作を行う割込遅延カウンタ28とを備え、割込発生回路220は、プロセッサ210からの割込禁止命令を入力したときは、割込信号の発生を一時的に停止させるようになっており、所定周期で割込信号が発生している間、割込遅延カウンタ28によるカウントを行い、割込遅延カウンタ28のカウント値を含むログ情報を出力するようになっている。
また、上記第1の実施の形態と比して、測定精度は、割込発生回路220の動作クロックに制約されるが、構造上大きな改変がなく実装が比較的容易である。
これにより、割込許可状態への遷移時のプログラムカウンタのカウント値、および割込禁止状態への遷移時のプログラムカウンタのカウント値が得られるので、プロセッサ210の状態が割込許可状態に遷移してから割込禁止状態に遷移するまでの間のプログラムの進行度合いを把握することができる。したがって、システムのリアルタイム性をさらに正確に評価することができる。
これにより、パイプライン処理の影響を考慮して割込処理の遅延時間を測定することができる。
上記第2の実施の形態において、演算ユニット10は、発明6の演算器に対応し、割込コントローラ24は、発明4または12の割込制御手段に対応し、割込発生回路220は、発明4の割込発生手段に対応している。
本実施の形態は、本発明に係るプロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法を、図3に示すように、パイプライン処理を行うプロセッサ310の割込処理の遅延時間を測定する場合について適用したものであり、上記第2の実施の形態と異なるのは、タイマ320を利用して割込遅延カウントプログラムにより遅延時間を測定する点にある。以下、上記第2の実施の形態と異なる部分についてのみ説明し、上記第2の実施の形態と重複する部分については同一の符号を付して説明を省略する。
図3は、パイプライン処理システム300の構成を示すブロック図である。
パイプライン処理システム300は、図3に示すように、プロセッサ310と、メモリ120と、割込発生回路220と、タイマ320とで構成されており、これらは、データを転送するための信号線であるバス199で相互にかつデータ授受可能に接続されている。
プロセッサ310は、演算ユニット10、レジスタファイル12、命令デコーダ14、分岐制御部16、割込コントローラ24およびプログラムコントローラ26で構成されている。
割込遅延カウントプログラム340は、プログラムカウンタのカウント値およびタイマ320の値を起動時に取得し、取得したカウント値をタイマ値と対応付けてメモリ120に順次記憶していく。
まず、割込発生回路220により、所定周期で割込信号が発生し、発生した割込信号が割込コントローラ24に入力される。割込信号が入力されると、割込コントローラ24が動作し、プロセッサ310により、割込コントローラ24の制御に応じて割込遅延カウントプログラム340が実行される。
次に、命令デコーダ14により、命令コードがメモリ120から読み出され、命令コードがデコードされる。このとき、命令コードがパイプライン処理を行うことを示すものであると、プロセッサ310により、割込禁止命令が割込発生回路220に出力される。割込禁止命令が入力されると、割込発生回路220により、所定クロック数に相当する時間だけ割込信号の発生が停止する。
そして、演算ユニット10により、レジスタファイル12のデータに対してパイプライン処理が行われる。
次に、パイプライン処理が終了すると、割込発生回路220により、所定周期で割込信号が発生し、発生した割込信号が割込コントローラ24に入力される。割込信号の入力が再開すると、割込コントローラ24が動作し、プロセッサ310により、割込コントローラ24の制御に応じて割込遅延カウントプログラム340が実行される。
また、上記第1および第2の実施の形態に比して、プロセッサ310に割込遅延カウンタ22,28を設けていないため、実機上でも実現でき、シミュレーションと、実機との比較もとりやすい。
これにより、メモリ120のカウント値およびタイマ値を参照すれば、割込許可状態への遷移時のプログラムカウンタのカウント値、および割込禁止状態への遷移時のプログラムカウンタのカウント値が得られるので、プロセッサ310の状態が割込許可状態に遷移してから割込禁止状態に遷移するまでの間のプログラムの進行度合いを把握することができる。したがって、システムのリアルタイム性をさらに正確に評価することができる。
これにより、パイプライン処理の影響を考慮して割込処理の遅延時間を測定することができる。
上記第3の実施の形態において、演算ユニット10は、発明9の演算器に対応し、割込コントローラ24は、発明7または13の割込制御手段に対応し、メモリ120は、発明7、8、10または13の記憶手段に対応し、割込発生回路220は、発明7の割込発生手段に対応している。
また、上記第2の実施の形態において、割込遅延カウンタ28は、割込信号の入力が再開したと判定したときにログ情報を出力するように構成したが、これに限らず、ログ情報を保持しておき、プログラム等からの取得要求に応じてログ情報を出力するように構成することができる。
Claims (13)
- プロセッサの割込遅延をシミュレートする装置であって、
前記プロセッサの状態を割込許可状態および割込禁止状態のいずれかに遷移させるプログラム制御手段と、クロックに基づいてカウント動作を行う割込遅延カウンタとを備え、
前記プログラム制御手段は、前記プロセッサの状態が前記割込禁止状態に遷移してから前記割込許可状態に遷移するまでの間、前記割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とするプロセッサシミュレータ。 - 請求項1において、
前記プログラム制御手段は、前記割込禁止状態への遷移時および前記割込許可状態への遷移時にプログラムカウンタのカウント値をそれぞれ取得し、取得したカウント値および前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とするプロセッサシミュレータ。 - 請求項1および2のいずれかにおいて、
前記プロセッサは、パイプライン処理を行う演算器を含み、
前記プログラム制御手段は、前記プロセッサが前記パイプライン処理を開始するときは、前記プロセッサの状態を前記割込禁止状態に遷移させるようになっていることを特徴とするプロセッサシミュレータ。 - プロセッサの割込遅延をシミュレートする装置であって、
所定周期で割込信号を発生させる割込発生手段と、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段と、クロックに基づいてカウント動作を行う割込遅延カウンタとを備え、
前記割込発生手段は、前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させるようになっており、
前記所定周期で前記割込信号が発生している間、前記割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とするプロセッサシミュレータ。 - 請求項4において、
前記プロセッサの状態が割込禁止状態に遷移した時および前記プロセッサの状態が割込許可状態に遷移した時にプログラムカウンタのカウント値をそれぞれ取得し、取得したカウント値および前記割込遅延カウンタのカウント値を含むログ情報を出力するようになっていることを特徴とするプロセッサシミュレータ。 - 請求項4および5のいずれかにおいて、
前記プロセッサは、パイプライン処理を行う演算器を含み、前記パイプライン処理を開始するときは、前記割込禁止命令を出力するようになっていることを特徴とするプロセッサシミュレータ。 - プロセッサの割込遅延をシミュレートする装置であって、
所定周期で割込信号を発生させる割込発生手段と、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段と、タイマと、記憶手段とを備え、
前記プロセッサは、前記割込制御手段の制御に応じて、前記割込発生手段に対応する割込遅延カウントプログラムを実行するようになっており、
前記割込発生手段は、前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させるようになっており、
前記割込遅延カウントプログラムは、前記タイマの値を起動時に取得し、取得したタイマ値を前記記憶手段に記憶するようになっていることを特徴とするプロセッサシミュレータ。 - 請求項7において、
前記割込遅延カウントプログラムは、プログラムカウンタのカウント値および前記タイマ値を起動時に取得し、取得したカウント値を前記タイマ値と対応付けて前記記憶手段に記憶するようになっていることを特徴とするプロセッサシミュレータ。 - 請求項7および8のいずれかにおいて、
前記プロセッサは、パイプライン処理を行う演算器を含み、前記パイプライン処理を開始するときは、前記割込禁止命令を出力するようになっていることを特徴とするプロセッサシミュレータ。 - 請求項7記載の割込遅延カウントプログラムであって、
前記タイマの値を起動時に取得し、取得したタイマ値を前記記憶手段に記憶する処理をコンピュータに実行させるためのプログラムであることを特徴とする割込遅延カウントプログラム。 - プロセッサの割込遅延をシミュレートする方法であって、
前記プロセッサの状態を割込許可状態および割込禁止状態のいずれかに遷移させるプログラム制御ステップを含み、
前記プログラム制御ステップは、前記プロセッサの状態が前記割込禁止状態に遷移してから前記割込許可状態に遷移するまでの間、割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力することを特徴とするプロセッサのシミュレート方法。 - プロセッサの割込遅延をシミュレートする方法であって、
所定周期で割込信号を発生させ、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段に前記割込信号を出力する割込発生ステップと、
前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させる割込発生停止ステップと、
前記所定周期で前記割込信号が発生している間、割込遅延カウンタによるカウントを行い、前記割込遅延カウンタのカウント値を含むログ情報を出力する割込遅延カウントステップとを含むことを特徴とするプロセッサのシミュレート方法。 - プロセッサの割込遅延をシミュレートする方法であって、
所定周期で割込信号を発生させ、前記割込信号に応じて前記プロセッサの割込を制御する割込制御手段に前記割込信号を出力する割込発生ステップと、
前記プロセッサからの割込禁止命令を入力したときは、前記割込信号の発生を一時的に停止させる割込発生停止ステップと、
前記割込制御手段の制御に応じて、前記割込信号の発生タイミングでタイマの値を取得し、取得したタイマ値を記憶手段に記憶する割込遅延カウントステップとを含むことを特徴とするプロセッサのシミュレート方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331600A JP2005100017A (ja) | 2003-09-24 | 2003-09-24 | プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331600A JP2005100017A (ja) | 2003-09-24 | 2003-09-24 | プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005100017A true JP2005100017A (ja) | 2005-04-14 |
Family
ID=34460214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331600A Withdrawn JP2005100017A (ja) | 2003-09-24 | 2003-09-24 | プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005100017A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414513C (zh) * | 2005-10-24 | 2008-08-27 | 中国电子科技集团公司第四十五研究所 | 实时运动控制算法仿真调试方法 |
JP2012091237A (ja) * | 2010-10-22 | 2012-05-17 | Fujitsu Ltd | ロボット制御方法及びプログラム |
JP2012133752A (ja) * | 2010-11-29 | 2012-07-12 | Denso Corp | マイクロコンピュータ |
CN112650616A (zh) * | 2021-01-05 | 2021-04-13 | 上海擎昆信息科技有限公司 | 一种中断检测方法、装置和系统 |
CN114625108A (zh) * | 2022-03-21 | 2022-06-14 | 北京经纬恒润科技股份有限公司 | 一种仿真测试方法及装置 |
-
2003
- 2003-09-24 JP JP2003331600A patent/JP2005100017A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414513C (zh) * | 2005-10-24 | 2008-08-27 | 中国电子科技集团公司第四十五研究所 | 实时运动控制算法仿真调试方法 |
JP2012091237A (ja) * | 2010-10-22 | 2012-05-17 | Fujitsu Ltd | ロボット制御方法及びプログラム |
JP2012133752A (ja) * | 2010-11-29 | 2012-07-12 | Denso Corp | マイクロコンピュータ |
CN102591758A (zh) * | 2010-11-29 | 2012-07-18 | 株式会社电装 | 微计算机 |
US8700956B2 (en) | 2010-11-29 | 2014-04-15 | Denso Corporation | Microcomputer |
CN112650616A (zh) * | 2021-01-05 | 2021-04-13 | 上海擎昆信息科技有限公司 | 一种中断检测方法、装置和系统 |
CN114625108A (zh) * | 2022-03-21 | 2022-06-14 | 北京经纬恒润科技股份有限公司 | 一种仿真测试方法及装置 |
CN114625108B (zh) * | 2022-03-21 | 2024-01-30 | 北京经纬恒润科技股份有限公司 | 一种仿真测试方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4770664B2 (ja) | マイクロプロセッサおよびそれを用いたマイクロコンピュータ | |
US8006114B2 (en) | Software programmable timing architecture | |
JP2008210107A (ja) | シミュレーション方法及びシミュレーション装置 | |
JP2005297561A (ja) | プログラマブル・インタフェース | |
JP3669884B2 (ja) | 処理装置 | |
JP2007206933A (ja) | 情報処理装置、情報処理装置におけるブートローダ生成方法およびプログラム転送方法 | |
JP2005100017A (ja) | プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 | |
JPS6019028B2 (ja) | 情報処理装置 | |
JP2010020752A (ja) | 複数のクロックドメインにおいて決定性を促進するテクニック | |
WO2012069830A1 (en) | A method and system for identifying the end of a task and for notifying a hardware scheduler thereof | |
JP2008299729A (ja) | プロセッサ | |
WO2009026361A2 (en) | Method, system and apparatus for measuring an idle value of a central processing unit | |
JP2009230425A (ja) | 情報処理装置 | |
JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
JP2011107939A (ja) | 冗長系情報処理装置 | |
JP2009199424A (ja) | マイクロコンピュータ | |
JP3414579B2 (ja) | プログラマブルコントローラ | |
JPS6236581B2 (ja) | ||
JPS62130427A (ja) | メモリリ−ド/ライト方式 | |
JP3638505B2 (ja) | シミュレーション装置及びマイクロプロセッサ用ソフトウェアシミュレーション方法 | |
JP2968749B2 (ja) | マイクロプログラム調速制御回路 | |
JP2007213415A (ja) | メモリ装置 | |
JP2009205351A (ja) | マイクロコンピュータ | |
JPH04293126A (ja) | データ処理装置のリピート回路 | |
JPS6255738A (ja) | プログラムカウンタトレ−ス機構をもつデ−タ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100129 |