JP4455850B2 - インバータ出力電圧補正装置 - Google Patents

インバータ出力電圧補正装置 Download PDF

Info

Publication number
JP4455850B2
JP4455850B2 JP2003298159A JP2003298159A JP4455850B2 JP 4455850 B2 JP4455850 B2 JP 4455850B2 JP 2003298159 A JP2003298159 A JP 2003298159A JP 2003298159 A JP2003298159 A JP 2003298159A JP 4455850 B2 JP4455850 B2 JP 4455850B2
Authority
JP
Japan
Prior art keywords
voltage
output
inverter
triangular wave
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003298159A
Other languages
English (en)
Other versions
JP2005073347A (ja
Inventor
秀哉 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exen Corp
Original Assignee
Exen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exen Corp filed Critical Exen Corp
Priority to JP2003298159A priority Critical patent/JP4455850B2/ja
Publication of JP2005073347A publication Critical patent/JP2005073347A/ja
Application granted granted Critical
Publication of JP4455850B2 publication Critical patent/JP4455850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、複数の入力電圧に対応するいわゆるインバータ装置を適切に制御するための、インバータ出力電圧補正装置に関するものである。
商用電圧は国ごとに異なっており、大別すると100V程度の国と200V程度の国に分けることができる。そこで、インバータで制御される同一の装置を世界各国で共用するためには、入力電圧に対応してインバータの出力電圧を補正する必要がある。
特開平2−250668号
入力電圧に対応してインバータの出力電圧を補正するようにした装置として、特開平2−250668号の発明がある。
この発明は、出力電圧基準値発生回路の出力と、インバータ入力電圧に応じて電圧値が変化する三角波を発生する三角波発生回路の出力を、波形比較回路において比較し、この波形比較回路からの出力信号によりインバータ部のON/OFFを制御し、インバータの出力電圧を一定に維持するものである。
そしてインバータ入力電圧に応じて三角波発生回路が出力する三角波の電圧値を決定する電圧値設定素子は、インバータ入力電圧範囲内において出力電圧を一定に保つように、任意に設定された固定した乗数の電圧値設定素子が用いられている。
上記従来の方法では、狭い範囲での入力電圧の変化には対応できるが、100Vと200Vというような広範囲の入力電圧の変化には適切に対応することができない。
例えば、入力電圧100Vに対応して出力電圧が任意の電圧に補正されるように電圧設定素子の乗数を設定したとき、この器機に200Vを入力すると、三角波発生回路からの出力波形が歪み、その結果適切な波形比較を行うことができず、100V時に設定した、適切な出力電圧を得ることができない。
同様に、入力電圧200Vに対応して出力電圧を設定すると、100Vを入力したときに適切な出力電圧を得ることができない。
また、三角波発生回路の出力波形の歪みを押さえ、出力電圧の変動範囲を極力小さくすることは、精度の高い特殊な電圧設定素子を用いて補正精度を向上させることによって可能となるが、コストが高く、調整も難しい。
この発明は、広範囲な入力電圧に対応して一定の出力電圧を得ることができ、かつ安価な汎用部品で構成できるインバータ出力補正装置を得ることを課題とするものである。
この発明は、インバータ基準信号発振回路の出力信号に同期しインバータ入力電圧に応じて電圧値の異なる三角波を発生する三角波発生回路の出力と、出力電圧基準値発生回路の出力とを比較する波形比較回路を備え、前記波形比較回路からの出力信号でもってインバータ部のON/OFFを制御し、インバータ出力電圧を制御するPWMインバータにおいて、前記三角波発生回路がインバータ入力電圧に応じて出力する三角波の電圧値を決定するための電圧値設定素子の抵抗値、入力部と前記三角波発生回路との間に接続されたインバータ入力電圧検出回路からの信号により変更可能とし、入力電圧変動にかかわらず前記三角波発生回路の出力波形の歪みを抑え、もってインバータ出力電圧を一定電圧に補正できるインバータ出力電圧補正装置を構成するものである。
前記電圧値設定素子の抵抗値を可変とする手段としては、電圧値設定素子を低電圧に対応する第1素子と、前記第1素子との合成値により高電圧に対応する第2素子とで構成し、低電圧時には第2素子を短絡し、高電圧時にのみ第2素子に入力されるようにする構成により、100V帯と200V帯との切り替えに対応できる。
一層広範囲の入力電圧に対応するためあるいは入力電圧帯を一層細かく設定するためには、複数の素子と複数のスイッチを組み合わせたり、電圧設定素子をトランジスタとして入力電圧に対応して抵抗値を無段階に変化させるようにする構成が採用可能である。
なお、この発明において「三角波」は「鋸歯状波」を含むものである。

この発明において、三角波発生回路においてインバータ入力電圧に応じて出力する三角波の電圧値を決定する電圧値設定素子の抵抗値が、インバータ入力電圧を検出する入力電圧検出回路からの信号により変更可能となっている。したがって、入力電圧が低電圧の場合は低電圧に対応した比較的小さな抵抗値が選択され、入力電圧が高電圧の場合は高電圧に対応した比較的大きな抵抗値が選択される。そのために、入力電圧に拘わらずインバータ部の制御波形が歪むことがなくインバータ部からの出力電圧は一定の電圧に補正され、インバータは適正に作動することとなるので、同一の装置を複数の電圧のもとで使用することが可能となる。
図1はこの発明のインバータ出力電圧補正装置の実施形態を示すものである。この回路図において、三角波発生回路が出力する三角波の電圧値を決定する電圧値設定素子VRとV及び切替回路1以外は、従来の回路と同様である。
図において、入力部1,インバータ部2,出力部3が接続され、インバータ部2を制御するPWM波形発振回路4,ドライブ回路5がインバータ部2に接続されている。前記PWM波形発振回路4には、入力電圧検出回路6で検出された入力電圧に対応し、インバータ基準信号発振回路8の出力と同期した三角波を発生する三角波発生回路7が発生する三角波と、出力電圧基準値発生回路10が発生する基準電圧とを波形比較回路11で比較した結果が入力される。
前記三角波発生回路7は、電圧値設定素子12を含んでいる。
この電圧値設定素子12は、第1素子VRと第2素子とで構成してあり、両素子VRととは直列に接続されている。前記第2素子には並列にスイッチ13が接続してあり、このスイッチ13は前記入力電圧検出回路6の出力によりON/OFF信号を出力する切替回路14の信号によりON/OFFするようにしてある。
100Vと200Vとに対応させようとするときには、第1素子VRの抵抗値を入力電圧が100Vの時に出力電圧が所望の電圧となるように設定し、第1素子VRと第2素子との合成値を入力電圧が200Vの時に出力電圧が前記100V時と同じ電圧となるように設定する。そして、前記切替回路14は、入力電圧が100V帯の時にスイッチ13のON信号を出力し、入力電圧が200V帯の時にスイッチ13のOFF信号を出力するように設定する。
このように構成することにより、入力電圧が100Vの時にはスイッチ13がONであるから第2素子Rは短絡され、第1素子VRのみが機能し、電圧値設定素子12の出力値は第1素子VRの値のみで決定される。したがって、三角波発生回路7からの出力波形は入力電圧100Vに対応したものとなる。
他方、入力電圧が200Vの時にはスイッチ13がOFFであるから、電圧設定素子12の出力値は第1素子VRと第2素子Rとの合成値により決定される。したがって、入力電圧が200Vであっても、三角波発生回路7からの出力波形は歪むことなく、200Vに対応した正常な三角波(波高値は100V時の2倍)が得られる。
図2において、(A)は三角波発生回路の出力波形を示し、実線が入力電圧が100Vのときの波形、点線が入力電圧が200Vのときの波形である。これらの波形を出力電圧基準値発生回路から出力される出力電圧基準値と比較し、入力電圧が100Vのときには図2(B)の波形が得られ、入力電圧が200Vのときには図2(C)の波形が得られる。
前記図2(B)の波形は(C)の波形の2倍の幅であり、波高値は同じである。
前記波形比較回路11からの出力はPWM波形発振回路4に入力され、PWM波形発振回路からの出力によりインバータ部2を制御する。
ここで、入力部1における入力電圧が100Vの場合は、前記図2(B)に示す波形が波形比較回路11から出力されるので、PWM波形発振回路4からはそれに対応する制御波形が出力され、入力電圧が200Vの場合は、前記図2(C)に示す波形が波形比較回路11から出力され、それに対応する制御波形がPWM波形発振回路4から出力される。
その結果、インバータ部2からは入力電圧100V時と200V時とで実効出力電圧が同じとなる。
図3はインバータ部2からの出力波形を示すものであり、200V入力時は100V入力時と比較して波高値は2倍、幅は1/2であり、実効出力電圧が同じであることが分かる。
このように、入力電圧に対応して電圧値設定素子の抵抗値が変化するので、入力電圧の変動に拘わらず、三角波発生回路からの出力波形が歪むことなく、同じ波形を出力することができ、大幅に異なる入力電圧に対しても常に精度の高い出力電圧補正が行える。
この発明は、入力電圧に対して適切な電圧設定素子の抵抗値を得ることができ、広範囲な入力電圧に対しても精度の高い出力補正を行うことができる。また安価な汎用部品でインバータ出力補正装置を構成することができ、産業上有効なものである。
この発明実施形態の回路図である。 この発明実施形態の波形比較回路の説明図である。 この発明実施形態のインバータ部出力波形を示す図である。
符号の説明
1 入力部
2 インバータ部
3 出力部
4 PWM波形発振回路
5 ドライブ回路
6 入力電圧検出回路
7 三角波発生回路
8 インバータ基準信号発振回路
10 出力電圧基準値発生回路
11 波形比較回路
12 電圧設定素子
13 スイッチ
14 切替回路

Claims (2)

  1. インバータ基準信号発振回路の出力信号に同期しインバータ入力電圧に応じて電圧値の異なる三角波を発生する三角波発生回路の出力と、出力電圧基準値発生回路の出力とを比較する波形比較回路を備え、前記波形比較回路からの出力信号でもってインバータ部のON/OFFを制御し、インバータ出力電圧を制御するPWMインバータにおいて、
    前記三角波発生回路がインバータ入力電圧に応じて出力する三角波の電圧値を決定するための電圧値設定素子の抵抗値を、入力部と前記三角波発生回路との間に接続されたインバータ入力電圧検出回路からの信号により変更可能とし、入力電圧変動にかかわらず前記三角波発生回路の出力波形の歪みを抑え、もってインバータ出力電圧を一定電圧に補正できるものとした、
    インバータ出力電圧補正装置
  2. 電圧値設定素子は、低電圧に対応する第1素子と、前記第1素子との合成値により高電圧に対応する第2素子とで構成し、低電圧時には第2素子を短絡し、高電圧時にのみ第2素子に入力されるようにした、請求項1記載のインバータ出力電圧補正装置
JP2003298159A 2003-08-22 2003-08-22 インバータ出力電圧補正装置 Expired - Fee Related JP4455850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003298159A JP4455850B2 (ja) 2003-08-22 2003-08-22 インバータ出力電圧補正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003298159A JP4455850B2 (ja) 2003-08-22 2003-08-22 インバータ出力電圧補正装置

Publications (2)

Publication Number Publication Date
JP2005073347A JP2005073347A (ja) 2005-03-17
JP4455850B2 true JP4455850B2 (ja) 2010-04-21

Family

ID=34403738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298159A Expired - Fee Related JP4455850B2 (ja) 2003-08-22 2003-08-22 インバータ出力電圧補正装置

Country Status (1)

Country Link
JP (1) JP4455850B2 (ja)

Also Published As

Publication number Publication date
JP2005073347A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
US7339407B2 (en) DLL circuit for providing an adjustable phase relationship with respect to a periodic input signal
JP6772980B2 (ja) 車載用の信号発生回路及び車載用電源装置
WO2018061749A1 (ja) 信号発生回路及び電源装置
JP2008289317A (ja) 並列多重チョッパの制御装置
JP4455850B2 (ja) インバータ出力電圧補正装置
JPS63143887A (ja) 半導体レ−ザ駆動回路
JPH10145807A (ja) オートカットオフ回路
CN108633322B (zh) 电机控制系统
JPH02273785A (ja) 画像表示装置
JPS588794B2 (ja) 垂直発振回路
JPH05183406A (ja) 自動位相補正回路
JP2008187795A (ja) 電力変換装置
JP2009033554A (ja) パルス幅制御装置
JP6317175B2 (ja) 溶接用電源装置
JP2006166650A (ja) サイリスタ変換器の制御装置
JPH09154284A (ja) 電力変換器の制御装置
US11196378B2 (en) Motor control device
JP2000357596A (ja) 放電ランプ点灯装置
JPH07114424A (ja) 電源電圧制御方法
JP4114802B2 (ja) ランプ点灯装置
JP3435932B2 (ja) アナログ信号クランプ回路
JPH01268354A (ja) マルチスキャンモニタ用水平偏向回路
JPH0297278A (ja) インバータ装置の制御方法
KR980010005U (ko) 멀티시스템용 콘버젼스 보정회로
KR20040006177A (ko) 직선성을 개선한 톱니파 발진회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4455850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160212

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees