KR20040006177A - 직선성을 개선한 톱니파 발진회로 - Google Patents
직선성을 개선한 톱니파 발진회로 Download PDFInfo
- Publication number
- KR20040006177A KR20040006177A KR1020020040167A KR20020040167A KR20040006177A KR 20040006177 A KR20040006177 A KR 20040006177A KR 1020020040167 A KR1020020040167 A KR 1020020040167A KR 20020040167 A KR20020040167 A KR 20020040167A KR 20040006177 A KR20040006177 A KR 20040006177A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- resistor
- sawtooth
- circuit
- sawtooth wave
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Details Of Television Scanning (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명에 따른 톱니파 발진회로는 제너다이오드ZD1, 이 제너다이오드ZD1에 직렬로 접속된 제1저항R1, 그리고 이 제너다이오드ZD1와 제1저항R1의 중간 접속점에 연결된 제1트랜지스터TR1, 이 제1트랜지스터TR1의 에미터측에 접속된 제2저항R2 그리고 제1트랜지스터의 콜렉터측에 접속된 제1콘덴서C1로 이루어진 정전류회로와, 제2트랜지스터TR2와, 이 제2트랜지스터의 콜렉터측이 정전류회로의 제1트랜지스터TR1의 콜렉터측에 접속되며, 제2트랜지스터TR2의 베이스 측에는 펄스입력단자와 제2콘덴서C2가 직렬로 접속되고, 베이스와 제2콘덴서C2를 사이에 두고 제3저항R3 및 다이오드D1가 병렬로 접속된 방전회로를 포함하며, 상기 정전류회로의 제1트랜지스터TR1의 에미터측에는 제1가변저항이 직렬로 접속되어 출력톱니파의 최상측부근의 왜곡을 보정하고, 상기 방전회로의 제2트랜지스터TR2의 에미터측에는 제2가변저항이 직렬로 접속되어 출력톱니파의 최하측 부근의 왜곡을 보정한다.
Description
본 발명은 톱니파 발진회로에 관한 것으로서, 특히 출력 톱니파형의 최저점 부근과 최고점 부근의 파형왜곡을 보정하여 직선성이 양호한 톱니파 발진회로에 관한 것이다.
종래, 정전류회로와 방전회로로 구성되는 톱니파 발진회로의 경우는 정전류회로의 트랜지스터의 콜렉터 측에 연결된 콘덴서의 용량오차로 인해 출력 톱니파의 최저점 부근과 최대점 부근에 직선성이 왜곡된 파형이 나타난다. 또한 복수의 톱니파 발진기를 구성하는 경우 이러한 왜곡을 조정할 수 있는 방법이 없어 동일한 독립된 파형을 위상차에 관계없이 얻는 것이 불가능하였다.
본 발명은 이러한 문제점을 해소하기 위한 것으로서, 톱니파 발진회로에서 발생하는 직선성 왜곡현상을 보정할 수 있는 개선된 직선성을 갖는 톱니파를 생성할 수 있는 톱니파 발진회로를 제공하는 것이다.
본 발명은 또한 독립된 복수의 발진기를 사용하더라도 동일위상이나 다른 위상의 톱니파에 대해 독립된 일정 톱니파를 얻을 수 있는 톱니파 발진기를 제공하는 것이다.
도 1은 본 발명의 일실시예에 따른 직선성을 개선한 톱니파 발진회로의 회로도.
도 2는 발진회로에서 출력되는 톱니파와 방전회로에 입력되는 펄스와의 관계를 나타내는 곡선도.
도 3은 종래 톱니파 발진회로에서 발생되는 톱니파의 최대점부근의 왜곡상태를 나타내는 곡선도.
도 4는 정전류회로의 트랜지스터의 에미터저항과 가변저항의 크기변화에 따라 톱니파의 최대점부근의 파형변화상태를 설명하기 위한 곡선도.
도 5는 방전회로의 트랜지스터의 에미터 가변저항의 크기변화에 따라 톱니파 최저점 부근의 파형변화상태를 설명하기 위한 곡선도.
도 6은 본 발명의 일실시예에 따라 동일 위상의 복수의 톱니파발진기를 구성한 경우의 출력 톱니파형들 간의 관계를 나타내는 도면.
도 7은 본 발명의 일실시에 따른 다른 위상의 복수의 톱니파발진기를 구성한 경우의 출력 톱니파형들 간의 관계를 나타내는 도면.
상기 목적을 실현하기 위해 본 발명의 제1구성특징에 따른 톱니파발진회로는 제너다이오드ZD1, 이 제너다이오드ZD1에 직렬로 접속된 제1저항R1, 그리고 이 제너다이오드ZD1와 제1저항R1의 중간 접속점에 연결된 제1트랜지스터TR1, 이 제1트랜지스터TR1의 에미터측에 접속된 제2저항R2 그리고 제1트랜지스터의 콜렉터측에 접속된 제1콘덴서C1로 이루어진 정전류회로와, 제2트랜지스터TR2와, 이 제2트랜지스터의 콜렉터측이 정전류회로의 제1트랜지스터TR1의 콜렉터측에 접속되며, 제2트랜지스터TR2의 베이스 측에는 펄스입력단자와 제2콘덴서C2가 직렬로 접속되고, 베이스와 제2콘덴서C2를 사이에 두고 제3저항R3 및 다이오드D1가 병렬로 접속된 방전회로를 포함하고, 상기 정전류회로의 제1트랜지스터TR1의 에미터측에는 제1가변저항이 직렬로 접속되어 출력톱니파의 최상측부근의 왜곡을 보정하고, 상기 방전회로의 제2트랜지스터TR2의 에미터측에는 제2가변저항이 직렬로 접속되어 출력톱니파의 최하측 부근의 왜곡을 보정하는 것을 특징으로 한다.
본 발명의 제2구성특징에 따른 톱니파 발진회로는 제1구성특징에 따른 톱니파 발진기를 복수로 구성하여 동일한 리셋펄스를 인가하여 동시에 여러개의 독립된 동일한 톱니파를 얻도록 하는 것을 특징으로 한다.
본 발명의 제3구성특징에 따른 톱니파 발진회로는 제1구성특징에 따른 톱니파 발진기를 복수로 구성하여 위상이 다른 리셋펄스를 인가하여 동시에 여러개의 위상이 다른 독립된 동일한 톱니파를 얻도록 하는 것을 특징으로 한다.
다음에, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따른 톱니파 발진회로를 나타내며, 도면에서 볼 때 좌측의 제너다이오드ZD1, 제1저항R1, 제1트랜지스터TR1, 제2저항R2, 제1가변저항VR1, 콘덴서C1은 함께 정전류회로를 구성하고, 도면에서 볼때 우측의 제2트랜지스터TR2, 제2가변저항VR2, 제2콘덴서C2, 제3저항R3, 다이오드D1는 방전회로를 구성한다.
먼저, 정전류회로는 도면에서도 알 수 있는 바와같이, 제너다이오드ZD1, 이 제너다이오드ZD1에 직렬로 접속된 제1저항R1, 그리고 이 제너다이오드ZD1와 제1저항R1의 중간 접속점에 연결된 제1트랜지스터TR1, 이 제1트랜지스터TR1의 에미터측에 접속된 제2저항R2과 제1가변저항VR1, 그리고 제1트랜지스터의 콜렉터측에 접속된 제1콘덴서C1로 이루어진다.
방전회로의 제2트랜지스터TR2는 그 콜렉터측이 정전류회로의 제1트랜지스터TR1의 콜렉터측에 접속되며, 에미터 측에는 제2가변저항VR2이 접속되어 있다. 제2트랜지스터TR2의 베이스 측에는 펄스입력단자와 제2콘덴서C2가 직렬로 접속되고, 베이스와 제2콘덴서C2를 사이에 두고 제3저항R3 및 다이오드D1가 병렬로 접속되어 있다.
다음에, 상기 구성에 따른 본 발명의 톱니파 발진기의 동작을 설명한다.
도 1을 참조할 때, 정전류회로에서 제너다이오드ZD1와 제1저항R1에 의해서 제1트랜지스TR1의 베이스에 정전압이 인가되면, 제1트랜지스TR1의 에미터에 제1가변저항VR1과 저항R2에 의하여 일정한 전류가 콜랙터에 흐르도록 제1트랜지스터TR1가 제어된다. 이 일정한 전류에 의해서 제1콘덴서C1에는 일정한 속도로 전압이 충전하게 된다. 제1콘덴서C1의 충전 속도는 제1트랜지스터TR1의 에미터 저항,즉 제1저항R1 및 제1가변저항VR1의 크기에 따라 달라진다. 정전류에 의해서 제1콘덴서C1의 전압 파형은 직성성이 양호한 톱니파로 생성된다.
한편, 제2트랜지스터TR2, 제3저항R3, 다이오드D1, 제2콘덴서C2로 이루어진 방전회로에 대해 펄스단자PULSE 단자에 일정한 주기의 리셋펄스가 입력되면 펄스기간에 제2콘덴서C2를 경유하여 제2트랜지스터TR2의 베이스로 전류가 흐르고 제2트랜지스터TR2의 콜렉터와 에미터 사이가 온이 되어 정전류회로의 제1콘덴서C1에 충전된 전압이 방전을 행하게 된다. 이때 제2가변저항VR2으로 펄스기간에 베이스로 흐르는 전류의 양을 조정할 수 있다.
도 1에서 정전류회로의 제1가변저항VR1을 조정하면 제1콘덴서C1를 충전하는 정전류의 양을 변화시킬 수 있으므로 제1콘덴서C1를 통해 출력되는 목표 톱니파의 경사각도의 조정도 가능하게 된다. 즉, 도 3에서 알 수 있는 바와같이, 톱니파의 최대점 부근(도3의 A, 도 4 참조)의 직선성을 보정 할 수 있다.
또한 방전회로의 제2가변저항VR2를 조정하면 제2트랜지스터TR2의 베이스 전류를 조정할 수 있으므로, 톱니파의 개시점(도3의 B, 도 5참조)의 직선성도 보정할 수 있다.
도 4를 참조하면, 정전류회로의 제1가변저항VR1과 제2저항R2의 합(VR1+R2) 이 기준치 보다 작을 경우에는 제1콘덴서C1의 충전이 빨리 완료되어 다음 펄스가 인가 될 때까지 제1콘덴서C1의 전압이 최대 전압 상태로 유지된다. 이때에는 도4의 곡선A와 같이 톱니파 파형의 최대 전압 부근에서 직선성이 나빠지게 된다. 이와같이 최대전압부근의 직선성이 왜곡될 경우 제1가변저항과 제2저항의 합(VR1+R2)을 커지는 방향으로 조정하여 제1콘덴서C1의 충전시간을 상대적으로 느리게 지연시켜다음 펄스가 인가 될 시점이 될 때 제1콘덴서C1의 충전전압이 최대 전압이 되도록 조정을 하면 도 4의 곡선B와 같이 양호한 직선성을 갖는 톱니파를 얻을 수 있다.
도 5를 참조하면, 방전회로에서 펄스단자PULSE에 인가되는 리셋펄스는 일정한 주기를 가지는 펄스가 입력된다. 이 펄스가 인가되면 방전회로의 제2트랜지스터TR2의 베이스에 전압이 인가되어 제2트랜지스터TR2의 에미터와 콜렉터간이 온상태가 되므로 정전류회로의 제1콘덴서C1에 충전된 전압이 방전을 시작하게 된다. 입력된 리셋펄스가 로우(LOW로)로 되면 방전회로의 제2트랜지스터TR2의 콜렉터와 에미터 사이는 오프가 되어 정전류회로의 제1콘덴서C1가 다시 충전을 시작한다. 여기서 방전회로의 제2트랜지스터TR2의 베이스와 에미터 사이에는 접합용량이 존재하게 되므로 펄스가 인가되었을 때 이 접합 용량에 일부전압이 충전된 상태로 남아 있게된다. 따라서, 이 잔류접합용량으로 인해 펄스가 로우 상태로 되어도 접합용량에 충전된 전압으로 인해 콜렉터와 에미터가 오프되지 않는다. 즉, 실질적으로는 접합용량의 전압이 완전히 방전되어야만 콜렉터와 에미터의 오프가 이루어지는 것이다. 이것은 방전회로의 제2트랜지스터TR2의 콜렉터와 에미터 간 온 지연상태가 발생하는 것을 의미한다. 이 접합용량은 제2트랜지스터TR2의 베이스와 에미터 사이에 흐르는 전류량에 비례하여 충전량이 달라진다. 그러므로 제2가변저항VR2의 저항 값이 낮을 때는 충전전류가 커져서 많은 양이 충전되고 펄스가 오프 되어도 제2트랜지스터TR2의 콜렉터와 에미터 간이 즉시 오프 되지 못하여 도 5의 곡선F와 같이 제2트랜지스터TR2의 온 상태가 계속된다. 그러나 지연시간이 지난 후에야 제2트랜지스터TR2가 오프 되어 톱니파가 개시된다. 따라서 방전회로의 제2트랜지스터TR2의 에미터측에 연결된 제2가변저항VR2의 저항을 큰 방향으로 조정하게 되면 제2트랜지스터TR2의 베이스와 에미터간에 충전전류를 줄일 수 있고 제2트랜지스터TR2의 온 지연상태를 최소가 되도록 조정하여 도 5의 곡선E와 같이 직선성이 양호한 톱니파로 조정 할 수 있다.
이와 같이 톱니파 발진회로에서 정전류회로의 제1트랜지스터TR1의 에미터측에 접속된 제1가변저항VR1과 방전회로의 제2트랜지스터TR2의 에미터측에 접속된 제2가변저항VR2를 조정함으로서 도 2와 같은 양호한 직선성을 갖는 톱니파를 얻을 수 있다.
도 6은 도 1의 톱니파 발진기를 동시에 복수(여기서는 2개)로 구성한 경우의 개략도로서, 이 경우 동일위상의 독립된 동일한 파형의 톱니파를 얻을 수 있으며, 또한 도 7과 같이 본 발명에 의한 톱니파발진기를 여러개 구성하여 다른 위상의 독립된 동일한 파형의 톱니파를 얻는 구성도 가능하다.
이상과 같은 구성을 통해 본 발명은 다음과 같은 효과를 얻을 수 있다.
첫째, 종래의 통상적인 톱니파발진기에서 생성된 톱니파는 회로의 전원전압의 최대전원전압 부근과 최소전원전압 부근에서 비직선적 현상이 발생한다. 본 발명은 이러한 문제점을 정전류회로의 트랜지스터 에미터측과 방전회로의 트랜지스터의 에미터측에 각각 가변저항을 접속하여 왜곡율을 보정함으로써 해소할 수 있다.
둘째, 도 6 또는 도7의 W1과 W2와 같이 독립된 톱니파발진기에서 같은 모양의 톱니파를 생성하여 두 파형을 비교하여 처리 할 경우, 두 파형이 일치하지 않을 때에는 파형 오차에 의한 에러로 나타난다(디지털 증폭방법에서 신호 왜곡율로 나타난다.). 이것을 방지하기 위해서 본 발명의 조정방법에 의하여 각 톱니파를 일치시키는 보정을 할 수가 있다.
Claims (3)
- 제너다이오드ZD1, 이 제너다이오드ZD1에 직렬로 접속된 제1저항R1, 그리고 이 제너다이오드ZD1와 제1저항R1의 중간 접속점에 연결된 제1트랜지스터TR1, 이 제1트랜지스터TR1의 에미터측에 접속된 제2저항R2 그리고 제1트랜지스터의 콜렉터측에 접속된 제1콘덴서C1로 이루어진 정전류회로와,제2트랜지스터TR2와, 이 제2트랜지스터의 콜렉터측이 정전류회로의 제1트랜지스터TR1의 콜렉터측에 접속되며, 제2트랜지스터TR2의 베이스 측에는 펄스입력단자와 제2콘덴서C2가 직렬로 접속되고, 베이스와 제2콘덴서C2를 사이에 두고 제3저항R3 및 다이오드D1가 병렬로 접속된 방전회로를포함하는 톱니파 발진회로로서,상기 정전류회로의 제1트랜지스터TR1의 에미터측에는 제1가변저항이 직렬로 접속되어 출력톱니파의 최상측부근의 왜곡을 보정하고, 상기 방전회로의 제2트랜지스터TR2의 에미터측에는 제2가변저항이 직렬로 접속되어 출력톱니파의 최하측 부근의 왜곡을 보정하는 것을 특징으로 하는 톱니파 발진회로.
- 제1항에 따른 톱니파 발진기를 복수로 구성하여 동일한 리셋펄스를 인가하여 동시에 여러개의 독립된 동일한 톱니파를 얻도록 하는 것을 특징으로 하는 톱니파 발진회로.
- 제1항에 따른 톱니파 발진기를 복수로 구성하여 위상이 다른 리셋펄스를 인가하여 동시에 여러개의 위상이 다른 독립된 동일한 톱니파를 얻도록 하는 것을 특징으로 하는 톱니파 발진회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0040167A KR100487170B1 (ko) | 2002-07-11 | 2002-07-11 | 직선성을 개선한 톱니파 발진회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0040167A KR100487170B1 (ko) | 2002-07-11 | 2002-07-11 | 직선성을 개선한 톱니파 발진회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040006177A true KR20040006177A (ko) | 2004-01-24 |
KR100487170B1 KR100487170B1 (ko) | 2005-05-11 |
Family
ID=37316092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0040167A KR100487170B1 (ko) | 2002-07-11 | 2002-07-11 | 직선성을 개선한 톱니파 발진회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100487170B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150048635A (ko) * | 2013-10-28 | 2015-05-07 | 오므론 가부시키가이샤 | 급전 회로 및 당해 급전 회로를 구비하는 전자 기기 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207493A (en) * | 1981-06-16 | 1982-12-20 | Matsushita Electric Ind Co Ltd | Convergence device |
JPS6087407A (ja) * | 1983-10-20 | 1985-05-17 | Toshiba Corp | 磁気記録再生装置の音声トラツキング補正回路 |
KR0116804Y1 (ko) * | 1994-12-29 | 1998-05-15 | 김만제 | 삼각형태의 파형 발생회로 |
KR19980032656U (ko) * | 1996-12-04 | 1998-09-05 | 김영환 | 모니터의 편향 코일의 편향 보정회로 |
JP2002025474A (ja) * | 2000-07-12 | 2002-01-25 | Sony Corp | 偏向ヨーク及び表示装置 |
-
2002
- 2002-07-11 KR KR10-2002-0040167A patent/KR100487170B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150048635A (ko) * | 2013-10-28 | 2015-05-07 | 오므론 가부시키가이샤 | 급전 회로 및 당해 급전 회로를 구비하는 전자 기기 |
Also Published As
Publication number | Publication date |
---|---|
KR100487170B1 (ko) | 2005-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3297878B2 (ja) | ピークツーピーク電圧制御装置を有する精密rc発振器 | |
US20050184778A1 (en) | Apparatus and method for increasing the performance of a clock-based digital pulse width modulation generator | |
KR100487170B1 (ko) | 직선성을 개선한 톱니파 발진회로 | |
JPH0821746B2 (ja) | 半導体レ−ザ駆動回路 | |
JP7206062B2 (ja) | 発振回路および発振回路の制御方法 | |
US4147963A (en) | Vertical deflection system for a television receiver | |
US4052645A (en) | Vertical deflection circuit | |
JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
JPS588794B2 (ja) | 垂直発振回路 | |
JP2979934B2 (ja) | ディジタル温度補償発振器 | |
JP3136890B2 (ja) | プログラマブル遅延発生装置 | |
JPS61174880A (ja) | 水平出力回路 | |
US7126520B2 (en) | Segmented sawtooth generator | |
KR0110705Y1 (ko) | 파형 발생 장치 | |
JP2005204217A (ja) | Pwm変調回路及びそれを用いたd級増幅回路 | |
JP3128394B2 (ja) | 発振回路 | |
JPS641797Y2 (ko) | ||
JPH1013197A (ja) | のこぎり波発生回路 | |
US20010045805A1 (en) | Deflection-distortion correcting circuit | |
JPH057117A (ja) | ハイパスフイルタ型自動利得制御増幅器 | |
JP4455850B2 (ja) | インバータ出力電圧補正装置 | |
JPH0685622A (ja) | 発振回路 | |
KR940006089Y1 (ko) | 톱니파 발생회로 | |
JPH1189227A (ja) | 高圧電源回路 | |
US20030160661A1 (en) | Pulse width modulation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100427 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |