JP4454944B2 - 磁気抵抗素子を用いた不揮発の固体磁気メモリの製造方法 - Google Patents
磁気抵抗素子を用いた不揮発の固体磁気メモリの製造方法 Download PDFInfo
- Publication number
- JP4454944B2 JP4454944B2 JP2003057030A JP2003057030A JP4454944B2 JP 4454944 B2 JP4454944 B2 JP 4454944B2 JP 2003057030 A JP2003057030 A JP 2003057030A JP 2003057030 A JP2003057030 A JP 2003057030A JP 4454944 B2 JP4454944 B2 JP 4454944B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- wiring
- layer
- magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗素子を用いた不揮発の固体磁気メモリ（ＭＲＡＭ：Magnetic Random Access Memory）及びその製造方法に関するものであり、特に、磁性膜として膜面垂直方向に磁化容易軸を有する磁気抵抗素子を用いたＭＲＡＭに関するものである。
【０００２】
【従来の技術】
ＭＲＡＭは半導体メモリと同じく稼働部のない固体メモリであるが、電源が断たれても情報を失わない、繰り返し書換回数が無限回、放射線が入射しても記録内容が消失する危険性がない等、半導体メモリと比較して有利な点がある。特に近年、トンネル磁気抵抗効果（ＴＭＲ）素子は、従来から提案されている異方性磁気抵抗効果、スピン散乱型の巨大磁気抵抗効果（ＧＭＲ）を用いた磁性薄膜素子と比較して大きな磁気抵抗比が得られるため注目されている。
【０００３】
そのような中で、磁性膜の磁化方向を膜面垂直方向としたＭＲ素子及びそれを用いたＭＲＡＭが提案されている。たとえば、特許文献1においては、膜面垂直方向に磁化容易軸を有する磁性膜による磁気抵抗素子及びそれを用いたＭＲＡＭが開示されている。該文献においては図１１に示すように、非磁性層を垂直磁化膜である、第１磁性層、第２磁性層ではさんだ構成となっている。
【０００４】
また特許文献２には図１２に示すようなＭＲＡＭのメモリセルの構造に関して開示がある。図中、１は基板、２はソース領域、３はドレイン領域、４はゲート線、５はプラグ、６はビット線、９は磁気抵抗効果膜、１０は書き込み線、１１は素子分離領域、１２はソース電極である。
スイッチ素子としてソース領域２、ドレイン領域３およびゲート線４から構成されるＭＯＳＦＥＴが設けられた基板の対応するＭＯＳＦＥＴのドレイン領域３の直上に磁気抵抗効果膜９によるＭＲ素子が配された構成が開示されている。
【０００５】
【特許文献１】
特開平11-213650号公報
【特許文献２】
特開2002-176150号公報
【０００６】
【発明が解決しようとする課題】
垂直磁化膜を用いたＭＲ素子は、微細化した場合に磁化を安定して保持しやすいという特徴を有している。また、特許文献2の構成によれば、メモリセル内のメモリ素子とスイッチ素子との位置関係を規定することにより、1ビットのセルサイズを小さくできるという特徴を有している。
【０００７】
しかしながら、ＭＲ素子と該ＭＲ素子に情報を記録するために配される書き込み配線との関係に関しては、まだ検討の余地が残されているのが現状である。一般にＭＲＡＭにおいては、情報の記録のために磁界を印加する手段として、配線とそれに流す電流により誘起される磁界を利用する。このため、書き込み配線を、ＭＲ素子に対して磁化容易軸方向、垂直磁化膜においては、膜面垂直方向に磁界が印加されるような位置に配する必要がある。
【０００８】
膜面垂直方向の磁界を効率良く活用するための書き込み線の配置は、理想的には、MR素子の側面に形成され、かつ距離的に接近していることが好ましいが、プロセスの制約上、データ書き込み線をＭＲ素子の側面に配置する場合にはＭＲ素子と書き込み線の電気的な絶縁性を保つために、最小加工寸法以上の距離を置かなければならない。この課題を解決するために、特許文献２では、書き込み線をＭＲ素子よりも基板側に配置することで、ＭＲ素子と書き込み線の距離を近づける工夫がなされているが、書き込み線を形成した後で、ＭＲ素子を形成するというプロセス順序になるため、書き込み線形成後に平坦化プロセスを導入しなければならない。しかし、通常、平坦化プロセスでは、400nm〜700nm程度の段差バラツキが生じ、最先端プロセスを用いた場合も100nm〜200nm程度の段差バラツキが生じるため、ＭＲ素子と書き込み線の距離は、積層方向で200nm以上保つ必要がある。また、書き込み線をＭＲ素子よりも基板側に形成すると、書き込み線の磁界垂直成分の最も有効な部分を活用することができない上に、パターニングプロセスの位置ずれのため、最小加工寸法の1/2〜1/3程度ＭＲ素子と書き込み線の距離を離さなければならない。
【０００９】
【課題を解決するための手段】
このように、垂直磁化膜を用いたＭＲＡＭにおいては、書き込み線作成プロセスが困難であり、ＭＲ素子と書き込み配線との位置関係、及びそれを実現するためのプロセスに関しては検討の余地を残していた。
【００１０】
本発明は上記課題に鑑み、書き込み配線とＭＲ素子との最適な位置関係、及びそれを実現するためのプロセスを提供することを目的とする。
【００１１】
本発明の磁気メモリの形成方法は、膜面垂直方向に磁化容易軸を有する第１の磁性層と膜面垂直方向に磁化容易軸を有する第２の磁性層と、該第１の磁性層と第２の磁性層との間に非磁性層を有する磁気抵抗素子と、該磁気抵抗効果素子の側面近傍に設けられたデータ書き込み用金属配線と、を有する磁性メモリの作製方法であって、
半導体基板上にＣＭＯＳトランジスタを形成する工程と、
前記ＣＭＯＳトランジスタのソース・ドレインに対応する領域に第１のプラグを形成する工程と、
前記第１のプラグに対応する配線層を形成する工程と、
前記配線層と接続する第２のプラグを形成する工程と、
前記第２のプラグ上に前記磁気抵抗素子を形成する工程と、
前記磁気抵抗効果素子と前記データ書き込み用金属配線とを電気的に絶縁するために、これらを分離するサイドウォールを、前記磁気抵抗素子上に金属膜からなるバッファ層を形成した後、全面に絶縁膜を形成し、該絶縁膜のエッチングを前記バッファ層でエッチストップさせることにより、前記磁気抵抗素子に接し、その幅が、プロセスの最小加工寸法に依らず、２０ｎｍ〜５００ｎｍで形成する工程と、
基板全面に書き込み配線用の金属膜を成膜し、エッチングプロセスを用いて、書き込み線を形成し、金属膜からなるバッファ層と接続するビット線を形成する工程と、を備える。
【００１２】
【発明の実施の形態】
本発明の実施形態を、図面を用いて説明する。
【００１３】
（実施例１）
図1に本実施例のメモリ素子の断面構造を示す。図において、11は半導体基板、12はソース領域、13はゲート電極（ワード配線）、14はドレイン領域、15はメモリ素子であるＭＲ素子、16はメモリ素子に情報記録のための磁界を印加するための書き込み配線、17はビット線、18はＭＲ素子と書き込み配線を分離している絶縁部である。本実施形態においては、絶縁部18を介して書き込み配線がＭＲ素子に側部に配されており、その幅は、情報再生時、ビット線により印加される電圧によって流れる電子が、トンネルして書き込み配線16に流れない距離もしくは、記録時に書き込み配線16に印加する電圧によって流れる電子が絶縁部18をトンネルしない距離のいずれか大きい値以上の厚さで形成されている。このような位置に配置することにより、効率良く電流磁界をＭＲ素子に印加することができるため、消費電力を低減させることが可能となる。また、使用する電源電圧にもよるが、効率よく磁界が印加されるために、500nｍ程度以内に配置するのが良い。
【００１４】
具体的に図1の断面構成を有するＭＲＡＭのプロセスフローを説明する。
【００１５】
図2において、まずＳｉ単結晶からなる半導体基板を用意する。本例においては、ツインウエル方式のＣＭＯＳ構造を採用しているため、基板の導電型はｐ、nどちらを用いても良い。その半導体基板上に周辺回路及びメモリセルアレイを1チップ内につくりこむ。ここではメモリセル内のスイッチ素子としてnMOSを用いた例を示す。周辺回路部22に関してはＣＭＯＳプロセスを用いることが出来る。
【００１６】
まず周辺回路のN-Well221およびP-Well222、nMOSのチャネルを提供するためのP-Well21領域を、それぞれボロン、リンなどの不純物をドーピングした後アニール処理をすることにより形成する。その後ＬＯＣＯＳ等により素子分離を行なう。
【００１７】
次に、ゲート絶縁膜と酸化シリコン膜を形成した後、s-Si膜をＬＰＣＶＤ(減圧化学気層成長法)、により成膜し、熱処理をしてpolySiからなるゲート電極層を形成する。図においては熱処理の段階でpolySiの表面に形成される酸化物層を図示している。また、他にゲート電極の材料としてはＡｌなどの金属層により形成してもよい。
【００１８】
次に図3に示すようにMOSFETのソース、ドレイン領域及び素子分離領域上に形成されたゲート絶縁膜、ゲート電極層をパターニングして、ゲートに該当する部分のみに上記ゲート絶縁膜、ゲート電極を残す。その後、セルフアライン方式により、ソース・ドレイン領域に対応する箇所に不純物のドーピングを行ないn+領域31、p+領域32を形成する。このとき、ゲート電極にドーピングして抵抗値を制御することも可能であるし、ゲート電極上にスパッタ等によりＷ，Ｔｉ等を積層しポリサイド、サリサイド構造とし抵抗値を制御してもよい。
【００１９】
次に図4に示すように、ＬＰＣＶＤ法等によりＳｉＯ2を全面に形成した後に、エッチバックにより不要な部分のＳｉＯ2を除去してスペーサとしてサイドウォールとなる絶縁膜41を形成する。
【００２０】
次に図５に示すように、全面にパッシベーションとなる絶縁膜を形成した後、ソース・ドレインに対応する領域にコンタクトホールを形成する。その後Ｔｉをスパッタにより形成し、アニール処理を行ないコンタクトとなるＴｉＳｉ2を形成した後、Ｔｉを除去してＴｉＮをスパッタでバリア層として形成し、プラグ51としてＷをスパッタにより形成する。
【００２１】
次に図6に示すように、配線層61をＡｌＣｕ等により形成する。
【００２２】
次に図7に示すように上部配線とコンタクトをとる領域に対応する領域にビアホールを設け、図５と同様にＷによりビアプラグ71を形成する。
【００２３】
次に図8に示すように、メモリセルアレイの対応するビアプラグ上にＭＲ素子81を形成する。例えば、下部磁性層としてＧｄＦｅＣｏを３０〜１００nm、マグネトロンスパッタ法等のＰＶＤ法により形成し、Ａｌを蒸着した後自然酸化、プラズマ酸化等によりＡｌ2Ｏ3を１〜３nm形成し、ＴｂＦｅＣｏをやはり３０〜１００nmの厚さでＰＶＤ法により形成する。また磁気抵抗変化率を高めるためにＣｏＦｅ等のＧｄＦｅＣｏ、ＴｂＦｅＣｏよりもスピン分極率の大きな層を非磁性層であるＡｌ2Ｏ3との界面に挿入しても良い。
【００２４】
また、ＭＲ素子上部には、この後の工程である側面絶縁領域形成のために必要な図示していないバッファ層（エッチストップ層）を形成する。これは絶縁膜であっても良いし、金属膜であっても良い。ただし、あとで形成するＭＲ素子の側面絶縁領域を形成する材料に対して、エッチングレートを大きく取れるものが好ましい。
【００２５】
次に図9に示すように 、側面絶縁領域91を形成する。この側面絶縁領域91の形成方法は、バッファ層として絶縁膜を用いた場合にはこれとは材料的に異なる絶縁膜を基板全面に積層し、絶縁膜が選択的にエッチングされるプロセスを用いて、エッチングを行う。このとき、エッチングは、ＭＲ素子下端部でエッチストップしても良いし、ＭＲ素子下部の層間絶縁膜をエッチングしても良い。エッチング後、絶縁膜は、ＭＲ素子側面のみに残る。
さらに、選択的にバッファ層をエッチングするプロセスを用いて、エッチングを行い、バッファ層のみを剥離する。ＭＲ素子最上部にバッファ層として絶縁膜の代わりに金属膜を形成した場合は、絶縁膜91のエッチングだけで良い。また、絶縁膜は、ＭＲ素子下部の層間絶縁膜と同じ材料であることが好ましい。
【００２６】
このようにＭＲ素子上にエッチストップのためのバッファ層を設けることにより、ＭＲ素子じたいがエッチングによる損傷を受けることなく、サイドウォールを容易に作製することが可能となる。またエッチバックの際の条件を制御することによりサイドウォールとのなる絶縁領域の幅の制御が容易となり、ＭＲ素子と書き込み配線の位置制御を精度よく行うことができる。すなわち、磁気抵抗素子と書き込み用配線はサイドウォールによって分離されているといえる。
【００２７】
また本実施形態によれば、書き込み配線との分離にサイドウォールを用いる例を説明したが、他にも隣接するＭＲ素子との分離にサイドウォールを用いることも可能である。この場合には面内磁化膜を用いた磁気メモリにおいても適用することが可能となる。
【００２８】
次に図１０に示すように、基板全面に書き込み配線用の金属膜を成膜し、リソグラフィ等のパターニングプロセスとエッチングプロセスを用いて、書き込み線101を形成し、最後にビット線102を形成する。
【００２９】
以上のプロセスにより図１に示す断面図を有するMRAMが完成する。このようなプロセスを用いれば、MR素子と書き込み配線との間の電気的絶縁を保ちながら、記録磁界を効率良く印加できるようにる位置に精度よく書き込み配線を配することが可能となる。
【００３０】
また本発明の構成を用いた例として以下の実施態様が考えらえる。すなわち、膜面垂直方向に磁化容易軸を有する第１の磁性層と膜面垂直方向に磁化容易軸を有する第２の磁性層とを積層してなり、該第1の磁性層と第2の磁性層との間に非磁性層を有する磁気抵抗素子と、該磁気抵抗効果素子の側面近傍に設けられたデータ書き込み用金属配線とを有し、
【００３１】
該磁気抵抗効果素子と該データ書き込み用金属配線の間に配された絶縁領域の基板面内方向の幅が、該磁気抵抗効果素子の基板面内方向の幅よりも小さいか、該データ書き込み用金属配線の基板面内方向の幅よりも小さいことを特徴とする磁気メモリである。これは、上記プロセスにより作製することが可能であり、このような磁気メモリによれば、メモリセルの微小化が可能となり、ＭＲ素子に効率的に磁界を印加することが可能となる。
【００３２】
また、前記絶縁領域の幅が、磁気メモリ素子選択用トランジスタのゲート電極用コンタクトホールの幅よりも小さくすることも可能である。
【００３３】
【発明の効果】
本発明のメモリ構成及び製造方法によれば、従来のメモリ構成と比較して書き込み配線とメモリ素子との位置関係を改善し、情報の記録に要する消費電力を低減させることが可能となる。またあわせて、メモリセルの微細化をすることも可能となる。
【図面の簡単な説明】
【図１】本発明のMRAMの断面図。
【図２】図１のメモリ素子の製造プロセスの第1工程を説明するための図。
【図３】図１のメモリ素子の製造プロセスの第2工程を説明するための図。
【図４】図１のメモリ素子の製造プロセスの第3工程を説明するための図。
【図５】図１のメモリ素子の製造プロセスの第4工程を説明するための図。
【図６】図１のメモリ素子の製造プロセスの第５工程を説明するための図。
【図７】図１のメモリ素子の製造プロセスの第６工程を説明するための図。
【図８】図１のメモリ素子の製造プロセスの第７工程を説明するための図。
【図９】図１のメモリ素子の製造プロセスの第８工程を説明するための図。
【図１０】図１のメモリ素子の製造プロセスの第９工程を説明するための図。
【図１１】従来例の構成を示す図。
【図１２】従来例の構成を示す図。
【符号の説明】
11 半導体基板
12 ソース領域
13 ゲート電極（ワード配線）
14 ドレイン領域
15 ＭＲ素子
16 書き込み配線
17 ビット線
18 絶縁部
22 周辺回路部
221 N-Well
222 P-Well
21 P-Well
31 n+領域
32 p+領域32
41 絶縁膜
51 プラグ
61 配線層
71 ビアプラグ
81 ＭＲ素子
91 側面絶縁領域
101 書き込み線
102 ビット線
【発明の属する技術分野】
本発明は、磁気抵抗素子を用いた不揮発の固体磁気メモリ（ＭＲＡＭ：Magnetic Random Access Memory）及びその製造方法に関するものであり、特に、磁性膜として膜面垂直方向に磁化容易軸を有する磁気抵抗素子を用いたＭＲＡＭに関するものである。
【０００２】
【従来の技術】
ＭＲＡＭは半導体メモリと同じく稼働部のない固体メモリであるが、電源が断たれても情報を失わない、繰り返し書換回数が無限回、放射線が入射しても記録内容が消失する危険性がない等、半導体メモリと比較して有利な点がある。特に近年、トンネル磁気抵抗効果（ＴＭＲ）素子は、従来から提案されている異方性磁気抵抗効果、スピン散乱型の巨大磁気抵抗効果（ＧＭＲ）を用いた磁性薄膜素子と比較して大きな磁気抵抗比が得られるため注目されている。
【０００３】
そのような中で、磁性膜の磁化方向を膜面垂直方向としたＭＲ素子及びそれを用いたＭＲＡＭが提案されている。たとえば、特許文献1においては、膜面垂直方向に磁化容易軸を有する磁性膜による磁気抵抗素子及びそれを用いたＭＲＡＭが開示されている。該文献においては図１１に示すように、非磁性層を垂直磁化膜である、第１磁性層、第２磁性層ではさんだ構成となっている。
【０００４】
また特許文献２には図１２に示すようなＭＲＡＭのメモリセルの構造に関して開示がある。図中、１は基板、２はソース領域、３はドレイン領域、４はゲート線、５はプラグ、６はビット線、９は磁気抵抗効果膜、１０は書き込み線、１１は素子分離領域、１２はソース電極である。
スイッチ素子としてソース領域２、ドレイン領域３およびゲート線４から構成されるＭＯＳＦＥＴが設けられた基板の対応するＭＯＳＦＥＴのドレイン領域３の直上に磁気抵抗効果膜９によるＭＲ素子が配された構成が開示されている。
【０００５】
【特許文献１】
特開平11-213650号公報
【特許文献２】
特開2002-176150号公報
【０００６】
【発明が解決しようとする課題】
垂直磁化膜を用いたＭＲ素子は、微細化した場合に磁化を安定して保持しやすいという特徴を有している。また、特許文献2の構成によれば、メモリセル内のメモリ素子とスイッチ素子との位置関係を規定することにより、1ビットのセルサイズを小さくできるという特徴を有している。
【０００７】
しかしながら、ＭＲ素子と該ＭＲ素子に情報を記録するために配される書き込み配線との関係に関しては、まだ検討の余地が残されているのが現状である。一般にＭＲＡＭにおいては、情報の記録のために磁界を印加する手段として、配線とそれに流す電流により誘起される磁界を利用する。このため、書き込み配線を、ＭＲ素子に対して磁化容易軸方向、垂直磁化膜においては、膜面垂直方向に磁界が印加されるような位置に配する必要がある。
【０００８】
膜面垂直方向の磁界を効率良く活用するための書き込み線の配置は、理想的には、MR素子の側面に形成され、かつ距離的に接近していることが好ましいが、プロセスの制約上、データ書き込み線をＭＲ素子の側面に配置する場合にはＭＲ素子と書き込み線の電気的な絶縁性を保つために、最小加工寸法以上の距離を置かなければならない。この課題を解決するために、特許文献２では、書き込み線をＭＲ素子よりも基板側に配置することで、ＭＲ素子と書き込み線の距離を近づける工夫がなされているが、書き込み線を形成した後で、ＭＲ素子を形成するというプロセス順序になるため、書き込み線形成後に平坦化プロセスを導入しなければならない。しかし、通常、平坦化プロセスでは、400nm〜700nm程度の段差バラツキが生じ、最先端プロセスを用いた場合も100nm〜200nm程度の段差バラツキが生じるため、ＭＲ素子と書き込み線の距離は、積層方向で200nm以上保つ必要がある。また、書き込み線をＭＲ素子よりも基板側に形成すると、書き込み線の磁界垂直成分の最も有効な部分を活用することができない上に、パターニングプロセスの位置ずれのため、最小加工寸法の1/2〜1/3程度ＭＲ素子と書き込み線の距離を離さなければならない。
【０００９】
【課題を解決するための手段】
このように、垂直磁化膜を用いたＭＲＡＭにおいては、書き込み線作成プロセスが困難であり、ＭＲ素子と書き込み配線との位置関係、及びそれを実現するためのプロセスに関しては検討の余地を残していた。
【００１０】
本発明は上記課題に鑑み、書き込み配線とＭＲ素子との最適な位置関係、及びそれを実現するためのプロセスを提供することを目的とする。
【００１１】
本発明の磁気メモリの形成方法は、膜面垂直方向に磁化容易軸を有する第１の磁性層と膜面垂直方向に磁化容易軸を有する第２の磁性層と、該第１の磁性層と第２の磁性層との間に非磁性層を有する磁気抵抗素子と、該磁気抵抗効果素子の側面近傍に設けられたデータ書き込み用金属配線と、を有する磁性メモリの作製方法であって、
半導体基板上にＣＭＯＳトランジスタを形成する工程と、
前記ＣＭＯＳトランジスタのソース・ドレインに対応する領域に第１のプラグを形成する工程と、
前記第１のプラグに対応する配線層を形成する工程と、
前記配線層と接続する第２のプラグを形成する工程と、
前記第２のプラグ上に前記磁気抵抗素子を形成する工程と、
前記磁気抵抗効果素子と前記データ書き込み用金属配線とを電気的に絶縁するために、これらを分離するサイドウォールを、前記磁気抵抗素子上に金属膜からなるバッファ層を形成した後、全面に絶縁膜を形成し、該絶縁膜のエッチングを前記バッファ層でエッチストップさせることにより、前記磁気抵抗素子に接し、その幅が、プロセスの最小加工寸法に依らず、２０ｎｍ〜５００ｎｍで形成する工程と、
基板全面に書き込み配線用の金属膜を成膜し、エッチングプロセスを用いて、書き込み線を形成し、金属膜からなるバッファ層と接続するビット線を形成する工程と、を備える。
【００１２】
【発明の実施の形態】
本発明の実施形態を、図面を用いて説明する。
【００１３】
（実施例１）
図1に本実施例のメモリ素子の断面構造を示す。図において、11は半導体基板、12はソース領域、13はゲート電極（ワード配線）、14はドレイン領域、15はメモリ素子であるＭＲ素子、16はメモリ素子に情報記録のための磁界を印加するための書き込み配線、17はビット線、18はＭＲ素子と書き込み配線を分離している絶縁部である。本実施形態においては、絶縁部18を介して書き込み配線がＭＲ素子に側部に配されており、その幅は、情報再生時、ビット線により印加される電圧によって流れる電子が、トンネルして書き込み配線16に流れない距離もしくは、記録時に書き込み配線16に印加する電圧によって流れる電子が絶縁部18をトンネルしない距離のいずれか大きい値以上の厚さで形成されている。このような位置に配置することにより、効率良く電流磁界をＭＲ素子に印加することができるため、消費電力を低減させることが可能となる。また、使用する電源電圧にもよるが、効率よく磁界が印加されるために、500nｍ程度以内に配置するのが良い。
【００１４】
具体的に図1の断面構成を有するＭＲＡＭのプロセスフローを説明する。
【００１５】
図2において、まずＳｉ単結晶からなる半導体基板を用意する。本例においては、ツインウエル方式のＣＭＯＳ構造を採用しているため、基板の導電型はｐ、nどちらを用いても良い。その半導体基板上に周辺回路及びメモリセルアレイを1チップ内につくりこむ。ここではメモリセル内のスイッチ素子としてnMOSを用いた例を示す。周辺回路部22に関してはＣＭＯＳプロセスを用いることが出来る。
【００１６】
まず周辺回路のN-Well221およびP-Well222、nMOSのチャネルを提供するためのP-Well21領域を、それぞれボロン、リンなどの不純物をドーピングした後アニール処理をすることにより形成する。その後ＬＯＣＯＳ等により素子分離を行なう。
【００１７】
次に、ゲート絶縁膜と酸化シリコン膜を形成した後、s-Si膜をＬＰＣＶＤ(減圧化学気層成長法)、により成膜し、熱処理をしてpolySiからなるゲート電極層を形成する。図においては熱処理の段階でpolySiの表面に形成される酸化物層を図示している。また、他にゲート電極の材料としてはＡｌなどの金属層により形成してもよい。
【００１８】
次に図3に示すようにMOSFETのソース、ドレイン領域及び素子分離領域上に形成されたゲート絶縁膜、ゲート電極層をパターニングして、ゲートに該当する部分のみに上記ゲート絶縁膜、ゲート電極を残す。その後、セルフアライン方式により、ソース・ドレイン領域に対応する箇所に不純物のドーピングを行ないn+領域31、p+領域32を形成する。このとき、ゲート電極にドーピングして抵抗値を制御することも可能であるし、ゲート電極上にスパッタ等によりＷ，Ｔｉ等を積層しポリサイド、サリサイド構造とし抵抗値を制御してもよい。
【００１９】
次に図4に示すように、ＬＰＣＶＤ法等によりＳｉＯ2を全面に形成した後に、エッチバックにより不要な部分のＳｉＯ2を除去してスペーサとしてサイドウォールとなる絶縁膜41を形成する。
【００２０】
次に図５に示すように、全面にパッシベーションとなる絶縁膜を形成した後、ソース・ドレインに対応する領域にコンタクトホールを形成する。その後Ｔｉをスパッタにより形成し、アニール処理を行ないコンタクトとなるＴｉＳｉ2を形成した後、Ｔｉを除去してＴｉＮをスパッタでバリア層として形成し、プラグ51としてＷをスパッタにより形成する。
【００２１】
次に図6に示すように、配線層61をＡｌＣｕ等により形成する。
【００２２】
次に図7に示すように上部配線とコンタクトをとる領域に対応する領域にビアホールを設け、図５と同様にＷによりビアプラグ71を形成する。
【００２３】
次に図8に示すように、メモリセルアレイの対応するビアプラグ上にＭＲ素子81を形成する。例えば、下部磁性層としてＧｄＦｅＣｏを３０〜１００nm、マグネトロンスパッタ法等のＰＶＤ法により形成し、Ａｌを蒸着した後自然酸化、プラズマ酸化等によりＡｌ2Ｏ3を１〜３nm形成し、ＴｂＦｅＣｏをやはり３０〜１００nmの厚さでＰＶＤ法により形成する。また磁気抵抗変化率を高めるためにＣｏＦｅ等のＧｄＦｅＣｏ、ＴｂＦｅＣｏよりもスピン分極率の大きな層を非磁性層であるＡｌ2Ｏ3との界面に挿入しても良い。
【００２４】
また、ＭＲ素子上部には、この後の工程である側面絶縁領域形成のために必要な図示していないバッファ層（エッチストップ層）を形成する。これは絶縁膜であっても良いし、金属膜であっても良い。ただし、あとで形成するＭＲ素子の側面絶縁領域を形成する材料に対して、エッチングレートを大きく取れるものが好ましい。
【００２５】
次に図9に示すように 、側面絶縁領域91を形成する。この側面絶縁領域91の形成方法は、バッファ層として絶縁膜を用いた場合にはこれとは材料的に異なる絶縁膜を基板全面に積層し、絶縁膜が選択的にエッチングされるプロセスを用いて、エッチングを行う。このとき、エッチングは、ＭＲ素子下端部でエッチストップしても良いし、ＭＲ素子下部の層間絶縁膜をエッチングしても良い。エッチング後、絶縁膜は、ＭＲ素子側面のみに残る。
さらに、選択的にバッファ層をエッチングするプロセスを用いて、エッチングを行い、バッファ層のみを剥離する。ＭＲ素子最上部にバッファ層として絶縁膜の代わりに金属膜を形成した場合は、絶縁膜91のエッチングだけで良い。また、絶縁膜は、ＭＲ素子下部の層間絶縁膜と同じ材料であることが好ましい。
【００２６】
このようにＭＲ素子上にエッチストップのためのバッファ層を設けることにより、ＭＲ素子じたいがエッチングによる損傷を受けることなく、サイドウォールを容易に作製することが可能となる。またエッチバックの際の条件を制御することによりサイドウォールとのなる絶縁領域の幅の制御が容易となり、ＭＲ素子と書き込み配線の位置制御を精度よく行うことができる。すなわち、磁気抵抗素子と書き込み用配線はサイドウォールによって分離されているといえる。
【００２７】
また本実施形態によれば、書き込み配線との分離にサイドウォールを用いる例を説明したが、他にも隣接するＭＲ素子との分離にサイドウォールを用いることも可能である。この場合には面内磁化膜を用いた磁気メモリにおいても適用することが可能となる。
【００２８】
次に図１０に示すように、基板全面に書き込み配線用の金属膜を成膜し、リソグラフィ等のパターニングプロセスとエッチングプロセスを用いて、書き込み線101を形成し、最後にビット線102を形成する。
【００２９】
以上のプロセスにより図１に示す断面図を有するMRAMが完成する。このようなプロセスを用いれば、MR素子と書き込み配線との間の電気的絶縁を保ちながら、記録磁界を効率良く印加できるようにる位置に精度よく書き込み配線を配することが可能となる。
【００３０】
また本発明の構成を用いた例として以下の実施態様が考えらえる。すなわち、膜面垂直方向に磁化容易軸を有する第１の磁性層と膜面垂直方向に磁化容易軸を有する第２の磁性層とを積層してなり、該第1の磁性層と第2の磁性層との間に非磁性層を有する磁気抵抗素子と、該磁気抵抗効果素子の側面近傍に設けられたデータ書き込み用金属配線とを有し、
【００３１】
該磁気抵抗効果素子と該データ書き込み用金属配線の間に配された絶縁領域の基板面内方向の幅が、該磁気抵抗効果素子の基板面内方向の幅よりも小さいか、該データ書き込み用金属配線の基板面内方向の幅よりも小さいことを特徴とする磁気メモリである。これは、上記プロセスにより作製することが可能であり、このような磁気メモリによれば、メモリセルの微小化が可能となり、ＭＲ素子に効率的に磁界を印加することが可能となる。
【００３２】
また、前記絶縁領域の幅が、磁気メモリ素子選択用トランジスタのゲート電極用コンタクトホールの幅よりも小さくすることも可能である。
【００３３】
【発明の効果】
本発明のメモリ構成及び製造方法によれば、従来のメモリ構成と比較して書き込み配線とメモリ素子との位置関係を改善し、情報の記録に要する消費電力を低減させることが可能となる。またあわせて、メモリセルの微細化をすることも可能となる。
【図面の簡単な説明】
【図１】本発明のMRAMの断面図。
【図２】図１のメモリ素子の製造プロセスの第1工程を説明するための図。
【図３】図１のメモリ素子の製造プロセスの第2工程を説明するための図。
【図４】図１のメモリ素子の製造プロセスの第3工程を説明するための図。
【図５】図１のメモリ素子の製造プロセスの第4工程を説明するための図。
【図６】図１のメモリ素子の製造プロセスの第５工程を説明するための図。
【図７】図１のメモリ素子の製造プロセスの第６工程を説明するための図。
【図８】図１のメモリ素子の製造プロセスの第７工程を説明するための図。
【図９】図１のメモリ素子の製造プロセスの第８工程を説明するための図。
【図１０】図１のメモリ素子の製造プロセスの第９工程を説明するための図。
【図１１】従来例の構成を示す図。
【図１２】従来例の構成を示す図。
【符号の説明】
11 半導体基板
12 ソース領域
13 ゲート電極（ワード配線）
14 ドレイン領域
15 ＭＲ素子
16 書き込み配線
17 ビット線
18 絶縁部
22 周辺回路部
221 N-Well
222 P-Well
21 P-Well
31 n+領域
32 p+領域32
41 絶縁膜
51 プラグ
61 配線層
71 ビアプラグ
81 ＭＲ素子
91 側面絶縁領域
101 書き込み線
102 ビット線
Claims (1)
- 膜面垂直方向に磁化容易軸を有する第１の磁性層と膜面垂直方向に磁化容易軸を有する第２の磁性層と、該第１の磁性層と第２の磁性層との間に非磁性層を有する磁気抵抗素子と、該磁気抵抗効果素子の側面近傍に設けられたデータ書き込み用金属配線と、を有する磁性メモリの作製方法であって、
半導体基板上にＣＭＯＳトランジスタを形成する工程と、
前記ＣＭＯＳトランジスタのソース・ドレインに対応する領域に第１のプラグを形成する工程と、
前記第１のプラグに対応する配線層を形成する工程と、
前記配線層と接続する第２のプラグを形成する工程と、
前記第２のプラグ上に前記磁気抵抗素子を形成する工程と、
前記磁気抵抗効果素子と前記データ書き込み用金属配線とを電気的に絶縁するために、これらを分離するサイドウォールを、前記磁気抵抗素子上に金属膜からなるバッファ層を形成した後、全面に絶縁膜を形成し、該絶縁膜のエッチングを前記バッファ層でエッチストップさせることにより、前記磁気抵抗素子に接し、その幅が、プロセスの最小加工寸法に依らず、２０ｎｍ〜５００ｎｍで形成する工程と、
基板全面に書き込み配線用の金属膜を成膜し、エッチングプロセスを用いて、書き込み線を形成し、金属膜からなるバッファ層と接続するビット線を形成する工程と、を備える磁気メモリの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057030A JP4454944B2 (ja) | 2003-03-04 | 2003-03-04 | 磁気抵抗素子を用いた不揮発の固体磁気メモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057030A JP4454944B2 (ja) | 2003-03-04 | 2003-03-04 | 磁気抵抗素子を用いた不揮発の固体磁気メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004266204A JP2004266204A (ja) | 2004-09-24 |
| JP4454944B2 true JP4454944B2 (ja) | 2010-04-21 |
Family
ID=33120546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003057030A Expired - Fee Related JP4454944B2 (ja) | 2003-03-04 | 2003-03-04 | 磁気抵抗素子を用いた不揮発の固体磁気メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4454944B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101881750B1 (ko) | 2012-02-29 | 2018-07-25 | 삼성전자주식회사 | 정보 저장 소자 및 그 제조 방법 |
-
2003
- 2003-03-04 JP JP2003057030A patent/JP4454944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004266204A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746731B2 (ja) | 磁気ランダム・アクセス・メモリの製作方法 | |
| JP5072012B2 (ja) | 半導体装置の製造方法 | |
| US6153443A (en) | Method of fabricating a magnetic random access memory | |
| US6815784B2 (en) | Magneto-resistive random access memory | |
| TWI395356B (zh) | 使用保護側壁鈍化之磁性元件 | |
| US20060220084A1 (en) | Magnetoresistive effect element and method for fabricating the same | |
| TW200400622A (en) | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same | |
| TWI462233B (zh) | 磁性記憶裝置之製造方法及磁性記憶裝置 | |
| US20070206411A1 (en) | Magnetic Random Access Memory Devices Including Contact Plugs Between Magnetic Tunnel Junction Structures and Substrates and Related Methods | |
| US7911013B2 (en) | Space and process efficient MRAM | |
| KR101159240B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6783994B2 (en) | Method of fabricating a self-aligned magnetic tunneling junction and via contact | |
| JPWO2003038900A1 (ja) | 半導体装置およびその製造方法 | |
| US6958503B2 (en) | Nonvolatile magnetic memory device | |
| US7002195B2 (en) | Magnetic random access memory (MRAM) cells having split sub-digit lines | |
| JP2004319725A (ja) | 磁気ランダムアクセスメモリ装置 | |
| JP4454944B2 (ja) | 磁気抵抗素子を用いた不揮発の固体磁気メモリの製造方法 | |
| JP2003086773A (ja) | 磁気メモリ装置およびその製造方法 | |
| KR100527592B1 (ko) | 반도체소자의 제조방법 | |
| JP2005260083A (ja) | 磁気ランダムアクセスメモリ | |
| JP2006086322A (ja) | 磁気抵抗記憶素子およびその製造方法 | |
| JP2003086774A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2004047966A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20040008422A (ko) | 마그네틱 램의 제조방법 | |
| JP2005005605A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |