JP4448866B2 - 描画装置 - Google Patents

描画装置 Download PDF

Info

Publication number
JP4448866B2
JP4448866B2 JP2007092837A JP2007092837A JP4448866B2 JP 4448866 B2 JP4448866 B2 JP 4448866B2 JP 2007092837 A JP2007092837 A JP 2007092837A JP 2007092837 A JP2007092837 A JP 2007092837A JP 4448866 B2 JP4448866 B2 JP 4448866B2
Authority
JP
Japan
Prior art keywords
cache
image
compression
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007092837A
Other languages
English (en)
Other versions
JP2008250097A (ja
Inventor
輝宣 船津
義久 大坂
倫 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Mechanics Ltd
Original Assignee
Hitachi Via Mechanics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Via Mechanics Ltd filed Critical Hitachi Via Mechanics Ltd
Priority to JP2007092837A priority Critical patent/JP4448866B2/ja
Priority to CN2008100741145A priority patent/CN101276152B/zh
Priority to US12/033,549 priority patent/US8175402B2/en
Publication of JP2008250097A publication Critical patent/JP2008250097A/ja
Application granted granted Critical
Publication of JP4448866B2 publication Critical patent/JP4448866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/121Frame memory handling using a cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Image Input (AREA)
  • Storing Facsimile Image Data (AREA)

Description

本発明は、プリント基板の製造過程においてCAD等で設計した配線パターンを露光パターン(ビットマップ画像データ)に変換する描画装置に関する。
露光装置の1つである直接露光装置はマスクを使用しないでプリント基板に配線パターンを露光する装置であり、露光の際には描画装置を用いてCAD等で設計された配線パターンを露光装置に適合した露光パターンに変換する(これをラスタ変換とよぶ)。配線パターンはベクトル形式で表現される図形の輪郭を示す線分(ベクトル画像)の集合で構成される。一方、露光パターンは露光の解像度に応じたサイズの2値(たとえば白と黒)の画素(ビットマップ画像)の集合で構成され、2値の一方が露光領域に、他方が非露光領域に割り当てられる。
露光対象となるプリント基板は周辺環境等により、たわみ、伸縮等の変形が発生し、これは一枚毎に異なる。プリント基板製造の歩留まり向上のためには、一枚毎に変形を検出し、変形に応じた補正を露光パターンに対して行うことが好ましい。露光パターンに対して補正を行う場合、ベクトル画像の段階で補正をするのが計算量の面で効率的であるが、基板製造のスループット向上のためにはラスタ変換の高速化も必要になる。
配線パターンの高精度化により、露光に必要なビットマップ画像のサイズも増加しているので、ビットマップ画像を格納するメモリとしては大容量、安価で高速なDRAMを用いるのが望ましい。しかし、配線パターンは2次元の画像であるため、1次元のメモリアドレスにアサインした場合、配線パターンをラスタ変換したビットマップ画像をメモリに格納する過程でランダムアクセスとなることが多い。そこで、ランダムアクセスしやすいSRAMで構成されたキャッシュにDRAMに格納されたビットマップ画像の一部をバーストアクセスで読み出し、ラスタ変換されたビットマップ画像はキャッシュに対してランダムアクセスで読み書きして、後でまとめてDRAMにバーストアクセスで書き戻すことで、DRAMへのアクセス効率を向上する方法などが用いられる。
DRAMへのアクセス効率を向上させる手段として、キャッシュとDRAMとの間でビットマップ画像の一部を読み書きする際にビットマップ画像を圧縮・伸長することでDRAMに読み書きするデータのサイズを小さくする方法がある(特許文献1)。
特開平9−214709号公報(図1)
ところで、露光装置における描画装置の場合、1ビットの誤差がプリント基板製造の歩留まりに影響を与えるため、キャッシュとDRAMとの間でビットマップ画像の圧縮・伸長を行う際に不可逆な圧縮は採用できない。
ビットマップ画像の可逆な圧縮方法としてはランレングス法(以下、「RLE圧縮」という。)等があるが、圧縮の単位とビットマップ画像のパターンの関係によっては圧縮後のデータサイズが圧縮前のデータサイズよりも大きくなる場合があり、DRAMへのアクセス効率を向上できるとは限らない。
本発明の目的は、上記課題を解決し、ビットマップ画像の圧縮後のデータサイズを確実に小さくすると共に圧縮後のデータを効率よく取り扱うことにより露光パターンを速やかに作成することができる描画装置を提供することにある。
上記目的のため本発明は、描画装置として、ベクトル画像である配線パターンをビットマップ画像に変換するラスタ変換処理手段と、前記ラスタ変換処理手段から入力される予め定められた大きさのキャッシュ画像を一時格納する画像キャッシュ手段と、前記画像キャッシュ手段に格納されたキャッシュ画像を圧縮し、圧縮単位を配線パターンの最小線幅に合わせたランレングス法による第1の圧縮手段と、前記第1の圧縮手段と同じ圧縮方法を用いて前記第1の圧縮手段よりも大きな圧縮単位で前記画像キャッシュ手段に格納されたキャッシュ画像を圧縮する第2の圧縮手段と、前記第1の圧縮手段および第2の圧縮手段で生成された圧縮データのデータサイズを比較してデータサイズの小さい方を選択する比較手段と、前記比較手段が選択した圧縮データを記憶手段に書き込むメモリアクセス手段と、前記キャッシュ画像のキャッシュ領域の位置、及び白、黒、あるいは圧縮データを示すデータの種別を登録して管理するキャッシュ領域管理手段と、前記キャッシュ画像を伸張して前記画像キャッシュ手段に書き込むための伸張手段と、を備えたことを特徴とする。
また、前記比較手段で選択された圧縮データが白もしくは黒だけのキャッシュ画像である場合はそのことを示すパラメータを前記キャッシュ領域管理手段に登録し、前記画像記憶手段には書き込みを行わないようにするとよい。
さらに、前記画像キャッシュ手段、前記第1の圧縮手段、前記第2の圧縮手段、及び前記比較手段からなる複数組の画像キャッシュ制御手段と、前記複数の画像キャッシュ制御手段と前記メモリアクセス手段との間に配置され、いずれか一つの前記画像キャッシュ制御手段とメモリアクセス手段との経路を切り替えるキャッシュ切替手段と、を備えるとよい。
ビットマップ画像の圧縮後のデータサイズを確実に小さくできると共に圧縮後のデータを効率よく取り扱うので、露光パターンを速やかに作成することができる。
以下、本発明の実施形態について図面を参照して説明する。
図1は本発明の実施例1に係る描画装置の構成図である。
図中四角で囲った描画装置2は、ラスタ変換処理手段3、画像キャッシュ手段(SRAM)4、第1の圧縮手段9、第2の圧縮手段10、比較手段11、メモリアクセス手段6、画像記憶手段(DRAM)5、キャッシュ領域管理手段7および伸長手段8を備えている。ラスタ変換処理手段3はCAD搭載装置1に、メモリアクセス手段6およびキャッシュ領域管理手段7は露光ドライバ12の伸長手段80に接続され、伸長手段80は露光装置13に接続されている。
次に、この実施例におけるCAD描画装置の動作を説明する。
CAD搭載装置1は、設計図面に記述された配線パターンのそれぞれを図形として描くことができるデータ(ベクトル画像データ)を描画装置2のラスタ変換処理手段3に入力する。ラスタ変換処理手段3は、入力されたベクトル画像データに基づき、1つの図形毎にベクトル画像データをビットマップ画像(ラスタ画像データ)に変換し、変換したビットマップ画像を予め定められた大きさの領域(以下、「キャッシュ領域」という。)に区分けする。そして、区分けしたキャッシュ領域毎に、設計図面における当該キャッシュ領域の位置(以下、単に「キャッシュ領域の位置」という。)と当該キャッシュ領域に含まれるビットマップ画像を画像キャッシュ手段4に入力する。なお、ラスタ変換処理手段3は、1つの図形の処理結果を画像キャッシュ手段4に出力すると、その結果を削除して次の図形の処理を行う。
A.設計図面に記述された配線パターンが1個の場合
新たな設計図面を読み込むことに先立ち、キャッシュ領域管理手段7は、画像記憶手段5に記憶されているデータが総て初期値(この場合は白)であるとしてから、伸長手段8を介して画像キャッシュ手段4に白を書き込む。
画像キャッシュ手段4に白が書き込まれると、画像キャッシュ手段4はラスタ変換処理手段3から入力されたビットマップ画像(ここでは黒)を該当箇所に書き込む。したがって、画像データがない箇所は初期値(白)のままである。当該領域のビットマップ画像をすべて画像キャッシュ手段4に書き込むと、画像キャッシュ手段4は入力されたビットマップ画像を第1の圧縮手段9と第2の圧縮手段10に出力する。
第1の圧縮手段9と第2の圧縮手段10は画像キャッシュ手段4から入力されたビットマップ画像をRLE圧縮し、その結果を比較手段11に出力する。なお、圧縮の詳細については後述する。
比較手段11は第1の圧縮手段9と第2の圧縮手段10から出力されたデータが白または黒だけのデータで構成されている場合は、設計図面におけるキャッシュ領域の位置とデータの種別(すなわち、白または黒)を表すパラメータとをキャッシュ領域管理手段7に出力する。また、その他の場合は、キャッシュ領域の位置とデータの種別(すなわち、圧縮データ)を表すパラメータとをキャッシュ領域管理手段7に出力すると共に,第1の圧縮手段9と第2の圧縮手段10から出力されたデータ量を比較し、データ量が小さい方の圧縮データとを、データサイズ(すなわち、何ビットのデータか)とキャッシュ領域の位置とをメモリアクセス手段6に出力する。メモリアクセス手段6は、圧縮データを画像記憶手段5に書き込む(格納する)。
画像記憶手段5には露光データがビットマップをRLE圧縮した形式で画像キャッシュ手段4と同じサイズの領域(キャッシュ領域)に分割して格納される。なお、メモリアクセス手段6が画像記憶手段5にアクセスする場合は、キャッシュ領域に分割されたビットマップ画像(キャッシュ画像)単位でアクセスする。
そして、他のキャッシュ領域に関する画像データがある場合は以下のようにする。
キャッシュ領域管理手段7は、当該キャッシュ領域のデータの状況を確認する。この場合、当該キャッシュ領域のデータの状況は、「総て白」、「総て黒」、「圧縮データ」のいずれかである。ここで、キャッシュ領域管理手段7にはデータの状況が予め登録されているので、キャッシュ領域管理手段7は当該キャッシュ領域のデータの種類を確認する。ここでは、初期値である「総て白」であるから、キャッシュ領域管理手段7は画像記憶手段5のデータ内容を見ることなく、伸長手段8を介して画像キャッシュ手段4に初期値である白を書き込む。
以下、上記の場合と同様にして、当該キャッシュ領域のデータを処理する。そして、この動作を当該パターンに関するベクトル画像データが無くなるまで繰り返す。
そして、すべてのベクトル画像データがラスタ変換されると、露光ドライバ12は画像記憶手段5からメモリアクセス手段6を介してRLE圧縮されたキャッシュ画像を順に読み出し、伸長手段80で圧縮されていないキャッシュ画像に伸長してから露光装置13に出力する。この際、キャッシュ領域管理手段7を参照し、白もしくは黒で埋められたキャッシュ領域の場合には画像記憶手段5からはデータを読み込まず、白もしくは黒で埋められたキャッシュ画像を伸長手段8で生成する。そして、露光装置13はキャッシュ画像の集合であるビットマップ画像を元に露光を行う。
B.設計図面に記述された配線パターンが複数の場合
通常、設計図面には複数のパターンが記述されている。したがって、2個目以降のパターンの場合は、すでにパターンが書き込まれたキャッシュ領域に新たなデータが書き込まれる場合がある。なお、1個目のパターンについては上記Aの場合と同じであるので、説明を省略し、2個目のパターンの場合について説明する。
2個目のパターンの場合、キャッシュ領域管理手段7は、当該キャッシュ領域のデータの状況を確認する。そして、当該キャッシュ領域のデータの状況が「総て白」または「総て黒」である場合は、画像記憶手段5のデータ内容を見ることなく、伸長手段8を介して画像キャッシュ手段4に白もしくは黒を書き込む。また、当該キャッシュ領域のデータの状況が「圧縮データ」の場合は、画像記憶手段5に格納されている圧縮データをメモリアクセス手段6を介して読み出し、伸長手段8を介して伸長したキャッシュ画像を画像キャッシュ手段4に書き込む。
以下、当該パターンに関するベクトル画像データが無くなるまで、上記の動作を繰り返す。そして、すべてのベクトル画像データがラスタ変換されると、露光ドライバ12は画像記憶手段5からメモリアクセス手段6を介してRLE圧縮されたキャッシュ画像を順に読み出し、伸長手段80で圧縮されていないキャッシュ画像に伸長してから露光装置13に出力する。この際、キャッシュ領域管理手段7を参照し、白もしくは黒で埋められたキャッシュ領域の場合には画像記憶手段5からはデータを読み込まず、白もしくは黒で埋められたキャッシュ画像を伸長手段8で生成する。そして、露光装置13はビットマップ画像を元に露光を行う。
次に、圧縮手順の詳細について説明する。
RLE圧縮はビットマップ画像の行単位で白もしくは黒が連続するビット列を白もしくは黒のどちらかを示す情報と白もしくは黒が連続するビット数の情報の組み合わせに変換することでデータサイズを削減するものである。
図2は、キャッシュ領域のビットマップ画像の例であり、(a)は白と黒の画像が入り交じっている場合、(b)は黒の画像が白の画像に比べて多い遙かに多い場合である。
今、以下の規則に従って圧縮データを作成するとする。
(1)行単位で最上行から圧縮する。
(2)行の左から右に圧縮し、右端まで圧縮したら次の行に移動する。
(3)行の左から右に向かって白もしくは黒の連続数をカウントし,白黒が切り替わるたびにカウント数を圧縮データとして出力する。
(4)行の最初の圧縮データは白の連続数とし,行の始めが白でないなら最初の圧縮データは0とする。
以上の規則の下で、第1の圧縮手段9は圧縮単位を3ビット(すなわち1つの圧縮データで連続数0〜7までカウントできる)で、第2の圧縮手段は圧縮単位5ビット(すなわち1つの圧縮データで連続数0〜31までカウントできる)で圧縮するとする。
同図(a)の1行目の場合、白が3、黒が5、白が5、黒が5、白が5、黒が5、白が4の順で並んでいるので、圧縮単位を3ビットでデータ化すると、同図に欄外に示すように、011,101,101,101,101,100となる。一方、圧縮単位を5ビットでデータ化すると、同図に欄外に示すように、00011,00101,00101,00101,00101,00101,00100となる。したがって、このような場合は、圧縮単位を3ビットにする方が圧縮データ量が小さくなるので、メモリアクセス回数を減らすことができる。なお、伸長手段8,80は例えば圧縮データ011,101,101,101,101,100から画像の並びを白3、黒5、白5、黒5、白5、黒5、白4の順で並べる。
また、同図(b)の1行目の場合、白が7、黒が25であるから、3ビットでデータ化すると、同図に欄外に示すように、111,111,000,111,000,111,100となる。一方、5ビットでデータ化すると、同図に欄外に示すように、00111,11001となる。したがって、このような場合は、圧縮単位を5ビットにする方がデータ量が小さくなるので、メモリアクセス回数を減らすことができる。
そこで、この実施形態では、第1の圧縮手段9は配線パターンの最小線幅に応じた圧縮単位で圧縮し、第2の圧縮手段10は第1の圧縮手段9よりも大きな圧縮単位で圧縮するように構成されている。なお、第1の圧縮手段9および第2の圧縮手段10と異なる圧縮単位の第3、第4の圧縮手段を追加してもよい。このようにすると、データ量をさらに小さくすることができる。
図3は、本発明の実施例2に係る描画装置の構成図である。
この実施例2に係る描画装置は図1に示した実施例1の描画装置における画像キャッシュ手段4、伸長手段8、第1の圧縮手段9、第2の圧縮手段10および比較手段11を画像キャッシュ制御手段14として複数設け、複数の画像キャッシュ制御手段14とメモリアクセス手段6との間にキャッシュ切替手段15を設けたものである。
上記実施例1と動作が異なるのは、画像キャッシュ手段4に展開されているキャッシュ領域と異なる領域のビットマップ画像がラスタ変換処理手段3で生成された場合、展開されているキャッシュ領域のキャッシュ画像を画像記憶手段5に書き戻さず、別の画像キャッシュ制御手段14の画像キャッシュ手段4に新しいキャッシュ領域のキャッシュ画像を展開することである。
この場合、いずれかの画像キャッシュ手段4が空いている間は、新たなキャッシュ領域のビットマップ画像がラスタ変換処理手段3で生成されても、画像キャッシュ手段4のキャッシュ画像は画像記憶手段5に書き戻さず、すべての画像キャッシュ制御手段14の画像キャッシュ手段4が使用されている状態で、新たなキャッシュ領域のキャッシュ画像が生成された時と、すべての配線パターンがラスタ変換処理手段3でビットマップ画像に変換されたときのみ、画像キャッシュ制御手段14のキャッシュ画像が画像記憶手段5に書き戻される。キャッシュ切替手段15はいずれか一つの画像キャッシュ制御手段14とメモリアクセス手段6との経路を切り替えて接続する。
この実施形態によれば、複数のキャッシュ領域を同時に画像キャッシュ手段4に展開でき、これにより画像キャッシュ手段4へのビットマップ画像の書込み処理、ビットマップ画像の圧縮処理、伸長処理、メモリアクセス処理を並列に実行できるため、メモリアクセスを効率的に行うことができる。
図4は、キャッシュ領域0、1、2の3つの異なる領域のビットマップ画像を処理する過程を示すタイムチャートであり、(a)は実施例1の場合、(b)は実施例2の場合である。なお、実施例2は画像キャッシュ制御手段14が2つの場合である。また、それぞれ上段はキャッシュ領域を、中段または中間の2段は処理の内容を、下段は画像記憶手段5に対するアクセス内容であり、RDは画像記憶手段5からの読み込み処理、WTは画像記憶手段5への書き込み処理である。なお、キャッシュ領域2は例えば白もしくは黒で埋められたキャッシュ領域であるため、画像記憶手段5からの読み込みメモリアクセスは発生していない。
同図(a)に示すように、実施例1では3つのキャッシュ領域の処理が直列的に処理される。これに対して、同図(b)に示すように実施例2ではキャッシュ領域0の処理が終わった直後に画像記憶手段5へのキャッシュ画像の書き戻しを行わず、キャッシュ領域2の処理を行う際に、キャッシュ領域2の処理と並列して画像記憶手段5へのキャッシュ画像の書き戻し処理を行うことができる。このように画像キャッシュ処理手段14を複数設けることで部分的に処理を並列して行うことができ画像記憶手段5へのメモリアクセスを効率的に行うことができる。
本発明の実施例1に係る描画装置の構成を示す図である。 圧縮単位と圧縮結果を説明するための図である。 本発明の実施例2に係る描画装置の構成を示す図である。 本発明における処理の流れを示すタイムチャートである。
符号の説明
1 CAD搭載装置、
2 描画装置
3 ラスタ変換手段、
4 画像キャッシュ手段、
5 画像記憶手段、
6 メモリアクセス手段、
7 キャッシュ領域管理手段
8 伸長手段
9 第1の圧縮手段
10 第2の圧縮手段
11 比較手段
12 露光ドライバ
13 露光装置
14 画像キャッシュ制御手段
15 キャッシュ切替手段

Claims (3)

  1. ベクトル画像である配線パターンをビットマップ画像に変換するラスタ変換処理手段と、
    前記ラスタ変換処理手段から入力される予め定められた大きさのキャッシュ画像を一時格納する画像キャッシュ手段と、
    前記画像キャッシュ手段に格納されたキャッシュ画像を圧縮し、圧縮単位を配線パターンの最小線幅に合わせたランレングス法による第1の圧縮手段と、
    前記第1の圧縮手段と同じ圧縮方法を用いて前記第1の圧縮手段よりも大きな圧縮単位で前記画像キャッシュ手段に格納されたキャッシュ画像を圧縮する第2の圧縮手段と、
    前記第1の圧縮手段および第2の圧縮手段で生成された圧縮データのデータサイズを比較してデータサイズの小さい方を選択する比較手段と、
    前記比較手段が選択した圧縮データを記憶手段に書き込むメモリアクセス手段と、
    前記キャッシュ画像のキャッシュ領域の位置、及び白、黒、あるいは圧縮データを示すデータの種別を登録して管理するキャッシュ領域管理手段と、
    前記キャッシュ画像を伸張して前記画像キャッシュ手段に書き込むための伸張手段と、
    を備えることを特徴とする描画装置。
  2. 前記比較手段で選択された圧縮データが白もしくは黒だけのキャッシュ画像である場合はそのことを示すパラメータを前記キャッシュ領域管理手段に登録し、前記記憶手段には書き込みを行わないことを特徴とする請求項1に記載の描画装置。
  3. 前記画像キャッシュ手段、前記第1の圧縮手段、前記第2の圧縮手段、及び前記比較手段からなる複数組の画像キャッシュ制御手段と、
    前記複数の画像キャッシュ制御手段と前記メモリアクセス手段との間に配置され、いずれか一つの前記画像キャッシュ制御手段とメモリアクセス制御手段との経路を切り替えるキャッシュ切換手段と、
    を備えていることを特徴とする請求項1に記載の描画装置。
JP2007092837A 2007-03-30 2007-03-30 描画装置 Active JP4448866B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007092837A JP4448866B2 (ja) 2007-03-30 2007-03-30 描画装置
CN2008100741145A CN101276152B (zh) 2007-03-30 2008-02-14 绘图装置
US12/033,549 US8175402B2 (en) 2007-03-30 2008-02-19 Drawing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007092837A JP4448866B2 (ja) 2007-03-30 2007-03-30 描画装置

Publications (2)

Publication Number Publication Date
JP2008250097A JP2008250097A (ja) 2008-10-16
JP4448866B2 true JP4448866B2 (ja) 2010-04-14

Family

ID=39796279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007092837A Active JP4448866B2 (ja) 2007-03-30 2007-03-30 描画装置

Country Status (3)

Country Link
US (1) US8175402B2 (ja)
JP (1) JP4448866B2 (ja)
CN (1) CN101276152B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4990751B2 (ja) * 2007-12-25 2012-08-01 京セラドキュメントソリューションズ株式会社 画像処理装置、画像読取装置
US8489832B1 (en) * 2009-12-10 2013-07-16 Guidance-Tableau, Llc System and method for duplicating electronically stored data
US8819208B2 (en) 2010-03-05 2014-08-26 Solidfire, Inc. Data deletion in a distributed data storage system
JP5731864B2 (ja) * 2011-03-18 2015-06-10 株式会社Screenホールディングス 描画データの補正装置および描画装置
US9838269B2 (en) 2011-12-27 2017-12-05 Netapp, Inc. Proportional quality of service based on client usage and system metrics
US9054992B2 (en) 2011-12-27 2015-06-09 Solidfire, Inc. Quality of service policy sets
CN102592261B (zh) * 2011-12-30 2014-01-15 上海居冠软件有限公司 矢量图展现方法及系统
CN103093537B (zh) * 2013-02-20 2015-08-26 广州广电运通金融电子股份有限公司 一种嵌入式图像记录方法及装置
JP6175253B2 (ja) * 2013-03-06 2017-08-02 株式会社Screenホールディングス データ変換方法、描画システムおよびプログラム
US20150244795A1 (en) 2014-02-21 2015-08-27 Solidfire, Inc. Data syncing in a distributed system
US9798728B2 (en) 2014-07-24 2017-10-24 Netapp, Inc. System performing data deduplication using a dense tree data structure
US10133511B2 (en) 2014-09-12 2018-11-20 Netapp, Inc Optimized segment cleaning technique
US9671960B2 (en) 2014-09-12 2017-06-06 Netapp, Inc. Rate matching technique for balancing segment cleaning and I/O workload
US9836229B2 (en) 2014-11-18 2017-12-05 Netapp, Inc. N-way merge technique for updating volume metadata in a storage I/O stack
US9720601B2 (en) 2015-02-11 2017-08-01 Netapp, Inc. Load balancing technique for a storage array
US9762460B2 (en) 2015-03-24 2017-09-12 Netapp, Inc. Providing continuous context for operational information of a storage system
US9710317B2 (en) 2015-03-30 2017-07-18 Netapp, Inc. Methods to identify, handle and recover from suspect SSDS in a clustered flash array
US9740566B2 (en) 2015-07-31 2017-08-22 Netapp, Inc. Snapshot creation workflow
US9400609B1 (en) * 2015-11-04 2016-07-26 Netapp, Inc. Data transformation during recycling
US10191850B2 (en) 2016-03-31 2019-01-29 Qualcomm Incorporated Providing memory bandwidth compression using multiple last-level cache (LLC) lines in a central processing unit (CPU)-based system
US10929022B2 (en) 2016-04-25 2021-02-23 Netapp. Inc. Space savings reporting for storage system supporting snapshot and clones
KR101930389B1 (ko) * 2016-06-15 2019-01-02 주식회사 에벤에셀케이 동영상 압축방법, 장치 및 이에 대한 컴퓨터 프로그램
US10176090B2 (en) 2016-09-15 2019-01-08 Qualcomm Incorporated Providing memory bandwidth compression using adaptive compression in central processing unit (CPU)-based systems
US10642763B2 (en) 2016-09-20 2020-05-05 Netapp, Inc. Quality of service policy sets
CN107169917B (zh) * 2017-04-21 2020-06-16 图芯芯片技术(上海)有限公司 矢量图形处理器不通过ddr完成图形图像实时绘制的装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068724A (en) * 1990-06-15 1991-11-26 General Instrument Corporation Adaptive motion compensation for digital television
JPH0550666A (ja) 1991-08-22 1993-03-02 Seiko Epson Corp プリント装置
KR970003425B1 (ko) * 1993-11-19 1997-03-18 엘지전자 주식회사 팩시밀리의 데이타 압축 전송방법
JP3393926B2 (ja) * 1993-12-28 2003-04-07 株式会社東芝 フォトマスク設計方法及びその装置
JPH08324040A (ja) 1995-06-01 1996-12-10 Canon Inc 印刷システム及び印刷処理方法
US5850632A (en) * 1995-09-08 1998-12-15 Texas Instruments Incorporated Memory access controller utilizing cache memory to store configuration information
JPH09214709A (ja) 1996-02-01 1997-08-15 Ricoh Co Ltd 画像処理装置
US20050205781A1 (en) * 2004-01-08 2005-09-22 Toshifumi Kimba Defect inspection apparatus
JP2005346698A (ja) * 2004-05-07 2005-12-15 Ricoh Co Ltd 画像情報制御装置、画像情報制御システム、プリンタドライバ、画像情報制御方法、その方法をコンピュータで実行するプログラム、および記録媒体

Also Published As

Publication number Publication date
CN101276152A (zh) 2008-10-01
US8175402B2 (en) 2012-05-08
JP2008250097A (ja) 2008-10-16
CN101276152B (zh) 2012-01-18
US20080244158A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP4448866B2 (ja) 描画装置
JP4789753B2 (ja) 画像データバッファ装置、画像転送処理システム、及び画像データバッファ方法
JP2008118306A (ja) 歪曲収差補正処理装置、撮像装置及び撮像システム
JP4795808B2 (ja) 描画装置、描画方法、描画プログラム及び描画集積回路
US7072530B2 (en) Semiconductor memory apparatus
US20080154923A1 (en) Exposure data generating apparatus
JP2009003953A (ja) 画像処理装置
KR20010082741A (ko) Lsi 마스크 묘화 데이터 압축 장치 및 압축방법
JP3167684B2 (ja) 小画面のためのコンテキスト発生回路及びその方法
JP2020160828A (ja) 2次元画像をアフィン変換するための画像データ処理装置
JP4617210B2 (ja) 描画装置及びそれを搭載した露光装置
US8934736B2 (en) Image processing apparatus, image processing system, and method for having computer process image
JPS63208898A (ja) 文字処理装置
JP4259328B2 (ja) 画像処理装置、プリンタ、及び格納データの読み出し方法
US10672100B2 (en) Image processing apparatus and image processing method
CN102736448A (zh) 直写式光刻系统中的图像灰度数据的压缩方法
JP3297145B2 (ja) パターン欠陥検査装置
JP2007081939A (ja) データ平滑化回路
JP2007251983A (ja) 画像データ出力装置
CN114791910A (zh) 矩阵压缩方法及装置
JP6030321B2 (ja) 画像処理装置
JP2016081214A (ja) 画像処理装置
JP2007141883A (ja) 半導体製造システム
JPS6377091A (ja) 字形パタ−ンの圧縮記憶方式とその復元方式
JP2012226463A (ja) 画像回転装置及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4448866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250