JP3297145B2 - パターン欠陥検査装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば半導体集積回
路や液晶表示装置の製造工程等において使用されるマス
クパターンの欠陥を検査するパターン欠陥検査装置に関
する。

【０００２】

【従来の技術】周知のように、半導体集積回路の製造工
程においては、ＣＡＤ等で設計された図形パターンを電
子ビームやイオンビーム等によるリソグラフィ技術を応
用してガラス基板上のクロム（Ｃｒ）に描画してなるマ
スク（レチクル）を用意し、このマスクに描かれている
図形パターンを半導体上に縮小転写することが行われて
いる。

【０００３】このようなマスクにパターン欠陥が存在す
ると、そのマスクを用いて製造された製品全てに欠陥の
あるパターンが転写されることになる。したがって、通
常はマスク製作後にパターン欠陥検査装置でマスクパタ
ーンを検査し、合格したマスクだけを用いるようにして
いる。パターン欠陥検査装置は、マスクを製作するとき
に用いた設計パターンデータを二次元ドットの配列に展
開したものと、実際にマスクを撮像して得られた二次元
画像情報とを比較することで検査している。このような
パターン欠陥検査装置を用いると、極めて正確な検査を
実行できる。

【０００４】ところで、マスクに実際に形成されている
パターンは、種々の理由により設計パターンデータと全
く同一にはなり得ない。たとえば、パターンが電子ビー
ム描画によって形成されたマスクの場合を例にとると、
描画の際のビーム径の変化やレジストの現像の過不足等
により、設計パターンデータに較べて描画部分がより多
く残ったり、あるいは浸触されたりし、パターンの幅が
設計値よりも太くなったり、細くなったりしている。こ
のようにパターンの幅が変化していても、その変化の幅
が許容範囲内であれば、最終製品の性能に影響を与える
ことはない。したがって、設計データと比較して差異が
あっても、一概にそのマスクが不良品であるとはいえな
い。また、たとえば特開昭６３−２１１６２６号公報に
見られるように、最終製品の特性を調整するために、描
画時にパターンの幅を微妙に変化させるようなこともあ
る。

【０００５】したがって、マスクパターンをパターン欠
陥検査装置で検査する場合、マスクパターンの変化幅が
許容範囲に入っているものについては合格と判定する必
要があるが、その許容範囲をどこに設定するかという点
が問題となる。すなわち、近年では検査精度が著しく向
上しているので、マスクパターンに僅かでも変化がある
と、これらの変化が欠陥として検出される。

【０００６】そこで、このようなマスクパターンの僅か
な変化に対応するために、一般には、元になるＣＡＤデ
ータの段階まで遡ってパターン幅等を変更し、この変更
されたパターンデータを使って再検査する方式が採用さ
れている。

【０００７】しかし、この方式では膨大な手間を必要と
する問題があった。すなわち、図形全体の（巨視的な）
大きさを変化させずにパターンの幅を変更することをリ
サイズと称するが、ＣＡＤのデータを変更してリサイズ
処理を行う場合には、多数のパターンについて寸法変更
の指示を行う必要があり、さらにこの変更したデータを
パターン欠陥検査装置に対応したフォーマットに変換す
る必要がある。したがって、必然的に膨大な手間を要す
ることになる。また、この方式では、描画に用いたデー
タと検査に用いたデータとが人為的なミスで異なったも
のになる可能性があり、検査という意味から好ましい方
式とはいえない。

【０００８】このような不具合を解消するため、設計デ
ータをプログラムによりリサイズ処理して検査を行うこ
とが考えられる。しかし、このような処理は設計データ
が複雑なほど時間が掛かることになる。その上、半導体
集積回路等では通常、１０〜２０層のマスクパターンを
必要とするので、これらの処理を全ての層に対して行な
うには膨大な時間を必要とする。

【０００９】リサイズを考慮した検査を必要とする場合
は、ごく僅かな寸法変化を無視できないときである。す
なわち、被検査マスクに描かれているパターンが極めて
微細な場合である。このような場合、パターン幅の変化
を直接計ることは困難である。したがって、ある程度の
面積に亘っての変化の平均値を求めなければ最適なリサ
イズ量を求めることができない。最適なリサイズ量は、
リサイズ量をパラメータとして検査を繰り返し、その寸
法変化によって発生する欠陥が最も少ない設計データの
リサイズ量を探すことで求めなければならない。したが
って、各層のデータに対して、複数のリサイズ量を変え
たデータを用意しなければならない。このようなことか
ら、従来から実施されている手法や提案されている手法
では、設計パターンデータに対してリサイズ処理を行っ
た上で検査するのに多大の手間と時間を要する問題があ
った。

【００１０】

【発明が解決しようとする課題】上述の如く、従来の手
法を用いて設計パターンデータに対してリサイズ処理を
行った上で検査する場合には多大の手間と時間を要する
問題があった。そこで本発明は、設計パターンデータを
用い、ハードウェアにリサイズ量をセットするだけでパ
ターン幅の変化に対応した検査を行なえ、短時間に最適
なリサイズ量を設定して検査できるパターン欠陥検査装
置を提供することを目的としている。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るパターン欠陥検査装置は、ＣＡＤ等で
作成された設計パターンデータをビットデータに変換し
た後に、ハードウェアでリサイズ処理するように構成さ
れ、これによって設計パターンデータに手を加えずに検
査できるようにしている。

【００１２】すなわち、本発明に係るパターン欠陥検査
装置は、被検査パターンを走査して画像情報を得る画像
情報取得手段と、基準パターンデータを記憶した記憶手
段と、この記憶手段から前記基準パターンデータを読出
してビットデータに変換するビット展開手段と、このビ
ット展開手段で得られた前記ビットデータを記憶するビ
ットマップメモリと、このビットマップメモリから前記
ビットデータを読出し、この読出されたビットデータが
表現するパターンの太さを指定されたリサイズ量だけ変
化させたパターンを表現するビットデータに変換して出
力するリサイズ処理手段と、このリサイズ処理手段から
出力されたビットデータと前記画像情報取得手段で取得
された画像情報とを比較する比較手段とを備えている。

【００１３】さらに詳しく説明すると、前記リサイズ処
理手段は、前記ビットマップメモリから読出された前記
ビットデータ中の特定のアドレスおよびそのアドレスの
周囲に隣接する複数のアドレスのビットデータを抽出す
るパターン抽出手段と、リサイズ量を設定するリサイズ
量設定手段と、前記パターン抽出手段によって抽出され
た特定のアドレスおよびそのアドレスの周囲に隣接する
複数のアドレスのビットデータと上記リサイズ量設定手
段により設定されたリサイズ量データとの論理演算を行
なって前記特定アドレスのビットデータを決定する論理
演算手段とを備え、前記パターン抽出手段および前記論
理演算手段をそれぞれ複数並列に持って複数ビットのデ
ータを並列に処理するように構成されている。

【００１４】

【作用】基準となる設計パターンデータはビットデータ
に変換された後に、リサイズ処理手段によってリサイズ
処理される。したがって、リサイズ処理をリアルタイム
で（検査と同時に）行うことができ、検査時間の増加を
最小にとどめ、かつリサイズ処理に要する手間をなくす
ことが可能となる。

【００１５】

【実施例】以下、図面を参照しながら実施例を説明す
る。図１には本発明の一実施例に係るパターン欠陥検査
装置の概略構成が示されている。

【００１６】同図において、１は磁気テープを示してい
る。半導体集積回路の製造工程等で用いられるマスクの
設計パターンは、個々の形状と位置とが数値で表現され
る細かな単位図形の集合（＝図形データ）として現わさ
れており、通常、磁気テープ１などの媒体を介して供給
される。

【００１７】供給された図形データは、磁気ディスク２
に記憶され、ＣＰＵ（中央処理装置）３もしくはＣＰＵ
３によって制御される図示しないＤＭＡ装置等の周辺装
置を介してビット展開回路４に送られ、このビット展開
回路４でビットデータに変換された後にビットマップメ
モリ５に記憶される。

【００１８】ビットマップメモリ５に記憶された設計パ
ターンデータは、後述するリサイズ処理回路６を介して
読出し回路７によって読み出された後に分布関数回路８
に入力される。分布関数回路８は、後述する検出光学系
１５の解像性能を示す点広がり関数を用いて設計パター
ンデータを重み付け加算し、多値化して基準データを作
り出し、これを比較回路９に供給する。

【００１９】一方、被検査パターンを走査して画像情報
を得るための画像情報取得装置１０が設けられている。
この画像情報取得装置１０は、パターンの描かれた被検
査マスク１１を支持するＸ−Ｙステージ１２と、このＸ
−Ｙステージ１２上の被検査マスク１１を照明する照明
光源１３および照明光学系１４と、被検査マスク１１を
透過した光を検出光学系１５を介して受光する一次元セ
ンサアレイ１６とで構成されている。

【００２０】Ｘ−Ｙステージ１２は、ステージ駆動回路
１７を介してＣＰＵ３の指令にしたがって駆動される。
また、ステージ駆動回路１７は、その実際の移動量を検
出する。そして、この位置情報に基いてタイミング回路
１８が各部の動作を規定するタイミング信号を作成す
る。一次元センサアレイ１６の出力は、タイミング回路
１８から与えられたタイミング信号で読み出される。こ
の読み出された信号は、センサ信号処理回路１９でデジ
タル化され、観測データとして比較回路９に供給され
る。

【００２１】比較回路９は、分布関数回路８から供給さ
れた設計パターンデータ（実際には後述するリサイズ処
理回路６でリサイズ処理されたパターンデータ）とセン
サ信号処理回路１９から与えられた観測データとをさま
ざまなアルゴリズムにしたがって比較照合して差異を検
出し、予め設定されているしきい値を越えた差異を発見
した場合には、これを欠陥としてＣＰＵ３に入力する。
ＣＰＵ３に入力された欠陥情報は記憶される。この欠陥
情報は、後にその座標位置が表示されたり、たとえばマ
スク修正装置へ入力されたりして各種の形態で利用され
る。

【００２２】以上の構成において、この実施例に係る装
置が従来装置と異なる点は、ビットマップメモリ５と読
出し回路７との間にリサイズ処理回路６を設け、リアル
タイムのリサイズ機能を持たせたことにある。

【００２３】以下、このリサイズ処理回路６について説
明する。ビットマップメモリ５に記憶されたビットデー
タは、検査する順にビットパラレル（たとえば８、１６
ビット）で読出され、リサイズ処理回路６内のパイプラ
インによってリサイズ処理され、読出し回路７に送られ
て比較検査に用いられる。したがって、予めリサイズ処
理回路６の処理条件を設定し、ビットマップメモリ５の
データのうちの検査に使用される部分を先読みしてリサ
イズ処理回路６内のパイプラインを詰めておけば、タイ
ミング回路１８からタイミング信号が到来したときに直
ちに読出し回路７へデータを送り出すことができる。ま
た、検査中に行わなければならないことは、タイミング
信号に同期して残りのデータをパイプライン処理するこ
とと、後に詳述する検査フレーム端部を処理することと
であり、検査中においてリサイズに要する時間はほとん
ど表面にでない。

【００２４】図２にはリサイズ処理回路６の構成例が示
されている。リサイズ処理回路６は、入力制御回路２
０、フレームメモリ２１、フレームメモリ２２、フォー
マット変換回路２３、ＦＩＦＯ（先入れ先出しメモリ）
２４、リサイズパイプライン２６、フォーマット変換回
路２７、出力制御回路２８から構成されている。

【００２５】この例において、ビットマップメモリ５か
ら読出されたビットデータは、検査フレームの繋ぎの部
分が正しく処理されるように入力制御回路２０、フレー
ムメモリ２１、フレームメモリ２２からなるデータ変換
手段で前処理され、その後にフォーマット変換回路２
３、ＦＩＦＯ２４によって並列処理に適したフォーマッ
トに変換されてリサイズパイプライン２６に供給され
る。また、リサイズパイプライン２６の出力は、フォー
マット変換回路２７によって並列処理に適したフォーマ
ットから元のフォーマットに変換された後に出力制御回
路２８を通して読出し回路７で読出される。

【００２６】なお、後述するように、フレームメモリ２
１，２２、フォーマット変換回路２３、ＦＩＦＯ２４、
リサイズパイプライン２６、フォーマット変換回路２７
の作用によって入力データと出力データとの間に位相ず
れが生じたり、また処理の都合上、入力データにはない
データが付加されたりするので、読出し回路７へデータ
を渡す際、出力制御回路２８はこれらの補正を行った上
でデータを渡す。

【００２７】図３には検査フレーム間にまたがる図形の
リサイズ方法を説明するための模式図が示されている。
一次元センサアレイ１６を用いる検査方法では、一次元
センサアレイ１６の幅に制限がある。このため、１つの
パターン範囲３１を検査するときには、この範囲３１を
検査フレーム３２（３２ａ〜３２ｄ）という単位に細長
く区切り、これら検査フレーム３２を順に検査する方式
が採られる。ここで、図中３７は一次元センサアレイ１
６の一走査で検査される幅を設計データの幅に置き換え
たものを示している。また、３５，３６は２つの検査フ
レームにまたがるパターン３３および検査フレームの端
にあるパターン３４とをプラスリサイズして太らせた例
を示している。この図から解るように、２つの検査フレ
ームにまたがるパターン３３や検査フレームの端にある
パターン３４では、互いの検査フレームの処理に隣の検
査フレームのデータが必要になる。すなわち、リサイズ
の結果、パターンはリサイズ量分だけ拡張されたり、縮
小されたりするので、ある検査フレームに隣接する検査
フレームのリサイズ量分の範囲内にパターンが存在して
いるときには、着目している検査フレーム内に、このパ
ターンをリサイズした結果が入り込んでくることにな
る。したがって、検査フレーム幅分に亘って正確な処理
結果を得るには、着目している検査フレームとその両側
の検査フレームのそれぞれリサイズ量分の範囲内のパタ
ーンを合わせて処理し、その中心部の検査フレーム幅を
切り出して処理結果とすることが必要になる。

【００２８】このような処理を実現するために、入力制
御回路２０は、前のフレームの処理のときに、次に検査
するフレームと接する部分の必要範囲を切り出し、これ
をフレームメモリ２１または２２に記憶しておく。そし
て、今回検査するフレームの先頭にこのデータを加えて
送り出すとともに、次のフレームのためにそのフレーム
の次に検査するフレームと接する部分の必要範囲をフレ
ームメモリ２２または２１に記憶する。なお、２つのフ
レームメモリを設けている理由は、奇数フレームではフ
レームメモリ２１から読み出し、フレームメモリ２２に
記憶し、偶数フレームではフレームメモリ２２から読み
出し、フレームメモリ２１に記憶するというように使い
分けるためである。

【００２９】図４には隣接する検査フレーム間の処理を
説明するための模式図が示されている。処理中の検査フ
レームの正確な処理結果を検査フレーム幅分得るには、
１つ前の検査フレームと、次回入力されるべき検査フレ
ームのうちの処理中のフレームに隣接するそれぞれリサ
イズ量幅分のパターンを合わせて処理することが必要で
ある。しかし、次回入力されるべき検査フレームのデー
タを前もって得ることはできない。そこで、１つ前の検
査フレームの処理中のフレームに隣接する最大リサイズ
量の２倍幅分のパターンを合わせて処理し、その結果の
中心部の検査フレーム幅分を切り出す。この処理によ
り、次回入力されるべき検査フレームのデータを前もっ
て得ることなしに、検査フレーム幅分の正しい処理結果
を得ることが可能になる。

【００３０】すなわち、ビットマップメモリ５から検査
フレーム単位にパターンデータ４１が送り出されて入力
制御回路２０に入力される。このとき、フレームメモリ
２１または２２には、前の検査フレームのデータのう
ち、今回の検査フレームに隣接する最大リサイズ量の２
倍の幅分のデータ４２が記憶されている。入力制御回路
２０は、これらの２つのデータと検査フレームの左右の
区切りとしての最大リサイズ量幅の空白データ４３とを
連結したデータ４４を出力する。これと同時に次の検査
フレームの処理のためにパターンデータ４１のうちの次
の検査フレームに接する最大リサイズ量の２倍の幅分の
データ４５をフレームメモリ２２または２１に記憶して
おく。

【００３１】ここで、空白データ４３は、後述するリサ
イズパイプライン２６において、検査フレームの右端と
左端とを区切るためのものである。すなわち、後述する
リサイズパイプライン２６には、パターンデータ４１が
後述するように一次元センサアレイ１６の一走査３７の
方向に与えられるが、データを連続して与えるとデータ
上に何の区切りも存在しないため、検査フレームの左右
端が連続しているものとして処理されてしまい、結果と
して検査フレームの両端が正しく処理されないことにな
る。ここで、空白データ４３は緩衝帯として働く。した
がって、検査フレームの端に図形が存在しても、これを
リサイズした図形は最大リサイズ量の空白を越えること
がないので、検査フレームの左右端まで正しく処理され
ることになる。

【００３２】なお、出力制御回路２８は、後述するよう
に、リサイズパイプライン２６の出力から入力と同じ幅
であるが最大リサイズ量分だけ前回のフレーム側にシフ
トした部分４６を切り出し、これを読出し回路７へ送
る。このシフト量は固定であるので、ＣＰＵ３において
Ｘ−Ｙステージ１２上の被検査マスク１１の位置がこの
シフト分だけずれているように処理することで、データ
との位置合せが行なわれる。また、先頭フレームでは前
回の検査フレームのデータ４２を空データとして処理す
る。さらに、最終検査フレームの処理が終了した時点で
は、そのフレームの最後の部分（最大リサイズ量の幅
分）が検査されずにフレームメモリ２１または２２内に
残っているので、そのデータを検査するために、このデ
ータにビットマップメモリ５からのデータの代わりに１
フレーム分の少なくとも最大リサイズ量の幅を持つ空デ
ータを加え、この状態で検査を行う。したがって、本来
の検査フレーム数より１フレーム余分に検査する必要が
あるが、そのために必要な時間は検査全体からみれば僅
かである。

【００３３】このようにして変換された幅４４を持つフ
レームデータは、フォーマット変換回路２３に与えられ
る。図５にはフォーマット変換回路２３の構成および動
作を説明するための模式図が示されている。図５(a),
(b) の横幅が図４に示す連結したデータ４４の幅に対応
している。この例では、ビットマップメモリ５まで従来
の装置と同じ構成を採用しているので、ビットマップメ
モリ５の中での１ワード（たとえば８または１６ビッ
ト）の並び方の定義とその読出し順序とが図５(a) に示
すように、横向き１ライン毎になっている。従来の装置
では、一次元センサアレイ１６の１スキャン毎に１ライ
ンのデータを読出して処理する必要性から、このような
構成を採用している。

【００３４】しかし、この例では後述するリサイズパイ
プライン２６において、図５(b) に示すように、リサイ
ズパイプライン２６の並列数分を縦１ワードにまとめて
入力したほうが都合良いので、この２つのフォーマット
を変換する必要があり、このためにフォーマット変換回
路２３を設けている。

【００３５】フォーマット変換回路２３は、たとえば図
５(c) に示すように、検査フレーム幅×リサイズパイプ
ラインの並列数の容量を備えた２組のメモリ５１，５２
を持ち、これを書込み・読出し交互に切り替えて前記容
量のビットパターンをまとめ、このデータをビットマッ
プメモリ５の１ワードの長さを持つシフトレジスタをリ
サイズパイプラインの並列数並べた変換回路５３でフォ
ーマット変換することでその機能を達成している。な
お、説明を簡単にするために、以後、図５(b) に示すパ
ターンデータの一まとまりをバンドと呼び、図の横方向
の長さを連結したデータ４４の幅とし、図の縦方向の幅
をリサイズパイプライン並列数とする。

【００３６】このようにしてフォーマット変換されたデ
ータは、ＦＩＦＯ２４を介してリサイズパイプライン２
６に導入される。図６にはＦＩＦＯ２４の動作を説明す
るための模式図が示されている。

【００３７】前述した検査フレーム間にまたがる図形の
処理と同様に、バンド間にまたがる図形についても正し
く処理するためには、処理しようとしているバンドの両
側、つまり図５(b) における上下に位置しているバンド
のデータが必要である。この例では、ＦＩＦＯ２４を用
いて同様の処理を行なっている。ここで、ＦＩＦＯ２４
のメモリは、最大リサイズ量の２倍の幅６３を有し、バ
ンドの長さと同じ長さ６１の容量を持つている。したが
って、ＦＩＦＯ２４は幅６３分の入力データをバンドの
長さ分遅延して出力する作用を有する。

【００３８】フォーマット変換回路２３から出力された
リサイズパイプライン２６の並列数（＝ｎ）の幅６２を
持つデータは、リサイズパイプライン２６に与えられる
とともに、次のバンドに隣接する最大リサイズ量の２倍
の幅６３の部分がＦＩＦＯ２４に入力される。したがっ
て、リサイズパイプライン２６には、フォーマット変換
回路２３の幅６２の出力と、前回のバンドの今回のバン
ドに隣接する部分をＦＩＦＯ２４によりバンドの長さ分
遅延した幅６４の出力とが入力される。すなわち、現時
点で処理中のバンドと、前回のバンドの今回のバンドに
隣接する部分が、図の上での縦の位置を揃えられて入力
される。このようにして、データはｎ＋最大リサイズ量
×２の幅６５となってリサイズパイプライン２６へ入力
される。

【００３９】なお、リサイズパイプライン２６は、幅６
５の入力データのうち、両端のそれぞれ最大リサイズ量
の幅６６の部分を正しく処理することができないので、
この部分を出力せず、中央の入力と同じ幅６７の部分の
みを出力する。この結果、リサイズパイプライン２６の
出力は、フォーマット変換回路２３の出力に対し、最大
リサイズ量の幅６６分だけ過去のバンド側にシフトした
ものになる。このシフトは、出力制御回路２８によって
検査フレームの前後に付加される余分なデータを取り除
くときに補正される。したがって、読出し回路７からは
リサイズパイプライン２６がないときと同様のフレーム
長さのデータが読み出される。

【００４０】また、検査フレームの先頭ではＦＩＦＯ２
４のデータを空データとして処理する。さらに、検査フ
レームの最後の部分が検査されずにＦＩＦＯ２４内に残
ってしまうのを防止するために、ＦＩＦＯ２４内に残っ
ているデータに最大リサイズ量の幅を持つ空データを加
えたバンドを作って検査を行う。このため、本来の検査
フレームの前後に余分な空白データが付加され、本来の
検査フレームの長さより僅かに余分にデータを処理する
必要があるが、そのために必要な時間は検査時間全体か
らみれば僅かである。

【００４１】このようにしてデータがリサイズパイプラ
イン２６に入力される。リサイズパイプライン２６の構
成を説明する前に本実施例装置におけるリサイズ処理の
原理を説明する。

【００４２】図７はリサイズ処理の原理を説明するため
の模式図である。この図は注目している画素Ｘとその周
辺の画素を表している。リサイズ処理に当っては、この
画素Ｘと周辺の画素の状態を出力抽出手段で抽出し、こ
れを基にして論理演算手段により出力画素Ｘ′の状態を
決定する。その条件は、リサイズなしのときにはＸが
“１”のときＸ′＝“１”とし、１ビットリサイズのと
きにはＸまたは図７で「１」と記入されている画素が
“１”のときＸ′＝“１”とし、２ビットリサイズのと
きにはＸまたは図７で「１」または「２」と記入されて
いる画素が“１”のときＸ′＝“１”とし、３ビットリ
サイズのときにはＸまたは図７で「１」「２」または
「３」と記入されている画素が“１”のときＸ′＝
“１”とし、それ以外のときにはＸ′＝“０”とする。

【００４３】図８には上記方法でリサイズ処理を行った
結果の例が示されている。ここで、図８(a) 中の８１は
基準となる元の図形を示し、図８(b) 中の８２は図形８
１を１ビットリサイズ処理した結果を示し、図８(c) 中
の８３は図形８１を２ビットリサイズ処理した結果を示
し、図８(d) 中８４は図形８１を３ビットリサイズ処理
した結果を示している。ここには３ビットリサイズまで
の例が示されているが、２ｎ＋１の範囲の画素を参照し
て出力画素Ｘ′の状態を決定すれば、ｎ画素のリサイズ
が可能である。また、前述した条件中の“１”と“０”
を入れ替えれば、マイナスのリサイズ処理となる。すな
わち、黒白画像において「黒」に対する太らせは、
「白」に対する細らせと等価であるから、たとえば
“１”を「黒」“０”を「白」と考えると、“１”に対
する太らせは「黒」に対する太らせ、逆に“０”に対す
る太らせは「黒」に対する細らせになる。

【００４４】図９にはリサイズパイプライン２６の入力
信号展開部の構成が示されている。なお、この入力信号
展開部には１６並列に後述するリサイズ処理部が接続さ
れており、最大３ビットのリサイズ処理まで行えるよう
になっている。つまり、１６（処理幅）＋３（最大リサ
イズ量）×２＝２２ビットパラレルの入力から１６ビッ
トパラレルの出力を得ている。

【００４５】この入力信号展開部には、図中０Ａ〜２１
Ａで示すように、２２ビットのデータが入力される。こ
の入力信号展開部は、２２ビットの容量を持つ６個のレ
ジスタ９１〜９６を備えており、上述した２２ビットの
入力をシフトクロック９７が与えられる毎にシフトし、
たとえば０Ａの１クロック前の状態を０Ｂに出力し、順
次０Ｃ、０Ｄ、０Ｅ、０Ｆ、０Ｇを作成し、入力と合わ
せて２２×７ビットの２次元データを作り出すようにし
ている。

【００４６】このようにして作り出された２次元データ
は、パターン抽出部を介して各リサイズ処理部に参照信
号として与えられる。図１０(a) には最も上側のリサイ
ズ処理部が参照する信号が示されている。この最も上側
のリサイズ処理部は、入力０Ａ〜６Ａと、これを遅延し
て作成される７×７の範囲のビットデータとを参照し、
中央３Ｄの位置に対応する１ビットのデータを出力す
る。また、図１０(b) には上から２番目のリサイズ処理
部が参照する信号が示されている。この上から２番目の
リサイズ処理部は、入力１Ａ〜７Ａと、これを遅延して
作成される７×７の範囲のビットデータとを参照し、中
央４Ｄの位置に対応する１ビットのデータを出力する。
以下、同様に１ビットづつ下方にずれながら１６個のリ
サイズ処理部が並列に接続されている。このように構成
されているので１シフトクロック毎に１６個のリサイズ
処理部に入力データを送ることができ、１６ビットづつ
の出力を得ることができる。そして、１６並列化されて
いるので、データのシフト周期の１６倍の効率でリサイ
ズ処理を行うことができる。

【００４７】図１１にはパターン抽出部を含む単一のリ
サイズ処理部の構成例が示されている。ここには、図１
０(a) に示されるビットデータを参照するリサイズ処理
部が示されている。図９に示す回路から図１０(a) に示
される領域の４８ビット分のデータがＡＮＤゲート１０
４(0) 〜(47)の一方の入力端へ入力され、中心部のデー
タ３Ｄが直接ＯＲゲート１０５へ入力される。一方、選
択的に与えられる１ビットリサイズ指定信号１０１、２
ビットリサイズ指定信号１０２、３ビットリサイズ指定
信号１０３がＯＲゲート１０６、１０７でエンコードさ
れてＡＮＤゲート１０４(0) 〜(47)の他方の入力端子へ
入力され、リサイズ量に応じた範囲のデータがＯＲゲー
ト１０５へ入力される。

【００４８】このように構成されているので、図７に示
すように、リサイズ量に応じた範囲のビットパターンを
参照し、そのうちのいずれかのビットが“１”であった
ときには“１”、それ以外のときには“０”がＯＲゲー
ト１０５の出力端子Ｐから出力されることになる。

【００４９】図１２にはマイナスのリサイズ処理を行う
回路構成が示されている。マイナスのリサイズ処理を行
う場合、切り替え信号１１３を切り替えることでリサイ
ズパイプライン２６の入り口に設けたＥＸＯＲゲート１
１１でパイプラインに流れるデータの論理を反転し、ま
た出口に設けたＥＸＯＲゲート１１２でリサイズ後のデ
ータの論理を元に戻すことによってマイナスのリサイズ
処理が可能となる。つまり、リサイズパイプライン２６
は、常に“１”に対する太らせを行っているが、データ
が反転しているので、結果は細らせになる。

【００５０】このようにしてリサイズ処理されたビット
データは、フォーマット変換回路２７に与えられる。図
１３にはフォーマット変換回路２７の構成および動作を
説明するための模式図が示されている。

【００５１】後段に位置している比較回路９は、一方の
入力端に一次元センサアレイ１６で得られた観測データ
が導入される。したがって、他方の入力端に導入される
基準データとしては、１ワード（たとえば８または１６
ビット）の並び方とその読み出し順序とがビット展開回
路４と同じく、図１２(b) に示すような横向き１ライン
毎のものであると都合良い。そこで、前述したフォーマ
ット変換回路２３で変換された図１３(a) のようなフォ
ーマットをフォーマット変換回路２７で元の状態に戻す
必要がある。

【００５２】フォーマット変換回路２７は、図１３(c)
に示すように、フォーマット変換回路２３を丁度逆にし
た構成となっている。すなわち、フォーマット変換回路
２７は、ビットマップメモリ５の１ワードの長さを持つ
シフトレジスタをリサイズパイプライン２６の並列数並
べた変換回路１２３でフォーマット変換を行い、その結
果を検査フレーム幅×リサイズパイプラインの並列数の
容量の２組のメモリ１２１，１２２で書き込み・読み出
しを交互に切り替えて前記容量分のビットパターンをま
とめて順次出力することでその機能を達成している。

【００５３】かくしてリサイズ処理された設計パターン
データは、読出し回路７、分布関数回路８を介して比較
回路９に与えられ、この比較回路９において一次元セン
サアレイ１６によって得られた観測データと比較され
る。

【００５４】このように、リサイズ量を指定する信号を
与えるだけで、基準パターンデータをハードウェアによ
ってリアルタイムでリサイズ処理することができる。し
たがって、検査時間の増加を最小にとどめ、リサイズ処
理にかかる手間を省くことができる。

【００５５】次に、上記のように構成された装置の実際
の使用例を説明する。リサイズ処理が必要になる場合
は、被検査マスク１１に描かれているパターンが極めて
微細で、線幅の変化を直接計ることができない場合であ
る。このような場合、ある程度の面積に亘っての線幅変
化の平均値を求めなければ、最適なリサイズ量を求める
ことができない。

【００５６】本実施例装置では、このような事情を踏ま
え、実際に被検査マスク１１の一部分を繰り返し測定す
ることで自動的に最適なリサイズ量を設定できるように
している。

【００５７】図１４には本実施例装置の使用手順がフロ
ーチャートの形で示されている。これは、実際にはＣＰ
Ｕ３のプログラムとして実現されるものである。まず、
描画方法や現像方法、要求精度などで決まるリサイズ量
のリミット値を入力する(S1)。すなわち、描画方法や現
像方法により統計的にパターンのおおよそのリサイズ量
が判り、また場合によってはこれを打ち消す方向にリサ
イズした上で描画することがある。また設計上のリミッ
トも存在するので、これらから求めたリサイズ量のリミ
ットを入力する。このリミット値を描画方法や現像方法
等の検査時に与えられる他のパラメータと関連付けたテ
ーブルを用意しておき、被検査マスク１１の属性（これ
は検査のためのデータとしてあらかじめ別のところで入
力されているものとする）などから自動的にリミット値
を決めてもよい。

【００５８】次に、リサイズ量の初期値を設定(S2)した
後、被検査マスク１１毎に予め決められている部分をリ
サイズ量をパラメータとして繰り返し検査し、リサイズ
量と検出した欠陥数のテーブルを作成する(S3,S4,S5)。

【００５９】リミット範囲内のすべてのリサイズ量につ
いて検査が終了した時点で、作成したテーブルから欠陥
数が最小であるリサイズ量を決定し(S6)、この値を実際
の検査に用いる値として記憶する。なお、繰り返して検
査するときに、たとえば山登り法として知られている過
去２回の検査結果からより欠陥数の少ない側へパラメー
タを変化させるという手法を用いれば、リサイズ量決定
に要する繰り返し検査回数を減らすことが期待できる。

【００６０】以上のような手順を経ることで被検査マス
ク１１の個々に対して最も適したリサイズ量を求めるこ
とができ、検査精度の向上を図ることができる。なお、
本発明は上述した実施例に限定されるものではな種々変
形して実施できる。たとえば、図１５から図１８にはリ
サイズパイプライン２６の別の例が示されている。この
例は、近年急速に発達しているＰＡＬなどのＰＬＤ（Pr
ogrammable Logic Device ）を採用する場合に適した、
より応用範囲の広いリサイズパイプラインの実現方法を
示すものである。

【００６１】今、着目している画素を中心として上下左
右に対称なパターンでリサイズを行うものとすると、図
１５に示すように、７×７のマトリクスの４分の１、つ
まり４×４の範囲の論理演算で参照するデータＳ０〜Ｓ
１５を設定すれば、これを展開することで７×７のマト
リクスすべての指定を行うことができる。また、７×７
のマトリクスを横につながった７画素毎に区切り、これ
をラインと呼ぶとき、並列化の中心部分では、図１６に
示すように、ある１つの入力データがシフトされるライ
ン上のデータは、そのラインの上に中心画素を持つ７×
７マトリクスの中心のライン、１つ上下のマトリクスの
中心から１つ上下のライン、２つ上下のマトリクスの中
心から２つ上下のライン、といった意味合いで参照デー
タに供される。各ラインでは、そのラインのデータの現
在参照するように設定されている画素のうちのいずれか
１つでも“１”のものがあれば“１”を出力すればよ
く、１つのマトリクスではそのマトリクスを構成するい
ずれか１つのラインが“１”を出力したときに“１”を
出力すればよい。

【００６２】以上から、１ライン分のラッチと、最大リ
サイズ量＋１の本数のライン分の論理演算回路を単位回
路として、数個のＰＬＤにまとめることができれば並列
処理回路を容易に実現可能であることが推測される。

【００６３】図１７は上記の考え方に基いて構成した単
位回路の例であり、この程度の規模の回路は１〜２個の
ＰＬＤで実現することが可能である。入力されたデータ
（マトリクスの中心ラインの実データ）１５９は、ラッ
チ群１６０とシフトクロック１６１とにより１ライン分
のデータに展開される。ＡＮＤ回路群１６２はリサイズ
パターンを決定する参照パターンＳ０〜Ｓ１５と１ライ
ンのパターンの論理演算を行い、Ｓ０〜Ｓ１５が“１”
である部分の画素が“１”であるときに“１”を出力す
る。ＯＲ回路１６３は、中心ラインに相当するＳ１２〜
Ｓ１５の参照パターンと１ラインのパターンの論理演算
結果を参照し、いずれかの出力が“１”であるときに
“１”を出力する。これは、そのラインに対する７×７
のマトリクスの中心ラインの出力Ｐ０である。以下同様
に、ＯＲ回路１６４は１つ上下のマトリクス中心から１
つ上下のラインの出力Ｐ１を送出し、ＯＲ回路１６５は
１つ上下のマトリクス中心から２つ上下のラインの出力
Ｐ２を送出し、ＯＲ回路１６６は３つ上下のマトリクス
中心から３つ上下のラインの出力Ｐ３を送出する。

【００６４】図１８は上記単位回路の並列接続の様子を
示す模式図である。デコード回路１７０は、１ビットリ
サイズ指定信号１０１、２ビットリサイズ指定信号１０
２、３ビットリサイズ指定信号１０３をデコードし、前
述した参照パターンＳ０〜Ｓ１５を出力する。このデコ
ード回路１７０の出力パターンを種々変化させれば、任
意のリサイズパターンを実現することができる。この部
分をＲＡＭなどで構成し、ＣＰＵ３から設定できるよう
にしてもよい。単位回路１７１〜１８０はそれぞれ出力
Ｐ０〜Ｐ３を送出し、ＯＲ回路１８１、１８２はある１
つのマトリクスを形成する７本のラインの出力を入力
し、いずれかの出力が“１”であるとき“１”を出力す
る。このような構成により、前記実施例と同じく７×７
マトリクスのパターン抽出部およびリサイズ処理部を構
成することができる。

【００６５】上記の構成によれば、ＰＡＬを有効に使用
することができるので、回路の規模を小さく保つことが
できる。また、デコード回路１７０の出力パターンを変
化させるだけで、任意のリサイズパターンを実現するこ
とができる。

【００６６】

【発明の効果】以上説明したように、本発明によれば、
事前の処置なしにＬＳＩ等のパターンを検査中にリアル
タイムでリサイズ処理することができるので、リサイズ
処理に要する手間や時間を省くことができ、従来、極め
て困難であったリサイズを行っての検査を実現できる。
特に回路の中枢部が並列化されているので、処理自体も
容易に高速で行うことができる。また、リサイズ処理に
時間を要しないことを利用して、検査に先立ち、リサイ
ズ量をパラメータとした試行を行うことが可能となり、
被検査マスクの個々に対して最も適したリサイズ量を求
めることができる。このため、マスクの線幅の（許容範
囲内の）変化を誤って欠陥と判定することを防止でき、
検査の精度を一層向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るパターン欠陥検査装置
の概略構成図

【図２】同装置におけるリサイズ処理回路の構成図

【図３】検査フレーム間にまたがるパターンのリサイズ
方法を説明するための模式図

【図４】隣接する検査フレーム間の処理を説明するため
の模式図

【図５】前段に設けられたフォーマット変換回路の構成
および動作を説明するための図

【図６】ＦＩＦＯの動作を説明するための模式図

【図７】リサイズ処理の原理を示す模式図

【図８】リサイズを行った結果の例を示す模式図

【図９】リサイズパイプラインに組込まれた入力信号展
開部の模式図

【図１０】各リサイズ処理部の入力関係を説明するため
の図

【図１１】単一のリサイズ処理部の構成図

【図１２】マイナスのリサイズ処理を行う回路の構成図

【図１３】後段に設けられたフォーマット変換回路の構
成および動作を説明するための図

【図１４】本発明に係るパターン欠陥検査装置の使用手
順を示すフローチャート

【図１５】リサイズパイプラインの別の例を説明するた
めの図

【図１６】同リサイズパイプラインを説明するための図

【図１７】同リサイズパイプラインを実現する単位回路
の例を示す図

【図１８】同単位回路の並列接続の様子を示す模式図

【符号の説明】

１…磁気テープ ２…磁気ディス
ク ３…ＣＰＵ ４…ビット展開
回路 ５…ビットマップメモリ ６…リサイズ処
理回路 ７…読出し回路 ８…分布関数回
路 ９…比較回路 １０…画像情報
取得装置 １１…被検査マスク １２…Ｘ−Ｙス
テージ １３…照明光源 １４…照明光学
系 １５…検出光学系 １６…一次元セ
ンサアレイ １７…ステージ駆動回路 １８…タイミン
グ回路 １９…センサ信号処理回路 ２０…入力制御
回路 ２１，２２…フレームメモリ ２３…フォーマ
ット変換回路 ２４…ＦＩＦ０ ２６…リサイズ
パイプライン ２７…フォーマット変換回路 ２８…出力制御
回路

フロントページの続き (72)発明者 東條 徹 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (56)参考文献 特開 昭62−211546（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01N 21/84 - 21/958 G03F 1/00 - 1/16 G01B 11/00 - 11/30 H01L 21/64 - 21/66

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】被検査パターンを走査して画像情報を得る
   画像情報取得手段と、基準パターンデータを記憶した記
   憶手段と、この記憶手段から前記基準パターンデータを
   読出してビットデータに変換するビット展開手段と、こ
   のビット展開手段で得られたビットデータを記憶するビ
   ットマップメモリと、このビットマップメモリから前記
   ビットデータを読出し、この読出されたビットデータが
   表現するパターンの太さを指定されたリサイズ量だけ変
   化させたパターンを表現するビットデータに変換して出
   力するリサイズ処理手段と、このリサイズ処理手段から
   出力された前記ビットデータと前記画像情報取得手段で
   取得された画像情報とを比較する比較手段とを具備して
   なり、 前記リサイズ処理手段は、前記ビットマップメモリから
   読出された前記ビットデータ中の特定のアドレスおよび
   そのアドレスの周囲に隣接する複数のアドレスのビット
   データを抽出するパターン抽出手段と、リサイズ量を設
   定するリサイズ量設定手段と、前記パターン抽出手段に
   よって抽出された特定のアドレスおよびそのアドレスの
   周囲に隣接する複数のアドレスのビットデータと前記リ
   サイズ量設定手段により設定されたリサイズ量データと
   の論理演算を行なって前記特定アドレスのビットデータ
   を決定する論理演算手段とを備えてなる ことを特徴とす
   るパターン欠陥検査装置。
2. 【請求項２】被検査パターンを走査して画像情報を得る
   画像情報取得手段と、基準パターンデータを記憶した記
   憶手段と、この記憶手段から前記基準パターンデータを
   読出してビットデータに変換するビット展開手段と、こ
   のビット展開手段で得られたビットデータを記憶するビ
   ットマップメモリと、このビットマップメモリから前記
   ビットデータを読出し、この読出されたビットデータが
   表現するパターンの太さを指定されたリサイズ量だけ変
   化させたパターンを表現するビットデータに変換して出
   力するリサイズ処理手段と、このリサイズ処理手段から
   出力された前記ビットデータと前記画像情報取得手段で
   取得された画像情報とを比較する比較手段とを具備して
   なり、 前記リサイズ処理手段は、検査フレーム毎に分割されて
   前記ビットマップメモリから送られてくる前記ビットデ
   ータのうち、後続する検査フレームとの境界から所定幅
   分のビットデータを保存しておき、前記後続する検査フ
   レームのビットデータが送られてきたときに、このビッ
   トデータに前記所定幅分のビットデータを付加したビッ
   トデータに変換して出力するデータ変換手段を最前段に
   備えていることを特徴とする パターン欠陥検査装置。
3. 【請求項３】前記データ変換手段は、前記所定幅分のビ
   ットデータの付加されたビットデータの後続する検査フ
   レームとの境界部分に少なくともリサイズ量分の空白デ
   ータを付加して出力するものであることを特徴とする請
   求項２に記載のパターン欠陥検査装置。
4. 【請求項４】前記リサイズ処理手段は、前記パターン抽
   出手段および前記論理演算手段をそれぞれ複数並列に持
   って複数ビットのデータを並列に処理するものであり、
   かつ与えられたビットデータを予め定められた並列数単
   位に切り分けて処理するとともに、現在処理している処
   理単位データのうちの、次に処理する処理単位データと
   の境界部分から所定幅分のビットデータを保存し、次に
   処理単位データを処理する際に、その処理単位データに
   前記所定幅分のビットデータを付加して得た処理データ
   を処理するものであることを特徴とする請求項１に記載
   のパターン欠陥検査装置。