CN101276152A - 绘图装置 - Google Patents

绘图装置 Download PDF

Info

Publication number
CN101276152A
CN101276152A CNA2008100741145A CN200810074114A CN101276152A CN 101276152 A CN101276152 A CN 101276152A CN A2008100741145 A CNA2008100741145 A CN A2008100741145A CN 200810074114 A CN200810074114 A CN 200810074114A CN 101276152 A CN101276152 A CN 101276152A
Authority
CN
China
Prior art keywords
unit
image
towards
compression
cache store
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100741145A
Other languages
English (en)
Other versions
CN101276152B (zh
Inventor
船津辉宣
大坂义久
池上伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adrian Engineering Technology Co. Ltd.
Original Assignee
Hitachi Via Mechanics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Via Mechanics Ltd filed Critical Hitachi Via Mechanics Ltd
Publication of CN101276152A publication Critical patent/CN101276152A/zh
Application granted granted Critical
Publication of CN101276152B publication Critical patent/CN101276152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/121Frame memory handling using a cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Input (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

本发明提供一种绘图装置,它可迅速作成曝光图形。该绘图装置设有:光栅转换处理单元,其将作为矢量图像的布线图形转换为位图图像;图像超高速缓冲存储单元,其临时存储从光栅转换处理单元输入的预定大小的超高速缓冲存储图像;第1压缩单元,其压缩存储到图像超高速缓冲存储单元的超高速缓冲存储图像;第2压缩单元,其以与第1压缩单元不同的压缩率来压缩存储到图像超高速缓冲存储单元的超高速缓冲存储图像;比较单元,其比较在第1压缩单元以及第2压缩单元中生成的压缩数据的数据大小,选择数据大小小的一方;存储器访问单元,其向存储单元写入比较单元选择的压缩数据;以及超高速缓冲存储区域管理单元,其管理超高速缓冲存储图像的压缩状况。

Description

绘图装置
技术领域
本发明涉及在印刷电路板的制造过程中将利用CAD等设计的布线图形转换为曝光图形(位图图像数据)的绘图装置。
背景技术
作为曝光装置之一的直接曝光装置是不使用掩模在印刷电路板上曝光布线图形的装置,在曝光时使用绘图装置将用CAD等进行设计的布线图形转换为适合曝光装置的曝光图形(将此称为光栅转换)。利用表示以矢量形式表现的图形的轮廓的线段(矢量图像)的集合来构成布线图形。另一方面,利用与曝光的析像清晰度对应的大小的2值(例如白和黑)的像素(位图图像)的集合来构成曝光图形,2值的其一被分配为曝光区域,另一个被分配在非曝光区域。
构成曝光对象的印刷电路板,由于周边环境等而产生挠曲、伸缩等变形,这点随每一张而不同。为了提高印刷电路板制造的成品率最好是按每一张来检测变形,并针对曝光图形进行与变形相应的修正。在针对曝光图形进行修正时,在矢量图像的阶段进行补正在计算量方面是高效的,但是为了提高电路板制造的生产量还需要光栅转换的高速化。
由于布线图形的高精度化,曝光所需的位图图像的规模也在增加,所以作为存储位图图像的存储器希望使用大容量、廉价且高速的DRAM。可是,因为布线图形是2维图像,所以在指定为1维的存储器地址时,在将对布线图形进行了光栅转换的位图图像存储至存储器的过程中大多为随机访问。因此,可使用如下的方法等:以分段访问来将存储到DRAM的位图图像的一部分读出到由易于进行随机访问的SRAM构成的超高速缓冲存储器中,光栅转换后的位图图像对于超高速缓冲存储器以随机访问进行读写,之后进行汇总以分段访问回写至DRAM中,由此来提高对DRAM的访问效率。
作为提高对DRAM的访问效率的方法,有在超高速缓冲存储器与DRAM之间读写位图图像的一部分时,通过压缩、伸长位图图像来减小在DRAM中进行读写的数据规模的方法(专利文献1)。
[专利文献1]特开平9-214709号公报(图1)
发明内容
但是,在曝光装置中的绘图装置的情况下,1位的误差会对印刷电路板制造的合格率产生影响,所以在超高速缓冲存储器和DRAM之间进行位图图像的压缩、伸长时不能采用不可逆的压缩。
作为位图图像的可逆的压缩方法有扫描宽度法(以下称为“RLE压缩”。)等,不过根据压缩单位和位图图像的图形关系,有压缩后的数据大小比压缩前的数据大小还大的情况,这样未必能提高对DRAM的访问效率。
本发明的目的是为了解决上述课题而提供一种绘图装置,该绘图装置通过确实地减小位图图像压缩后的数据大小、并且高效地使用压缩后的数据可快速地生成曝光图形。
为了实现上述目的,本发明提供一种绘图装置,其特征是,具有:光栅转换处理单元,其将作为矢量图像的布线图形转换为位图图像;图像超高速缓冲存储单元,其临时存储从所述光栅转换处理单元输入的、预定大小的超高速缓冲存储图像;第1压缩单元,其压缩存储到所述图像超高速缓冲存储单元的超高速缓冲存储图像;第2压缩单元,其以与所述第1压缩单元不同的压缩率来压缩存储到所述图像超高速缓冲存储单元的超高速缓冲存储图像;比较单元,其比较在所述第1压缩单元以及第2压缩单元中生成的压缩数据的数据大小,选择数据大小小的一方;存储器访问单元,其向存储单元写入所述比较单元所选择的压缩数据;以及超高速缓冲存储区域管理单元,其管理所述超高速缓冲存储图像的压缩状况。
在此情况下,可使所述第1压缩单元的压缩单位与布线图形的最小线幅相一致。
另外,在所述比较单元所选择的压缩数据是白或黑的超高速缓冲存储图像的情况下,将表示此情况的参数登录到所述超高速缓冲存储区域管理单元,在所述存储单元中不进行写入。
此外,还具有:多组的图像超高速缓冲存储控制单元,其由所述图像超高速缓冲存储单元、所述第1压缩单元、所述第2压缩单元以及所述比较单元组成;以及超高速缓冲存储切换单元,其被配置在所述多个图像超高速缓冲存储控制单元和所述存储器访问单元之间、切换某一个所述图像超高速缓冲存储控制单元与存储器访问单元的路径。
因为能够确实地减小位图图像压缩后的数据大小、并且高效地使用压缩后的数据,所以可快速地生成曝光图形。
附图说明
图1是表示本发明实施例1的绘图装置的结构的图。
图2是用于说明压缩单位和压缩结果的图。
图3是表示本发明实施例2的绘图装置的结构的图。
图4是表示本发明的处理流程的时序图。
符号说明:
1CAD装载装置;2绘图装置;3光栅转换单元;4图像超高速缓冲存储单元;5图像存储单元;6存储器访问单元;7超高速缓冲存储区域管理单元;8伸长单元;9第1压缩单元;10第2压缩单元;11比较单元;12曝光驱动器;13曝光装置;14图像超高速缓冲存储控制单元;15超高速缓冲存储切换单元;
具体实施方式
以下参照附图对本发明的实施方式进行说明。
[实施例1]
图1是本发明实施例1的绘图装置的结构图。
用图中四角形包围的绘图装置2,具有:光栅转换处理单元3、图像超高速缓冲存储单元(SRAM)4、第1压缩单元9、第2压缩单元10、比较单元11、存储器访问单元6、图像存储单元(DRAM)5、超高速缓冲存储区域管理单元7以及伸长单元8。光栅转换处理单元3与CAD装载装置1连接,存储器访问单元6以及超高速缓冲存储区域管理单元7与曝光驱动器12的伸长单元80连接,伸长单元80与曝光装置13连接。
接着,对该实施例中的CAD绘图装置的动作进行说明。
CAD装载装置1,向绘图装置2的光栅转换处理单元3输入可将在设计图中记述的各个布线图形作为图形来描绘的数据(矢量图像数据)。光栅转换处理单元3根据输入的矢量图像数据,按每一个图形将矢量图像数据转换为位图图像(光栅图像数据),将转换后的位图图像划分为预定大小的区域(以下称为“超高速缓冲存储区域”。)。然后按划分的每个超高速缓冲存储区域,将设计图中的该超高速缓冲存储区域的位置(以下简称为“超高速缓冲存储区域的位置”。)和该超高速缓冲存储区域所包含的位图图像输入到图像超高速缓冲存储单元4。此外,当光栅转换处理单元3将1个图形的处理结果输出到图像超高速缓冲存储单元4时,删除其结果进行下一图形的处理。
A.在设计图中记述的布线图形为1个的情况
在读入新的设计图之前,超高速缓冲存储区域管理单元7在图像存储单元5所存储的数据全部作成为初期值(此情况为白),之后,经由伸长单元8在图像超高速缓冲存储单元4中写入白。
当在图像超高速缓冲存储单元4中写入白时,图像超高速缓冲存储单元4在相应位置上写入从光栅转换处理单元3输入的位图图像(这里为黑)。因此,没有图像数据的位置仍为初期值(白)的状态。当将该区域的位图图像全部写入图像超高速缓冲存储单元4时,图像超高速缓冲存储单元4向第1压缩单元9和第2压缩单元10输出已输入的位图图像。
第1压缩单元9和第2压缩单元10对从图像超高速缓冲存储单元4输入的位图图像进行RLE压缩,并将其结果输出至比较单元11。此外,以下对压缩进行详细的叙述。
比较单元11在从第1压缩单元9和第2压缩单元10输出的数据仅由白或者黑的数据构成的情况下,将设计图中的超高速缓冲存储区域的位置和表示数据种类(即,白或黑)的参数输出至超高速缓冲存储区域管理单元7。另外在其它情况下,在将超高速缓冲存储区域的位置和表示数据种类(即,压缩数据)的参数输出至超高速缓冲存储区域管理单元7的同时,比较从第1压缩单元9和第2压缩单元10输出的数据量,将数据量小的一方的压缩数据、以及数据大小(即,为几位的数据)和超高速缓冲存储区域的位置输出至存储器访问单元6。存储器访问单元6将压缩数据写入图像存储单元5(进行存储)。
在图像存储单元5中,曝光数据以RLE压缩了位图的形式分割存储在与图像超高速缓冲存储单元4相同的大小的区域(超高速缓冲存储区域)。此外,在存储器访问单元6对图形存储单元5进行访问时,以被分割的位图图像(超高速缓冲存储图像)单位访问超高速缓冲存储区域。
然后,当存在关于其它超高速缓冲存储区域的图像数据时,要如以下所述那样来进行。
超高速缓冲存储区域管理单元7,确认该超高速缓冲存储区域的数据状况。此时,该超高速缓冲存储区域的数据状况为“全白”、“全黑”、“压缩数据”的某一个。这里,在超高速缓冲存储区域管理单元7中预先登录有数据状况,所以超高速缓冲存储区域管理单元7确认该超高速缓冲存储区域的数据种类。这里,因为是作为初期值的“全白”,所以超高速缓冲存储区域管理单元7不看图像存储单元5的数据内容就经由伸长单元8在图像超高速缓冲存储单元4中写入作为初期值的白。
以下,与上述情况相同地处理该超高速缓冲存储区域的数据。然后,在关于该图形的矢量图像数据成为无之前,反复该动作。
然后,当光栅转换全部的矢量图像数据时,曝光驱动器12从图像存储单元5经由存储器访问单元6顺次读出已RLE压缩的超高速缓冲存储图像,在利用伸长单元80伸长为没有被压缩的超高速缓冲存储图像之后输出至曝光装置13。此时,参照超高速缓冲存储区域管理单元7,在由白或黑填充的超高速缓冲存储区域的情况下,从图形存储单元5不读入数据,而是利用伸长单元8来生成由白或黑填充的超高速缓冲存储图像。然后,曝光装置13以作为超高速缓冲存储图像的集合的位图图像为基础进行曝光。
B.在设计图中记述的布线图形为多个的情况
通常,在设计图中记述多个图形。因此,在为第2个以后的图形的情况下,有在已写入了图形的超高速缓冲存储区域内写入新的数据的情况。此外,关于第1个图形,与上述A的情况相同所以省略说明,对第2个图形的情况进行说明。
在第2个图形的情况下,超高速缓冲存储区域管理单元7确认该超高速缓冲存储区域的数据状况。然后在该超高速缓冲存储区域的数据状况为“全白”或“全黑”时,不看图像存储单元5的数据内容就经由伸长单元8在图像超高速缓冲存储单元4中写入白或黑。另外,在该超高速缓冲存储区域的数据状况为“压缩数据”时,经由存储器访问单元6读出图像存储单元5中所存储的压缩数据,将经由伸长单元8而伸长的超高速缓冲存储图像写入图像超高速缓冲存储单元4。
以下,在关于该图形的矢量图像数据成为无之前,反复上述动作。然后,当光栅转换全部的矢量图像数据时,曝光驱动器12从图像存储单元5经由存储器访问单元6顺次读出已进行RLE压缩的超高速缓冲存储图像,在利用伸长单元80伸长为没有压缩的超高速缓冲存储图像之后输出至曝光装置13。此时,参照超高速缓冲存储区域管理单元7,在由白或黑填充的超高速缓冲存储区域的情况下,从图形存储单元5不读入数据,而利用伸长单元8来生成由白或黑填充的超高速缓冲存储图像。然后,曝光装置13以位图图像为基础进行曝光。
接着,对压缩顺序进行详细的说明。
RLE压缩,以位图图像的行单位将白或黑连续的位串转换为表示或白或黑的信息和白或黑连续的位数的信息的组合,由此来削减数据大小。
图2是超高速缓冲存储区域的位图图像的例子,(a)是白和黑的图像混杂的情况,(b)是黑图像远远多于白图像的情况。
现在,假定按照以下规则作成压缩数据。
(1)以行单位从最上行进行压缩。
(2)从行的左向右进行压缩,如果压缩到右端则向下一行进行移动。
(3)从行的左向右计数白或黑的连续数,每当白黑切换时输出计数数作为压缩数据。
(4)行的最初压缩数据设为白的连续数,如果行的起始不是白则最初的压缩数据设为0。
在以下的规则下,第1压缩单元9以3位(即,1个压缩数据可计数到连续数0~7)进行压缩,第2压缩单元以5位(即,1个压缩数据可计数到连续数0~31)进行压缩。
该图(a)的第1行的情况,是以白3、黑5、白5、黑5、白5、黑5、白4的顺序进行排列,所以当以3位来对压缩单位进行数据化时,如该图的栏外所示,成为011、101、101、101、101、100。另一方面,当以5位来对压缩单位进行数据化时,如该图的栏外所示,成为00011、00101、00101、00101、00101、00100。因此,在这样的情况下,将压缩单位设为3位可使压缩数据量变小,所以能够减少存储器访问次数。此外,伸长单元8、80根据例如压缩数据011、101、101、101、101、100,将图形的排列以白3、黑5、白5、黑5、白5、黑5、白4的顺序进行排列。
另外,因为在该图(b)的第1行是白7、黑25,所以当以3位来进行数据化时,如该图的栏外所示为111、111、000、111、000、111、100。另一方面,当以5位来进行数据化时,如该图的栏外所示为00111、11001。因此,在这样的情况下将压缩单位设为5位可使数据量变小,所以能够减小存储器访问次数。
因此在该实施方式中,构成为了第1压缩单元9以与布线图形的最小线幅对应的压缩单位进行压缩,第2压缩单元10以比第1压缩单元9大的压缩单位进行压缩。此外,还可以追加与第1压缩单元9以及第2压缩单元10不同的压缩单位的第3、第4压缩单元。这样,能够使数据量进一步减小。
[实施例2]
图3是本发明实施例的绘图装置的结构图。
实施例2的绘图装置,设置有多个由图1所示的实施例1的绘图装置中的图像超高速缓冲存储单元4、伸长单元8、第1压缩单元9、第2压缩单元10以及比较单元11组成的图像超高速缓冲存储控制单元14,在多个图像超高速缓冲存储控制单元14和存储器访问单元6之间设有超高速缓冲存储切换单元15。
与上述实施例1的动作不同,在利用光栅转换处理单元3生成了与在图像超高速缓冲存储单元4中展开的超高速缓冲存储区域不同的区域的位图图像时,在图像存储单元5中不回写展开的超高速缓冲存储区域的超高速缓冲存储图像,在其它图像超高速缓冲存储控制单元14的图像超高速缓冲存储单元4中展开新的超高速缓冲存储区域的超高速缓冲存储图像。
此时,在某个图像超高速缓冲存储单元4空闲的期间,即使利用光栅转换处理单元3生成新的超高速缓冲存储区域的位图图像,图像超高速缓冲存储单元4的超高速缓冲存储图像也不回写至图像存储单元5,在使用了全部的图像超高速缓冲存储控制单元14的图像超高速缓冲存储单元4的状态下,仅在生成了新的超高速缓冲存储区域的超高速缓冲存储图像时、和利用光栅转换处理单元3将全部的布线图形转换为位图图像时,图像超高速缓冲存储控制单元14的超高速缓冲存储图像被回写到图像存储单元5。超高速缓冲存储切换单元15切换某一个图像超高速缓冲存储控制单元14与存储访问单元6的路径来进行连接。
根据此实施方式,可在图像超高速缓冲存储单元4中同时展开多个超高速缓冲存储区域,由此能够并行执行向图像超高速缓冲存储单元4的位图图像的写入处理、位图图像的压缩处理、伸长处理、存储器访问处理,所以可高效地进行存储器访问。
图4是表示对超高速缓冲存储区域0、1、2的3个不同区域的位图图像进行处理的过程的时序图,(a)是实施例1的情况,(b)是实施例2的情况。此外,实施例2是图像超高速缓冲存储控制单元14为2种情况。另外,上段为超高速缓冲存储区域,中段或者中间2段为处理的内容,下段为对于图像存储单元5的访问内容,RD是从图像存储单元5的读入处理,WT是向图像存储单元5的写入处理。此外,超高速缓冲存储区域2是例如由白或黑填充的超高速缓冲存储区域,所以没有发生从图像存储单元5的读入存储器访问。
如该图(a)所示,在实施例1中串行地进行3个超高速缓冲存储区域的处理。与此相对,如图(b)所示在实施例2中超高速缓冲存储区域0的处理刚结束之后不进行向图像存储单元5的超高速缓冲存储图像的回写、而在进行超高速缓冲存储区域2的处理时,可与超高速缓冲存储区域2的处理并行来进行向图像存储单元5的超高速缓冲存储图像的回写处理。这样,通过设置多个图像超高速缓冲存储处理单元14可部分地并行处理,可高效地进行向图像存储单元5的存储器访问。

Claims (4)

1.一种绘图装置,其特征在于,具有:
光栅转换处理单元,其将作为矢量图像的布线图形转换为位图图像;
图像超高速缓冲存储单元,其临时存储从所述光栅转换处理单元输入的、预定大小的超高速缓冲存储图像;
第1压缩单元,其压缩被存储到所述图像超高速缓冲存储单元的超高速缓冲存储图像;
第2压缩单元,其以与所述第1压缩单元不同的压缩率来压缩被存储到所述图像超高速缓冲存储单元的超高速缓冲存储图像;
比较单元,其比较在所述第1压缩单元以及第2压缩单元中生成的压缩数据的数据大小,选择数据大小小的一方;
存储器访问单元,其向存储单元写入所述比较单元选择的压缩数据;以及
超高速缓冲存储区域管理单元,其管理所述超高速缓冲存储图像的压缩状况。
2.根据权利要求1所述的绘图装置,其特征在于,
使所述第1压缩单元的压缩单位与布线图形的最小线幅相一致。
3.根据权利要求1所述的绘图装置,其特征在于,
在由所述比较单元所选择的压缩数据是白或黑的超高速缓冲存储图像的情况下,将表示此情况的参数登录到所述超高速缓冲存储区域管理单元,在所述存储单元中不进行写入。
4.根据权利要求1所述的绘图装置,其特征在于,
具有:
多组图像超高速缓冲存储控制单元,其由所述图像超高速缓冲存储单元、所述第1压缩单元、所述第2压缩单元以及所述比较单元组成;以及
超高速缓冲存储切换单元,其被配置在所述多个图像超高速缓冲存储控制单元和所述存储器访问单元之间、切换某一个所述图像超高速缓冲存储控制单元与存储器访问单元的路径。
CN2008100741145A 2007-03-30 2008-02-14 绘图装置 Active CN101276152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-092837 2007-03-30
JP2007092837A JP4448866B2 (ja) 2007-03-30 2007-03-30 描画装置

Publications (2)

Publication Number Publication Date
CN101276152A true CN101276152A (zh) 2008-10-01
CN101276152B CN101276152B (zh) 2012-01-18

Family

ID=39796279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100741145A Active CN101276152B (zh) 2007-03-30 2008-02-14 绘图装置

Country Status (3)

Country Link
US (1) US8175402B2 (zh)
JP (1) JP4448866B2 (zh)
CN (1) CN101276152B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592261A (zh) * 2011-12-30 2012-07-18 上海居冠软件有限公司 矢量图展现方法及系统
WO2014127601A1 (zh) * 2013-02-20 2014-08-28 广州广电运通金融电子股份有限公司 一种嵌入式图像记录方法及装置
CN104036063A (zh) * 2013-03-06 2014-09-10 大日本网屏制造株式会社 数据转换方法、描画系统及记录介质

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4990751B2 (ja) * 2007-12-25 2012-08-01 京セラドキュメントソリューションズ株式会社 画像処理装置、画像読取装置
US8489832B1 (en) * 2009-12-10 2013-07-16 Guidance-Tableau, Llc System and method for duplicating electronically stored data
US8671265B2 (en) 2010-03-05 2014-03-11 Solidfire, Inc. Distributed data storage system providing de-duplication of data using block identifiers
JP5731864B2 (ja) * 2011-03-18 2015-06-10 株式会社Screenホールディングス 描画データの補正装置および描画装置
US9838269B2 (en) 2011-12-27 2017-12-05 Netapp, Inc. Proportional quality of service based on client usage and system metrics
US9054992B2 (en) 2011-12-27 2015-06-09 Solidfire, Inc. Quality of service policy sets
US20150244795A1 (en) 2014-02-21 2015-08-27 Solidfire, Inc. Data syncing in a distributed system
US9798728B2 (en) 2014-07-24 2017-10-24 Netapp, Inc. System performing data deduplication using a dense tree data structure
US9671960B2 (en) 2014-09-12 2017-06-06 Netapp, Inc. Rate matching technique for balancing segment cleaning and I/O workload
US10133511B2 (en) 2014-09-12 2018-11-20 Netapp, Inc Optimized segment cleaning technique
US9836229B2 (en) 2014-11-18 2017-12-05 Netapp, Inc. N-way merge technique for updating volume metadata in a storage I/O stack
US9720601B2 (en) 2015-02-11 2017-08-01 Netapp, Inc. Load balancing technique for a storage array
US9762460B2 (en) 2015-03-24 2017-09-12 Netapp, Inc. Providing continuous context for operational information of a storage system
US9710317B2 (en) 2015-03-30 2017-07-18 Netapp, Inc. Methods to identify, handle and recover from suspect SSDS in a clustered flash array
US9740566B2 (en) 2015-07-31 2017-08-22 Netapp, Inc. Snapshot creation workflow
US9400609B1 (en) * 2015-11-04 2016-07-26 Netapp, Inc. Data transformation during recycling
US10191850B2 (en) 2016-03-31 2019-01-29 Qualcomm Incorporated Providing memory bandwidth compression using multiple last-level cache (LLC) lines in a central processing unit (CPU)-based system
US10929022B2 (en) 2016-04-25 2021-02-23 Netapp. Inc. Space savings reporting for storage system supporting snapshot and clones
KR101930389B1 (ko) * 2016-06-15 2019-01-02 주식회사 에벤에셀케이 동영상 압축방법, 장치 및 이에 대한 컴퓨터 프로그램
US10176090B2 (en) 2016-09-15 2019-01-08 Qualcomm Incorporated Providing memory bandwidth compression using adaptive compression in central processing unit (CPU)-based systems
US10642763B2 (en) 2016-09-20 2020-05-05 Netapp, Inc. Quality of service policy sets
CN107169917B (zh) * 2017-04-21 2020-06-16 图芯芯片技术(上海)有限公司 矢量图形处理器不通过ddr完成图形图像实时绘制的装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068724A (en) * 1990-06-15 1991-11-26 General Instrument Corporation Adaptive motion compensation for digital television
JPH0550666A (ja) 1991-08-22 1993-03-02 Seiko Epson Corp プリント装置
KR970003425B1 (ko) * 1993-11-19 1997-03-18 엘지전자 주식회사 팩시밀리의 데이타 압축 전송방법
JP3393926B2 (ja) * 1993-12-28 2003-04-07 株式会社東芝 フォトマスク設計方法及びその装置
JPH08324040A (ja) 1995-06-01 1996-12-10 Canon Inc 印刷システム及び印刷処理方法
US5850632A (en) * 1995-09-08 1998-12-15 Texas Instruments Incorporated Memory access controller utilizing cache memory to store configuration information
JPH09214709A (ja) 1996-02-01 1997-08-15 Ricoh Co Ltd 画像処理装置
US20050205781A1 (en) * 2004-01-08 2005-09-22 Toshifumi Kimba Defect inspection apparatus
JP2005346698A (ja) * 2004-05-07 2005-12-15 Ricoh Co Ltd 画像情報制御装置、画像情報制御システム、プリンタドライバ、画像情報制御方法、その方法をコンピュータで実行するプログラム、および記録媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592261A (zh) * 2011-12-30 2012-07-18 上海居冠软件有限公司 矢量图展现方法及系统
CN102592261B (zh) * 2011-12-30 2014-01-15 上海居冠软件有限公司 矢量图展现方法及系统
WO2014127601A1 (zh) * 2013-02-20 2014-08-28 广州广电运通金融电子股份有限公司 一种嵌入式图像记录方法及装置
CN104036063A (zh) * 2013-03-06 2014-09-10 大日本网屏制造株式会社 数据转换方法、描画系统及记录介质
CN104036063B (zh) * 2013-03-06 2017-08-08 斯克林集团公司 数据转换方法、描画系统及记录介质

Also Published As

Publication number Publication date
CN101276152B (zh) 2012-01-18
US8175402B2 (en) 2012-05-08
JP2008250097A (ja) 2008-10-16
US20080244158A1 (en) 2008-10-02
JP4448866B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
CN101276152B (zh) 绘图装置
KR100648293B1 (ko) 그래픽 시스템 및 그것의 그래픽 처리 방법
US7245539B2 (en) Memory card, semiconductor device, and method of controlling semiconductor memory
JPS589451B2 (ja) ラスタ型出力装置に対する座標デ−タ供給方法
JPS5847741B2 (ja) パタ−ン発生器
CN108139989A (zh) 配备有存储器中的处理和窄访问端口的计算机设备
US20220113944A1 (en) Arithmetic processing device
JPS5952286A (ja) ビデオram書込み制御方式
JPS59206880A (ja) ビツトマツプ記憶装置
CN110955383B (zh) 数据储存装置以及非挥发式存储器控制方法
CN101676878B (zh) 用于测试图形处理单元性能的流量产生器和方法
US7979153B2 (en) Exposure data generating apparatus
JPH02208716A (ja) 文字図形出力装置
JPS5821272B2 (ja) モジパタ−ンハツセイソウチ
CN103577113B (zh) 一种存储单元访问方法
JP2502530B2 (ja) 印字装置
JP2020160828A (ja) 2次元画像をアフィン変換するための画像データ処理装置
JP4617210B2 (ja) 描画装置及びそれを搭載した露光装置
CN1223937C (zh) 存储器的资料清除方法及其相关装置
JPS61209167A (ja) ワイヤドツトラインプリンタの印字制御回路
JPS6019258A (ja) 記憶装置
JP2005196360A (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP4821410B2 (ja) メモリ制御方法、メモリ制御装置、画像処理装置およびプログラム
JP2005332123A (ja) ディスクアレイ装置およびディスクアレイ装置におけるグループ分割方法
JPS6330985A (ja) 直線描画方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: VIA MECHANICS LTD.

Free format text: FORMER NAME: HITACHI BIA MACINE CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Via Mechanics Ltd.

Address before: Kanagawa

Patentee before: Hitachi Bia Macine Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20180516

Address after: Tokyo, Japan, Japan

Patentee after: Adrian Engineering Technology Co. Ltd.

Address before: Kanagawa

Patentee before: Via Mechanics Ltd.

TR01 Transfer of patent right