CN1223937C - 存储器的资料清除方法及其相关装置 - Google Patents

Abstract

本发明提供一种内存的数据清除方法，使用于一个计算机系统。计算机系统包含有一个处理器，以及一个内存控制电路，电连接于该处理器与该内存之间，用来控制该内存的数据存取。该数据清除方法包含将处理器产生的一个预定逻辑值传送到该内存控制电路；以及由该内存控制电路将该预定逻辑值反复写入该内存的多个存储单元所记录数据。

Description

存储器的资料清除方法及其相关装置

技术领域

本发明涉及一种清除内存的储存数据的方法及其相关装置，特别涉及一种不需中央处理器干预而可清除内存的储存数据的方法及其相关装置。

技术背景

请参阅图1为已知计算机系统的示意图。计算机系统10包含有一个中央处理器12，一个北桥电路14，一个南桥电路16，一个显示控制电路18，一个屏幕19，一个内存20，一个硬盘22以及一个输入装置24。其中，内存20包含以矩阵方式排列的多个存储单元26，亦即各存储单元26分别对应一个行地址与一个列地址。内存20的数据存取操作主要通过北桥电路14中的内存控制电路30。内存控制电路30包含有一个地址缓存器32以及一个数据缓存器34，其中地址缓存器32被用来储存内存地址，而数据缓存器34被用来储存欲写入内存20的数据以及由自内存20所读取的数据。

对于计算机系统10中所执行的程序而言，不论是驱动程序(driver)或应用程序(application)，均需使用内存20来储存数据。当执行第一应用程序时，其于内存20中配置一存储块来储存运算数据，第一应用程序结束时会释放该存储块的资源，且第一应用程序于释放存储块会进行清除(clear)存储块，例如将存储块中每一存储单元26所记录的数据均以逻辑值”1”或逻辑值”0”覆写，当执行第二应用程序时，该第二应用程序便可读取该存储块的数据，反之若第二应用程序配置该存储块时未实时清除存储块，则可能会影响该第二应用程序的执行，并产生误判而造成错误的运算结果，甚至可能造成计算机系统10死机。所以，当一个程序需使用内存20中一预定容量的多个存储单元26来纪录运算数据时，会先清除该多个存储单元26以使纪录逻辑值”1”或逻辑值”0”。因此当中央处理器12执行上述数据清除的程序代码时，中央处理器12会输出对应该预定容量的每一存储单元26的内存地址至地址缓存器32，同时中央处理器12会反复地输出逻辑值”1”或逻辑”0”至数据缓存器34中，换句话说，若该预定容量是3MB，则中央处理器12会输出2400万次的逻辑值”1”至数据缓存器34以清除内存20中2400万个存储单元26(对应3MB的容量)。对于清除内存20中的数据而言，中央处理器12需耗费许多时间来重复地输出逻辑值”1”或”0”写入内存20，将造成中央处理器12的效能受影响，此外，对中央处理器12与北桥电路14之间总线的有限频宽，也会降低计算机系统10的整体效能。

发明概述

因此，本发明的主要目的在于提供一种内存数据的清除方法及其相关装置，以解决上述问题。

本发明提供一种内存数据的清除方法，使用于一个计算机系统，该计算机系统更包含有一个处理器；以及一个内存控制电路，电连接于该处理器与该内存之间，用来控制该内存的数据存取，该内存数据清除方法包含有：将处理器产生的一个预定逻辑值传送到该内存控制电路；以及由该内存控制电路将该预定逻辑值，反复写入该内存的多个存储单元所记录数据。

本发明另提供一种计算机系统，包含：一个处理器，用来控制该计算机系统的运作；一个内存，具有多个存储单元，分别储存一个数据；以及一个内存控制电路，电连接于该处理器与该内存之间，该内存控制电路包含有：一个地址缓存器，用来储存对应该多个存储单元的多个内存地址；一个数据缓存器；以及一个数据清除模块，将处理器所传送的一个预定逻辑值送至该数据缓存器，使该预定逻辑值逐一覆写这些存储单元所记录数据。

附图简述

图1是已知第一种计算机系统的示意图。

图2为本发明第一种计算机系统的示意图。

图3为图2所示的数据清除模块存取内存所使用的内存地址表的数据结构示意图。

图4为本发明第二种计算机系统的示意图。

附图符号说明

10、80、120    计算机系统    12、82、122    中央处理器

14、84、124    北桥电路      16、86、126    南桥电路

18、88、138    显示控制电路  19、96、128    屏幕

20、90、130    内存            22、94、134     硬盘

24、92、132    输入装置        26、106、150    存储单元

30、98、136    内存控制电路    32、102、142    地址缓存器

34、104、144   数据缓存器      146             系统内存

148            显示内存        100、140        数据清除模块

具体实施方式

请参阅图3，该图3为本发明第一种计算机系统的示意图。计算机系统80包含有中央处理器82，北桥电路84，南桥电路86，显示控制电路88，内存90，输入装置92，硬盘94以及屏幕96。北桥电路84中设置有内存控制电路98，且内存控制电路98包含有数据清除模块100，地址缓存器102，以及数据缓存器104。内存90设置有矩阵的方式排列的多个存储单元106，即每一存储单元106对应于一个行地址与一个列地址。内存控制电路98被用来控制内存90的数据存取，其中地址缓存器102被用来储存内存地址，而数据缓存器104被用来储存欲写入内存90的数据或自内存90读取的数据。本实施例中，内存控制电路98中增加的数据清除模块100可输出一个预定逻辑值(例如“1”或“0”)来覆写内存90中的存储单元106，以清除存储单元106所纪录的任何数据，即内存控制电路98因为设置有数据清除模块100而使内存控制电路98本身即具有独立清除内存90的储存数据的功能。

数据清除模块100的运作叙述如下，当计算机系统80启动而完成一个开机程序后会加载一个操作系统(operating system，OS)，使用者经由输入装置92输入一个控制指令以触发该操作系统执行一个应用程序，该应用程序会透过该操作系统于内存90中配置一个存储容量，用以储存运算数据。当存储单元106用来储存运算数据时，应用程序会先清除存储单元106中的储存数据以避免该应用程序运作时可能产生错误的运算结果。因此中央处理器82依据应用程序的程序代码输出一个控制指令至内存控制电路98以启动数据清除模块100，此外，中央处理器82将欲清除数据的存储单元106的内存地址传输至地址缓存器102。然后，数据清除模块100便依据中央处理器82决定使用逻辑值“1”或逻辑值“0”覆写对应该存储容量的存储单元106的储存数据。

如上所述，当进行数据清除的运作时，覆写存储单元106所需的逻辑值由中央处理器82所产生且只需要一次输出到数据清除模块100，以在启动数据清除的操作时，中央处理器82不需耗费时间来反复产生该逻辑值至数据缓存器104，因此可更有效率地处理其它程序而产生较佳的效能。此外，中央处理器82不需传输数据至数据缓存器104，而是直接一次输出逻辑值到数据清除模块100，因此不会在传输该逻辑值时占用中央处理器82与北桥电路84之间总线的有限带宽。

此外，内存90中移动的数据会包含有多个数据位，一般内存控制电路98是以物理内存地址(例如利用内存地址表(memory address table)方式)来存取内存90中的存储单元106。请参阅图3，该图3是图2所示的内部数据移动控制电路100存取内存90所使用的内存地址表的数据结构示意图。内存地址表107包含有三个字段，其中字段108a、108b、108n是用来纪录物理内存地址，字段110a、110b、110n则纪录一个标记(flag)，用来表示数据是否结束(end of file，EOF)，以及字段112a、112b、112n是用来指出自字段108所储存的物理内存地址起需要依序读取的位长度。当一个程序欲于内存90中进行数据的移动操作，该程序利用计算机系统80的操作系统取得数据记录于内存90中相对应物理内存地址的信息，并产生图3所示的内存地址表107，同时会将内存地址表107储存在内存90中的一个预定存储块中。然后，该程序便可输出一个指令来启动内部数据移动控制电路100来依据内存地址表107以正确地撷取数据。因此，内部数据移动控制电路100可读取字段108a所记录的内存地址ADDRESSa，然后依据字段112a所记录的位长度LENGTHa而自内存地址ADDRESSa起连续读取多个位逐一写入地址缓存器102。此外，由于字段110a所纪录的标记数值为”0”，亦即该数据尚未结束，因此内部数据移动控制电路100随即读取字段108b所记录的内存地址ADDRESSb，并依据字段112b所记录的位长度LENGTHb来自内存地址ADDRESSb起连续读取多个位，该多个位的个数等于位长度LENGTHb，同样地，由于字段110b所纪录的标记数值为”0”，亦即该数据仍尚未结束，所以内部数据移动控制电路100会依据内存地址表107来不断地读取内存90，直到内部数据移动控制电路100依据字段108n所纪录的内存地址ADDRESSn以及字段112n所记录的位长度LENGTHn来读取多个位时，由于字段110n所记录的标记值为”1”，表示当内部数据移动控制电路100读出对应位长度LENGTHn的数量的位时，数据已全部由内部数据移动控制电路100所读取。同样地，当内存控制电路98欲将数据写入内存90时，操作系统亦会产生如图3所示的内存地址表107，用来纪录写入数据至内存90所需的物理内存地址的信息，因此内部数据移动控制电路100便可依据另一内存地址表107所提供的内存地址信息来将数据缓存器104所记录的数据写入内存90中相关存储单元106中。

若数据记录在内存90而对应多个物理内存地址106a且为非连续时，则需透过图3所示的内存地址表107来读取数据，当然若移动到物理内存地址106b为非连续时，亦可透过内存地址表107来分别作写入储存的动作。然而若数据记录在内存90而对应多个物理内存地址为连续时，操作系统仅需提供数据于内存90中的来源内存地址，数据的位长度，以及数据移动至内存90的目标内存地址，内部数据移动控制电路100便可自来源内存地址起逐一读取出对应位长度的数据，并依据目标内存地址与数据的位长度而自目标内存地址起逐一写入对应位长度的数据，完成数据储存的操作。当然上述目标内存地址可能不只一个，在此情况下会储存于不同目标内存地址下，我们亦可利用内存地址表107来做适当的控制。

请参阅图4，该图4为本发明第二种计算机系统的示意图。计算机系统120包含有中央处理器122，北桥电路124，南桥电路126，屏幕128，内存130，输入装置132，硬盘134。北桥电路124设置有内存控制电路136以及显示控制电路138，其中内存控制电路136包含有数据清除模块140，地址缓存器142，数据缓存器144。本实施例中内存130的存储容量被划分为一系统内存146以及一显示内存148，在系统内存146与显示内存148中均设置有以矩阵方式排列的多个存储单元150。由于显示控制电路138是整合于北桥电路124中，所以计算机系统120是应用公知共享内存架构(unified memoryarchitecture，UMA)来提供显示内存138运作所需的显示内存，亦即中央处理器122与显示控制电路138共享内存130来存取数据，换句话说，中央处理器122是使用内存130中的系统内存146，而显示控制电路138则使用内存130中的显示内存148。图4所示的计算机系统120与图2所示的计算机系统80中的同名组件具有相同的功能，因此不再重复赘述。

本实施例中，内存控制电路136中的内部数据移动控制电路140与第2图中的内部数据移动控制电路100功用相同，因此当数据清除模块140被启动来控制数据清除的操作时，中央处理器122便不需耗费时间来重复地产生逻辑值至数据缓存器144，因此可更有效率地处理其它程序而产生较佳的效能，也不会在传输逻辑值下占用中央处理器122与北桥电路124之间总线的有限带宽。

当然本实施例的内部数据移动控制电路140亦可应用，多个物理内存地址系为非连续时，内部数据移动控制电路透过图3所示的内存地址表107来进行数据的读取与写入；若多个物理内存地址为连续时，仅需提供数据储存于内存130中的来源内存地址，数据的位长度，以及数据移动至内存130的目标内存地址等信息予内部数据移动控制电路140即可，其运作与上述相同在此不再重复说明。

本实施例中，数据清除模块140亦可用来清除显示内存148中的存储单元150，其操作叙述如下。已知显示控制电路138是使用显示内存148来储存2D图形运算及3D图形运算的运算数据，一般而言，显示内存会配置两存储块，其中一存储块被用来作为图像缓冲器(image buffer)，而另一存储块则用来作为深度缓冲器(Z buffer)，其中该图像缓冲器被用来储存对应屏幕128上每一像素的显示数据(例如灰度值)，而该深度缓冲器则是用来纪录每一像素的显示资料的相对应深度值。当显示控制电路138读取该图像缓冲器所储存的显示数据来驱动屏幕128显示一输出图像后，于显示控制电路138欲进行下一输出图像的显示资料计算前，显示控制电路138会先对该图像缓冲器与该深度缓冲器进行数据清除的操作。当中央处理器122并输入一次的逻辑值”1”覆写或以逻辑值”0”到数据清除模块140，并将对应图像缓冲器与深度缓冲器的内存地址会传输至地址缓存器142，同时数据清除模块140开始重复输出一预定逻辑值(”1”或”0”)至数据缓存器144，然后数据清除模块140便可依据地址缓存器142所记录的内存地址将数据缓存器144中所记录的预定逻辑值覆写该图像缓冲器与该深度缓冲器的存储单元150的储存数据。

由于数据清除电路140可控制显示内存148的数据清除操作，不需中央处理器122干预显示内存148的数据清除操作。因此，中央处理器122便可更有效率地处理其它程序而产生较佳的效能，中央处理器122与北桥电路124之间总线的有限带宽也不会过度被占用，而使计算机系统120具有较佳的效能。

以上所述仅是本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (13)

1.一种内存的数据清除方法，使用于一个计算机系统，该计算机系统更包含有一处理器；以及一个内存控制电路，电连接于该处理器与该内存之间，用来控制该内存的数据存取，该内存数据清除方法包含有：

将处理器产生发一个预定逻辑值传送到该内存控制电路；以及

由该内存控制电路将该预定逻辑值，反复写入该内存的多个存储单元所记录数据。

2.如权利要求1所述的内存的数据清除方法，其中，这些内存单元地址为连续，则这些对应数据送到该内存控制电路，是将这些对应数据的一来源内存地址与一位长度送到该内存控制电路。

3.如权利要求1所述的内存的数据清除方法，其中，这些内存单元地址为不连续，则提供一个第一内存地址表给该内存控制电路，用以接收这些对应数据。

4.如权利要求3所述的内存的数据清除方法，其中，该第一内存地址表包括多个字段，每一字段具有一个物理内存地址、一位长度以及一个标记，分别纪录这些第一内存地址的起始地址、地址的位长度以及这些对应数据是否结束。

5.如权利要求1所述的内存的数据清除方法，其中，该预定逻辑值是逻辑”0”或逻辑”1”二者择一。

6.一种计算机系统，包含：

一个处理器，用来控制该计算机系统的运行；

一个内存，具有多个存储单元，分别储存一个数据；以及

一个内存控制电路，电连接于该处理器与该内存之间，该内存控制电路包含有：

一个地址缓存器，用来储存对应该多个存储单元的多个内存地址；

一个数据缓存器；以及

一个数据清除模块，将处理器所传送的一个预定逻辑值送至该数据缓存器，使该预定逻辑值逐一覆写这些存储单元所记录数据。

7.如权利要求6所述的计算机系统，其中，这些存储单元地址是为连续，该数据清除模块会依据对应该数据的一个来源内存地址与该预定数据的位长度，产生该多个内存地址至该地址缓存器，并依据这些内存地址将该预定逻辑值写入这些存储单元。

8.如权利要求6所述的计算机系统，其中，这些多个存储单元地址是为不连续，该数据清除模块会使用一个内存地址表产生该多个内存地址至该地址缓存器，并依据该些内存地址将该预定逻辑值写入这些存储单元。

9.如权利要求8所述的计算机系统，其中，该内存地址表是由该计算机系统的操作系统产生。

10.如权利要求6所述的计算机系统，其中，该内存控制电路是设置在一个北桥电路中。

11.如权利要求10所述的计算机系统，其中，该北桥电路另包含有一个显示控制电路，用来产生影像信号驱动该计算机系统的显示装置。

12.如权利要求11所述的计算机系统，其中，该内存包含有一个显示内存，用来暂存该显示控制电路的运算数据，以及一个系统内存，用来暂存该处理器的运算数据。

13.如权利要求12所述的计算机系统，其中，该多个存储单元位于该显示内存或该系统内存中。

Images