CN1848101A - 可快速地于不同储存装置间传输数据的计算机系统 - Google Patents

可快速地于不同储存装置间传输数据的计算机系统 Download PDF

Info

Publication number
CN1848101A
CN1848101A CNA2005100652025A CN200510065202A CN1848101A CN 1848101 A CN1848101 A CN 1848101A CN A2005100652025 A CNA2005100652025 A CN A2005100652025A CN 200510065202 A CN200510065202 A CN 200510065202A CN 1848101 A CN1848101 A CN 1848101A
Authority
CN
China
Prior art keywords
storage device
data
programmable component
computer system
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100652025A
Other languages
English (en)
Other versions
CN100395742C (zh
Inventor
杨上毅
张远成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Technology Corp
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to CNB2005100652025A priority Critical patent/CN100395742C/zh
Priority to US11/161,846 priority patent/US20060236004A1/en
Publication of CN1848101A publication Critical patent/CN1848101A/zh
Application granted granted Critical
Publication of CN100395742C publication Critical patent/CN100395742C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种计算机系统，其包含有一第一储存装置，一第二储存装置，一可编程组件，用来转换该第一储存装置与该第二储存装置的储存数据格式，一第一数据总线，用来传输该第一储存装置与该可编程组件间的数据，一第二数据总线，用来传输该第二储存装置与该可编程组件间的数据，一控制总线，以及一中央处理器，耦合于该第一储存装置、该第二储存装置，以及该可编程组件，用来通过该控制总线输出一控制讯号至该可编程组件、该第一储存装置，以及该第二储存装置，以设定该第一储存装置与该第二储存装置间数据传输的初始状态。

Description

可快速地于不同储存装置间传输 数据的计算机系统
技术领域
本发明涉及一种可快速地于不同储存装置间传输数据的计算机系统，特别是涉及一种利用一可编程组件作为于不同储存装置间传输数据的处理单元，以快速地于不同储存装置间传输数据的计算机系统。
背景技术
在现代化的今日信息社会，计算机系统已经成为多数人不可或缺的信息工具之一，而不论是桌上型个人计算机、笔记型个人计算机或是服务器等，其运作时钟越来越高，应用层面也日益广泛。
请参阅图1，图1为现有一计算机系统10的功能方块示意图。计算机系统10包含有一中央处理器(central processing unit，CPU)12，一北桥电路(north bridge circuit)14，一南桥电路(south bridge circuit)16，一主存储器(main memory)18，一硬盘20，以及一光驱22。中央处理器12用来控制计算机系统10的运作，北桥电路14用来控制高速外围装置(例如显示控制电路(未绘于图中)与主存储器18)以及中央处理器12之间的讯号传递，而南桥电路16则是用来控制低速外围装置(例如硬盘20与光驱22)与北桥电路14间的讯号传输。另外，主存储器18为一数据储存装置，用来储存易失性(volatile)数据，而硬盘20与光驱22亦为数据储存装置，然而却是用来储存非易失性(non-volatile)数据。
主存储器18即为计算机系统10的系统存储器(system memory)，一般而言，主存储器18包含有多个存储单元(memory cell)24，且存储单元24是以矩阵方式排列，亦即各存储单元24分别对应一行地址(row address)与一列地址(column address)。当计算机系统10运作时，中央处理器12会将主存储器18中所储存的数据加载中央处理器12本身的缓存器26，然后中央处理器12便可对缓存器26中的数据进行运算，而处理后的数据便可再回存至主存储器18中。如业界所知的，主存储器18的数据存取操作主要是通过北桥电路14中的存储器控制电路(memory controller)28，亦即不论是中央处理器12，硬盘22，或光驱24，上述计算机组件与主存储器18之间的数据传输均需通过存储器控制电路28。一般而言，存储器控制电路28会包含有一地址缓存器30以及一数据缓存器32，其中地址缓存器30用来储存存储器地址(memory address)，而数据缓存器32用来储存欲写入主存储器18的数据以及撷取自主存储器18的数据。举例来说，若中央处理器12欲将其缓存器26中的运算数据传送至主存储器18的多个存储单元24中储存，则中央处理器12会输出对应该多个存储单元24的地址数据至地址缓存器30，以及输出该运算数据至数据缓存器32，然后存储器控制电路28便依据地址缓存器30中所纪录的地址数据来选取该多个存储单元24，并将数据缓存器32所储存的运算数据逐一写入该多个存储单元24中。若中央处理器12欲将主存储器18中多个存储单元24所纪录的运算数据加载缓存器26中，则中央处理器12会输出对应该多个存储单元24的地址数据至地址缓存器30，然后存储器控制电路28便依据地址缓存器30中所纪录的地址数据来选取该多个存储单元24，并读取该多个存储单元24所纪录的运算数据而储存于数据缓存器32中，最后，存储器控制电路28便将数据缓存器32所纪录的运算数据传输至中央处理器12的缓存器26。
如业界所知的，存储器控制电路28需通过物理存储器地址(physicalmemory address)来存取主存储器18中的存储单元24，然而对于计算机系统10而言，当一程序执行时，该程序是使用逻辑存储器地址(logical memoryaddress)来存取主存储器18，因此计算机系统l0所执行的操作系统(operatingsystem，OS)中会包含有一存储器管理程序(memory management unit)来控制逻辑存储器地址与物理存储器地址之间的转换，例如当该程序欲存取存储单元24a时，中央处理器12执行该操作系统以取得存储单元24a的物理存储器地址，并输出该物理存储器地址至地址缓存器30，以便存储器控制电路28可依据该物理存储器地址存取存储单元24a。
当使用者欲于不同储存装置间传输数据时，例如将硬盘20所储存的数据备份至光驱22中的光储存介质(例如CD光盘片、DVD光盘片等)，或将光驱22中的光储存介质所储存的数据备份至硬盘20时，首先中央处理器12会送出一控制指令至数据传输来源的储存装置以及数据传输目的地的储存装置，以设定数据传输来源的储存装置以及数据传输目的地的储存装置间数据传输的初始状态(initial condition)。举例而言，若欲将硬盘20所储存的数据D备份至光驱22中的光储存介质，中央处理器12会送出控制指令至硬盘20与光驱22以设定硬盘20以及光驱22间数据传输的初始状态，接下来硬盘22会通过数据总线(未显示于图中)将数据D传送至中央处理器12，而由于中央处理器12需对数据D进行数据格式转换(例如置换数据D的硬盘储存格式标头(header)为光盘储存格式标头)，中央处理器12会将进行数据格式转换的数据D暂存至主存储器18，而继续接收处理下一笔数据，之间便必须通过存储器控制电路28的地址缓存器30与数据缓存器32来存取暂存于主存储器18的存储单元24中的数据D，最后再将经过数据格式转换后的数据D传送至光驱22。
然而，如上所述，于不同储存装置间传输数据的过程中需使用到中央处理器12、存储器电路28，以及主存储器18来进行数据D的数据格式转换，对于中央处理器12而言，其需耗费多个时钟周期的时间来处理数据缓存器32所储存的数据D加载缓存器26的操作以及将缓存器26所储存的数据D传输至数据缓存器32的操作。此外，上述操作亦会造成中央处理器12与北桥电路14之间的前端系统总线(front side bus，FSB)因为传输数据D而占用其频宽(bandwidth)。再者，由数据传输来源的储存装置经过数据总线传输数据至中央处理器12以及由中央处理器12经过数据总线传输数据至数据传输目的地的储存装置的传输架构为单向数据传输型态，意即无法同时将数据由数据传输来源传输至中央处理器12以及将数据由中央处理器12传输至数据传输目的地。请参阅图2，图2为现有计算机系统10由硬盘20传输数据至光驱22的传输时间示意图。由于中央处理器12经由数据总线的读取与传输数据的架构为单向数据传输型态，故整体数据传输时间便会被拉长，而无法有效缩短数据传输时间。综上所述，现有计算机系统10于仅仅单纯拷贝数据D的操作不但占用中央处理器12的执行时间而增加中央处理器12的工作负载(loading)，并且会占用中央处理器12与北桥电路14之间的前端系统总线的有限频宽，而造成计算机系统10整体资源的浪费。
发明内容
本发明提供一种利用一可编程组件作为于不同储存装置间传输数据的处理单元，以快速地于不同储存装置间传输数据的计算机系统，以解决上述的问题。
本发明披露了一种可快速地于不同储存装置间传输数据的计算机系统，其包含有一第一储存装置，一第二储存装置，一可编程组件(programmabledevice)，用来转换该第一储存装置与该第二储存装置的储存数据格式，一第一数据总线(data bus)，耦合于该第一储存装置与该可编程组件，用来传输该第一储存装置与该可编程组件间的数据，一第二数据总线，耦合于该第二储存装置与该可编程组件，用来传输该第二储存装置与该可编程组件间的数据，一控制总线(control bus)，耦合于该可编程组件、该第一储存装置，以及该第二储存装置，以及一中央处理器，耦合于该第一储存装置、该第二储存装置，以及该可编程组件，用来通过该控制总线输出一控制讯号至该可编程组件、该第一储存装置，以及该第二储存装置，以设定该第一储存装置与该第二储存装置间数据传输的初始状态(initial condition)。
附图说明
图1为现有计算机系统的功能方块示意图。
图2为现有计算机系统由硬盘传输数据至光驱的传输时间示意图。
图3为本发明计算机系统的功能方块示意图。
图4为本发明计算机系统由第一储存装置传输数据至第二储存装置的流程图。
图5为本发明计算机系统由第一储存装置传输数据至第二储存装置的传输时间示意图。
附图符号说明
10         计算机系统      12         中央处理器
14         北桥电路        16         南桥电路
18         主存储器        20         硬盘
22         光驱            24，24a    存储单元
26         缓存器          28         存储器控制电路
30         地址缓存器      32         数据缓存器
50         计算机系统      52         中央处理器
54         第一储存装置    56         第二储存装置
58         可编程组件      60         第一数据总线
62         第二数据总线    64         控制总线
66         存储器
具体实施方式
请参阅图3，图3为本发明一计算机系统50的功能方块示意图。计算机系统50包含有一中央处理器52，一第一储存装置54，一第二储存装置56，一可编程组件(programmable device)58，一第一数据总线(data bus)60，一第二数据总线62，以及一控制总线(control bus)64。中央处理器52用来控制计算机系统50的运作，且耦合于第一储存装置54、第二储存装置56，以及可编程组件58；第一储存装置54以及第二储存装置56可为各种数据储存装置，例如硬盘机、光储存介质(例如CD光盘片、DVD光盘片等)，或软盘片等；可编程组件58可为一复杂型可重编程逻辑组件(Complex ProgrammableLogic Device，CPLD)、一场效可编程栅极阵列(Field Programmable Gate Array，FPGA)，或为一专用集成电路(Application of Specific Integrated Circuit，ASIC)等，可编程组件58用来转换第一储存装置54与第二储存装置56的储存数据格式，其包含一存储器66，用来暂存数据；第一数据总线60耦合于第一储存装置54与可编程组件58，用来传输第一储存装置54与可编程组件58间的数据，可为IDE、ATA或其它接口等数据传输接口；而第二数据总线62耦合于第二储存装置56与可编程组件58，用来传输第二储存装置56与可编程组件58间的数据，可为IDE、ATA或其它接口等数据传输接口；至于控制总线64则耦合于中央处理器52、可编程组件58、第一储存装置54，以及第二储存装置56，而中央处理器52可通过控制总线64输出一控制讯号至可编程组件58、第一储存装置54，以及第二储存装置56，以设定第一储存装置54与第二储存装置56间数据传输的初始状态(initial condition)。
请参阅图4，图4为本发明计算机系统50由第一储存装置54传输数据至第二储存装置56的流程图。计算机系统50由第一储存装置54传输数据至第二储存装置56的流程包含下列步骤：
步骤100：开始数据传输过程。
步骤102：中央处理器52通过控制总线64输出一控制讯号至可编程组件58、第一储存装置54，以及第二储存装置56，以设定第一储存装置54与第二储存装置56间数据传输的初始状态。
步骤104：第一储存装置54通过第一数据总线60传输数据至可编程组件58。
步骤106：可编程组件58将从第一储存装置54所传来的数据的数据格式由相对应第一储存装置54的数据格式转换至相对应第二储存装置56的数据格式。
步骤108：可编程组件58将步骤106中转换过数据格式的数据通过第二数据总线62传输至第二储存装置56。
步骤110：结束数据传输过程。
在此对上述步骤作更进一步详细的说明，当使用者欲于不同储存装置(第一储存装置54与第二储存装置56)间传输数据时，例如将硬盘所储存的数据备份至光驱中的光储存介质，或将光驱中的光储存介质所储存的数据备份至硬盘时，首先中央处理器52会通过控制总线64送出一控制指令至数据传输来源的第一储存装置54以及数据传输目的地的第二储存装置56，以设定数据传输来源的第一储存装置54以及数据传输目的地的第二储存装置56间数据传输的初始状态。举例而言，若欲将硬盘所储存的数据备份至光驱中的光储存介质，中央处理器52会送出控制指令至硬盘与光驱以设定硬盘以及光驱间数据传输的初始状态，例如设定要复制或移动第一储存装置54哪一区块的数据至第二储存装置56的哪一区块储存。接下来第一储存装置54便可通过第一数据总线60传输数据至可编程组件58，而之间传输的接口可为IDE、ATA或其它形式的数据传输接口，当可编程组件58接收到从第一储存装置54所传来的数据后，可编程组件58便会将从第一储存装置54所传来的数据的数据格式由相对应第一储存装置54的数据格式转换至相对应第二储存装置56的数据格式，举例来说可编程组件58会将数据的标头(header)与结尾(end)由原本相对应第一储存装置54的数据格式置换为相对应第二储存装置56的数据格式(例如将CD光盘片的ISO9660数据格式转换至硬盘的FAT32数据格式)，而不改变数据主体内容，而于数据格式转换的处理过程中可将待处理的数据暂存至存储器66，故可编程组件58可不断地由第一储存装置54接收其所传来的数据。最后，可编程组件58便会将转换至相对应第二储存装置56的数据格式的数据通过第二数据总线62传输至第二储存装置56，而完成该数据的数据传输过程，而之间传输的接口亦可为IDE、ATA或其它形式的数据传输接口。同理若要由第二储存装置56传输数据至第一储存装置54，其传输原理则相同于上述的方法，故于此不再详述。
请参阅图5，图5为本发明计算机系统50由第一储存装置54传输数据至第二储存装置56的传输时间示意图。由于计算机系统50是利用可编程组件58作为于不同储存装置间传输数据的处理单元，而不会通过中央处理器52进行数据格式转换的处理，因此可避免与中央处理器52传输数据时受限于单向数据传输型态，而造成整体数据传输时间被拉长。如图5所示，可编程组件58通过第一数据总线60读取由第一储存装置54所传来的数据时，可同时将转换过数据格式的数据通过第二数据总线62传输至第二储存装置56，而达到一时间延迟管线(time-delay pipeline)的数据传输型态，如此一来便可有效缩短数据传输时间，以快速地于不同储存装置间传输数据。
相较于现有的计算机系统，本发明的计算机系统是利用可编程组件作为于不同储存装置(第一储存装置与第二储存装置)间传输数据的处理单元，以快速地于不同储存装置间传输数据。如此一来，不仅可有效地缩短数据传输时间，亦可以价格较为低廉的可编程组件取代中央处理器作为数据传输过程中处理数据格式转换的处理单元，而降低中央处理器的工作负载，进而提升计算机系统整体的运作效能。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (7)

1.一种可快速地于不同储存装置间传输数据的计算机系统，其包含有：
一第一储存装置；
一第二储存装置；
一可编程组件，用来转换该第一储存装置与该第二储存装置的储存数据格式；
一第一数据总线，耦合于该第一储存装置与该可编程组件，用来传输该第一储存装置与该可编程组件间的数据；
一第二数据总线，耦合于该第二储存装置与该可编程组件，用来传输该第二储存装置与该可编程组件间的数据；
一控制总线，耦合于该可编程组件、该第一储存装置，以及该第二储存装置；以及
一中央处理器，耦合于该第一储存装置、该第二储存装置，以及该可编程组件，用来通过该控制总线输出一控制讯号至该可编程组件、该第一储存装置，以及该第二储存装置，以设定该第一储存装置与该第二储存装置间数据传输的初始状态。
2.如权利要求1的计算机系统，其中该第一储存装置为一硬盘机，且该第二储存装置为一光盘。
3.如权利要求1的计算机系统，其中该可编程组件为一复杂型可重编程逻辑组件。
4.如权利要求1的计算机系统，其中该可编程组件为一场效可编程栅极阵列。
5.如权利要求1的计算机系统，其中该可编程组件为一专用集成电路。
6.如权利要求1的计算机系统，其中该可编程组件包含有一存储器，用来暂存数据。
7.如权利要求1的计算机系统，其中该第一数据总线与该第二数据总线为IDE或ATA或其它形式的接口。
CNB2005100652025A 2005-04-14 2005-04-14 可快速地于不同储存装置间传输数据的计算机系统 Expired - Fee Related CN100395742C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005100652025A CN100395742C (zh) 2005-04-14 2005-04-14 可快速地于不同储存装置间传输数据的计算机系统
US11/161,846 US20060236004A1 (en) 2005-04-14 2005-08-18 Computer System Capable of Rapidly Transmitting Data between Different Storage Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100652025A CN100395742C (zh) 2005-04-14 2005-04-14 可快速地于不同储存装置间传输数据的计算机系统

Publications (2)

Publication Number Publication Date
CN1848101A true CN1848101A (zh) 2006-10-18
CN100395742C CN100395742C (zh) 2008-06-18

Family

ID=37077668

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100652025A Expired - Fee Related CN100395742C (zh) 2005-04-14 2005-04-14 可快速地于不同储存装置间传输数据的计算机系统

Country Status (2)

Country Link
US (1) US20060236004A1 (zh)
CN (1) CN100395742C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108804363A (zh) * 2018-06-14 2018-11-13 华东师范大学 一种可编程控制的通用总线接口转换方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595452B1 (en) * 2005-11-30 2013-11-26 Sprint Communications Company L.P. System and method for streaming data conversion and replication
JP2008177900A (ja) * 2007-01-19 2008-07-31 Fujitsu Ltd データ通信装置、設定情報更新方法および設定情報更新プログラム
TWI395206B (zh) * 2008-12-08 2013-05-01 Apacer Technology Inc Storage media and its classification and storage software
US8504745B1 (en) 2009-04-02 2013-08-06 Xilinx, Inc. Method of and circuit for determining a shift pattern to generate an output data stream
US10069681B2 (en) * 2015-12-31 2018-09-04 Amazon Technologies, Inc. FPGA-enabled compute instances

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537607A (en) * 1993-04-28 1996-07-16 International Business Machines Corporation Field programmable general purpose interface adapter for connecting peripheral devices within a computer system
US5884093A (en) * 1994-09-02 1999-03-16 Rock Solid Systems, Inc. Hard disk cache for CD-ROM and other slow access time devices
US6065100A (en) * 1996-11-12 2000-05-16 Micro-Design International Caching apparatus and method for enhancing retrieval of data from an optical storage device
US5794609A (en) * 1997-08-07 1998-08-18 Grant; Clifford Hot water heater drainage system
JP3206568B2 (ja) * 1998-10-28 2001-09-10 日本電気株式会社 Ｄｍａ制御方法及び装置
CN1407467A (zh) * 2001-09-13 2003-04-02 深圳市中兴通讯股份有限公司上海第二研究所 一种总线－总线快速传输装置
TW564349B (en) * 2002-02-27 2003-12-01 Acer Labs Inc Method and related apparatus for controlling transmission interface of external device of computer system
US20040192380A1 (en) * 2003-03-28 2004-09-30 Institute For Information Industry Multi-interface wireless storage device
TW200530834A (en) * 2004-03-11 2005-09-16 Lite On It Corp Control device for transceiving data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108804363A (zh) * 2018-06-14 2018-11-13 华东师范大学 一种可编程控制的通用总线接口转换方法

Also Published As

Publication number Publication date
CN100395742C (zh) 2008-06-18
US20060236004A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
CN108121672B (zh) 一种基于NandFlash存储器多通道的存储阵列控制方法与装置
US5694581A (en) Concurrent disk array management system implemented with CPU executable extension
US7562249B2 (en) RAID system, RAID controller and rebuilt/copy back processing method thereof
KR101035225B1 (ko) 개량 데이터 전송을 위한 제어기 장치 및 방법
US7568056B2 (en) Host bus adapter that interfaces with host computer bus to multiple types of storage devices
US8380922B1 (en) Data storage device comprising host interface state machine blocking on target logical block address
EP0847001A2 (en) Method and arrangement for allowing a computer to communicate with a data storage device
US20090089794A1 (en) Apparatus, system, and method for cross-system proxy-based task offloading
US7653775B2 (en) Enhancing performance of SATA disk drives in SAS domains
TWI334537B (en) An apparatus for data transfer and a computer system thereof
JP2002117002A (ja) 共用型ペリフェラルアーキテクチャ
CN1848101A (zh) 可快速地于不同储存装置间传输数据的计算机系统
CN1650276B (zh) Ata/sata组合控制器
EP1934762A2 (en) Apparatus and method for handling dma requests in a virtual memory environment
CN207008602U (zh) 一种基于NandFlash存储器多通道的存储阵列控制装置
CN103226448A (zh) 固态硬盘的驱动方法及装置
US7600058B1 (en) Bypass method for efficient DMA disk I/O
US20060026328A1 (en) Apparatus And Related Method For Calculating Parity of Redundant Array Of Disks
US20050198425A1 (en) Combined optical storage and flash card reader using single ide or sata port and method thereof
CN111176566B (zh) 一种支持queue命令的eMMC读写控制方法及存储介质
US20030046499A1 (en) Integrated drive controller for systems with integrated mass storage
CN103942007A (zh) Raid控制器及其命令处理方法
CN116340047A (zh) 驱动独立磁碟冗余数组引擎的方法和装置
CN1601484A (zh) 磁盘数据备份系统及其方法
CN1312570C (zh) 进行硬盘阵列数据迁移的方法及相关装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080618

Termination date: 20110414