CN1407467A - 一种总线－总线快速传输装置 - Google Patents

一种总线－总线快速传输装置 Download PDF

Info

Publication number
CN1407467A
CN1407467A CN 01126766 CN01126766A CN1407467A CN 1407467 A CN1407467 A CN 1407467A CN 01126766 CN01126766 CN 01126766 CN 01126766 A CN01126766 A CN 01126766A CN 1407467 A CN1407467 A CN 1407467A
Authority
CN
China
Prior art keywords
data
module
bus
processor
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 01126766
Other languages
English (en)
Inventor
邵士文
刘嵘
李光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
Shanghai No 2 Research Institute of ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai No 2 Research Institute of ZTE Corp filed Critical Shanghai No 2 Research Institute of ZTE Corp
Priority to CN 01126766 priority Critical patent/CN1407467A/zh
Publication of CN1407467A publication Critical patent/CN1407467A/zh
Pending legal-status Critical Current

Links

Abstract

本发明公开了一种总线－总线快速传输装置，包括核心控制模块、数据存取模块、高速宽位处理器控制接口模块、高速宽位主从或直接内存存取控制接口模块、低速接口处理器或专用芯片控制接口模块、中断控制模块及寄存器；本发明是在64位宽或32位宽高速处理器与8位宽低速接口处理器或专用芯片之间加入一总线－总线数据快速传输装置，两者的数据传输总线不直接相连，而分别与本发明装置相连。当有数据从高速处理器向低速接口处理器或专用芯片传输时，高速处理器先以64位宽或32位宽高速写入总线－总线数据快速传输装置中的数据存取区，然后再由本发明装置以8位宽逐步写入8位宽低速接口处理器或专用芯片。

Description

一种总线-总线快速传输装置
技术领域
本发明涉及一种通过提高总线利用带宽增强系统处理能力的装置，属于嵌入式硬件设计领域。特别是涉及嵌入式硬件系统中64位宽或32位宽高速宽位处理器与8位宽低速接口处理器或专用芯片之间大批量数据传输如何提高系统处理能力的一种实用装置。
背景技术
在嵌入式硬件系统中，通常存在多种处理器和专用芯片，各自完成不同的任务，如网络协议处理、信号调制解调处理、语音编解码处理、信号控制处理。在通常嵌入式硬件系统设计中，用64位宽或32位宽高速宽位处理器网络处理协议，由数字信号处理器或专用芯片来处理信号调制解调、语音编解码、信号控制等。为了提高系统集成度，降低成本，一般都由一个高速宽位处理器带多个数字信号处理器或专用芯片来完成，这两者之间存在着大批量数据的传输。
一般设计中，数字信号处理器或专用芯片往往直接挂在处理器的总线上。处理网络协议的处理器都是宽位(64位宽或32位宽)高速宽位处理器。如在嵌入式硬件系统中使用较多的有摩托罗拉公司的PowerPC，因特尔公司的StongArm等精简指令处理器(RSIC CPU)，通常它们的内频运行在200MHz以上，总线为64位宽或32位宽，其外部总线频率一般为66MHz～133MHz，这些特点使得该处理器有强大的处理能力。而数字信号处理器(如TI的TMS320系列、Motorola的DSP563xx系列等等)和专用芯片大多为特定目的如信号处理、信号控制等所设计，当处理完任务时在和外部处理器进行大批量数据交换时往往存在以下缺点，而导致了整个系统的处理能力下降。
数字信号处理器或专用芯片和外部接口一般为8位宽，这样在交换数据时无论处理器总线宽度是多少，只能以字节(byte)宽度进行传输，一个64位宽的双字传输要分成8个字节传输周期来完成，在大批量数据传递时由于带宽利用率低，占用了过多总线时间，从而降低整个系统的处理能力。
a.数字信号处理器或专用芯片和外部接口一般为异步方式或同步方式两种。在同步方式时，数字信号处理器或专用芯片的同步时钟在40MHz以下，此种情况下往往使得和其接口的高速宽位处理器的总线频率也必须降到该低频率。而在异步方式下，进行一次存取也要几个时钟周期。上述缺点同样在大批量数据传输时，占用了过多的总线时间，降低整个系统的处理能力。
由上述可见，这种设计在大批量传输数据时过多的占用了总线时间，降低了系统集成度，增加系统的成本。
发明内容
本发明所要解决的技术问题是提出一种总线-总线快速传输装置，特别在嵌入式硬件系统中64位宽或32位宽高速宽位处理器与8位宽低速接口处理器或专用芯片之间存在大批量数据传输时，能提高系统处理能力，从而使整个系统增加集成度，达到降低成本的目的。
本发明提出的技术方案是这样实现的：一种总线-总线快速传输装置，其特征在于，包括核心控制模块、数据存取模块、高速宽位处理器控制接口模块、高速宽位主从或直接内存存取控制接口模块、低速接口处理器或专用芯片控制接口模块、中断控制模块及寄存器；
所述核心控制模块：作为整个装置的控制核心，负责整个装置的状态处理、状态机的迁延、其它模块的管理和协调等；
所述数据存取模块：包括数据存储区、数据驱动器、数据选择器等，输入/输出数据通过数据驱动器和数据选择器在核心控制模块的控制下存入数据存储区或从数据存储区取出；
所述高速宽位处理器控制接口模块：作为与高速宽位处理器的接口，使高速宽位处理器对本装置进行初始化和控制，并完成对低速接口处理器或专用芯片的直接控制；
所述高速宽位主从或直接内存存取控制接口模块：在高速宽位处理器和低速接口处理器或专用芯片之间存在大批量数据交换时，产生各种主从或直接内存存取控制信号，送往核心控制模块；
所述低速接口处理器或专用芯片控制接口模块：作为与低速接口处理器或专用芯片的控制接口，与核心控制模块、数据存储模块相连；
所述中断控制模块：负责各种中断信号的接收和产生，用于控制高速宽位处理器的中断。
所述寄存器：接收来自高位处理器的数据，在核心控制模块的控制下，存取各模块的状态、控制、接收请求及响应；
如上所述的总线-总线快速传输装置，其特征在于：所述数据存取模块同时完成数据的分割和重组。
如上所述的总线-总线快速传输装置，其特征在于：所述寄存器通过数据驱动器接收来自高位处理器的数据。
如上所述的总线-总线快速传输装置，其特征在于：所述寄存器包括：中断请求寄存器、中断屏蔽寄存器、状态寄存器、命令寄存器、内部状态寄存器。
本发明提出的技术方案是在64位宽或32位宽高速宽位处理器与8位宽低速接口处理器或专用芯片之间加入一总线-总线数据快速传输装置，两者的数据传输总线不直接相连，而分别与本发明装置相连。当有数据从高速宽位处理器向低速接口处理器或专用芯片传输时，高速宽位处理器先以64位宽或32位宽高速写入总线-总线数据快速传输装置中的数据存取区，然后再由本发明装置以8位宽逐步写入8位宽低速接口处理器或专用芯片；反之，当8位宽低速接口处理器或专用芯片有数据向高速宽位处理器传输时，先由总线-总线数据快速传输装置读入装置内的数据存取区，然后再把数据组装好以64位宽或32位宽由高速宽位处理器读走，或进一步减少总线利用时间，通过直接内存存取方式(DMA)直接写入高速宽位处理器所带的内存中，如高速宽位处理器支持主从方式(Master-Slave)，则也可由发明装置以主从方式写入高速宽位处理器内存中。
由上述技术方案可看出当上述两者有大批量数据的传输时，高速宽位处理器只与总线-总线数据快速传输装置以64位宽或32位宽高速传输数据，节省了大量总线占用时间，提高了整个系统的处理能力。具体表现为：
a.在进行数据传输时，由发明装置作为一个桥梁，高速宽位处理器与发明装置交换数据以64位宽或32位宽，比原来以8位宽传输提高了8倍或4倍，大大减少了占用总线时间。
b.由于发明装置的存在，高速宽位处理器其总线频率不受低速接口处理器或专用芯片的时钟频率限制，能以原有频率全速运行，这样对整个系统处理能力有极大提高。
c.目前高速宽位处理器多数支持直接内存存取方式(DMA)数据传输或主从方式(Master-Slave)，在传输数据时总线-总线数据快速传输装置可以以DMA方式或Master方式直接写入高速宽位处理器所带的的内存SDRAM或SRAM中，就节省了由高速宽位处理器先读入CPU内部，再存放到处理器所带的内存SDRAM或SRAM中。进一步节省了传输数据所费时间。
附图说明
下面结合附图对本发明的具体实施方式作进一步的描述
图1是嵌入式硬件系统中64位宽或32位宽高速宽位处理器与8位宽低速接口处理器或专用芯片之间的直接连接方式。
图2是嵌入式硬件系统中64位宽或32位宽高速宽位处理器与8位宽低速接口处理器或专用芯片应用本发明装置——总线-总线数据快速传输装置桥接的连接方式。
图3是应用本发明装置的一个典型例子。
图4是本发明总线-总线数据快速传输装置的内部功能、逻辑框图。
具体实施方式
下面以某产品的语音(Voice)接入单板和数据/传真(Modem/Fax)接入单板应用为例来详细说明本发明技术方案。所述语音(Voice)接入单板和数据/传真(Modem/Fax)接入单板正是嵌入式硬件系统中64位宽或32位宽高速宽位处理器与8位宽低速接口处理器或专用芯片应用的例子，在这两者间存在大批量数据传输。应用本发明装置，能快速传输总线数据，提高系统处理能力，从而使整个系统增加集成度，达到降低成本的目的。
该两种单板上分别直接提供广域网通路和局域网接口，在单板级上即能实现通过模拟电话线完成因特网接入中的物理层、链路层、网络层、传输层协议以及部分路由协议功能，完成拨号语音/数据/传真的接入。本发明采用美国摩托罗拉公司的PowerPC MPC8260完成网络协议、数据转发功能，采用美国摩托罗拉公司的数字信号处理器DSP563xx作为语音接入，完成语音信号的编解码；选用美国科胜讯公司的专用芯片RL56CSMV/6作为数据/传真接入，完成数字信号的调制与解调。以下是这些芯片的一些简要介绍。
MPC8260是目前比较先进的为电信和网络市场而设计的集成通信微处理器。其产品特点有：200MHz内核；双总线结构(一个64位PowerPC和一个32位局部总线(总线频率为66MHz))；功能强大的32位RISC通信控制器。
DSP563xx是摩托罗拉公司开发的24位宽高速定点数字信号处理器。DSP563xx的特点有：处理速度为150百万条指令/秒(MIPS)，程序空间，数据空间皆为24位宽，使得数据处理速度，精度得到保障。接口较灵活，片外可与存储器SRAM，DRAM等无缝联接，片上有1个宿主接口，2个增强同步串行接口，1个普通串行接口。其中宿主接口是与外部交换数据的8位宽并行总线接口。
RL56CSM/6是美国科胜讯公司提供的多通道调制解调芯片。从硬件结构上看，该芯片集成了一个增强型精简指令处理器和三个数字处理器内核，该芯片的主从接口是一和外部交换数据的16位宽同步并行总线Host Bus(简称HB)，其总线频率最大到40MHz。
所述语音接入单板是用一片MPC8260带48片DSP563xx，完成240路VOIP接入处理，其中DSP563xx主要完成语音的编解码(G.711，G.729a，G.729b，G.723等)以及回波抵消G.168等等；MPC8260则完成H.323，TCP/IP，RTP/RTCP等网络协议处理。
现有技术通常采用如图1所示的方案，MPC8260直接通过DSP563xx的宿主接口进行数据交换，由于DSP563xx的H108口为8位总线，MPC8260为64位总线，这样就很不能最大限度发挥MPC8260的64位带宽的优势，而且由于DSP563xx的宿主接口每进行一次存取至少需5个总线周期，要交换一个字节数据时要判断相应状态位，需约15(5x3)个总线周期。对于语音接入，特别在G.711编码时，其数据交换量计算为：64Kbit x 2/8*240*15＝57.6MIPS(百万条指令/秒)  再加上MPC8260和存取器SDRAM的数据交换，程序代码，中断处理等，其总需要的处理时间大约占MPC8260处理能力的30％～40％左右。该种情况下剩下的处理能力不足以处理240路语音接入的H.323，TCP/IP，RTP/RTCP等网络协议。
为了增强系统处理能力，本发明采用如图2所示的技术方案原理图，即在MPC8260和DSP563xx之间加上本发明所述总线-总线快速传输装置来进行大批量数据快速传输处理，以提高总线利用带宽，增强系统处理能力。同时MPC8260支持直接内存存取(DMA)方式，即可利用MPC8260的″飞速直接内存存取″(FLY-DMA)来完成MPC8260和多个DSP563xx之间大量数据的交换处理，进一步提高MPC8260与DSP536xx之间的数据传输率，减少数据传输占用MPC8260总线及其内核的时间，提高整个系统的处理能力。
图3是整个系统的原理框图，MPC8260通过本发明总线-总线快速传输装置和数字信号处理器(DSP563xx)阵列相连，本发明装置是用一片FPGA来实现的。
图4是本发明总线-总线快速传输装置内部的逻辑结构。整个装置内部由核心控制模块、数据存取模块、高速宽位处理器控制接口模块、高速宽位主从(Master-Slave)或直接内存存取(DMA)控制接口模块、低速接口处理器或专用芯片控制接口模块、中断控制模块及内部状态寄存器组成。
核心控制模块作为整个装置的控制核心，负责整个装置的状态处理、状态机的迁延、其它模块的管理和协调等。
数据存取模块：包括数据存储区、数据驱动器、数据选择器等，输入/输出数据通过数据驱动器和数据选择器在核心控制模块的控制下存入数据存储区或从数据存储区取出，在此过程中，数据存取模块同时完成数据的分割和重组。
高速宽位处理器控制接口模块：完成本装置和高速宽位处理器的接口，使高速宽位处理器完成对装置的初始化和控制，并完成对低速接口处理器或专用芯片的直接控制。
高速宽位主从或直接内存存取控制接口模块：在高速宽位处理器和低速接口处理器或专用芯片之间存在大批量数据交换时，产生各种主从(Master-Slave)或直接内存存取(DMA)控制信号。
低速接口处理器或专用芯片控制接口模块：作为与低速接口处理器或专用芯片的控制接口，与核心控制模块、数据存储模块相连。
中断控制模块：负责各种中断信号的接收和产生，用于控制高速宽位处理器的中断。其数据传输过程如下：
MPC8260对DSP563xx的操作有两种模式，即直接访问和间接访问：
A.MPC860对DSP563xx的直接访问
MPC8260通过高速宽位处理器控制接口模块直接对DSP563xx进行访问，此操作用来完成DSP563xx的程序下载、MPC8260读取DSP563xx的信息字和向DPS563xx发出控制命令。
B.MPC8260对DSP563xx的间接访问
MPC8260对DSP563xx的间接访问主要用来完成MPC8260与DSP563xx之间的大批量数据传输。其中MPC8260与本发明装置之间采用″飞速直接内存存取″(FLY-DMA)方式，而对DSPn的读写操作由低速接口处理器或专用芯片控制接口模块来控制。具体操作如下：
DSPn需要向MPC8260发送数据：
如果DPSn要发送数据，它先向本发明装置发出中断，在装置内的FLY-DMA通道空闲的情况下(否则等待)，本装置将通过中断控制模块向MPC8260发出请求，MPC8260响应中断，首先读本装置内部的中断请求寄存器，以识别是哪一个DPS发出的请求。其次，MPC8260读取该DSP的头信息，向本发明装置中写入控制命令，以启动FLY-DMA操作。在整个操作过程中，总线-总线快速传输装置首先从DSPn的宿主接口读取数据存入数据存取模块中(以8位位宽数据操作)，然后本装置利用FLY-DMA把数据存取模块中的数据读出并写入MPC8260所带的SDRAM中(以64位位宽数据操作)。
整个DMA操作过程不需要软件以及MPC8260内核干预，完全由本发明装置自身来完成。
MPC8260需向DSP发送数据：
MPC860首先查询本装置的状态寄存器，如果FLY-DMA忙，则等待其结束(由中断信号判定)，否则MPC8260首先根据要求配置相应的通道，然后向本装置中的屏蔽寄存器写入0，屏蔽所有中断请求，最后向本装置中的控制寄存器写入控制命令，以启动FLY-DMA操作。在操作过程中，本装置首先将MPC8260所带的SDRAM中数据写入数据存取模块中(以64位位宽数据操作)，然后再将数据存取模块中的数据写入DSP。
根据实践测试的结果，当最大量数据传输时，总线数据传输所占用处理器大约为8％～10％，比直接进行存取数据降低了4～5倍。
同样，所述数据/传真接入单板是用一片MPC8260带20片RL56CSMV/6，完成120路数据/传真接入处理，由于RL56CSMV/6与外部交换数据的16位宽同步并行总线Host Bus(HB)的总线频率最大到40MHz，如与MPC8260直接相连，则MPC8260的外部总线也得运行40MHz，这样就会导致处理器处理能力大为降低。而采用本发明方案，在MPC8260和本发明装置侧运行66MHz，在装置和RL56CSMV6运行40MHz，使得两者之间性能得到最大发挥。实践表明，如不采用本发明方案，MPC8260只能处理约96路数据/传真用户接入，采用后能处理完120路数据/传真用户接入，而且只用了处理器的78％的占用率。

Claims (4)

1、一种总线-总线快速传输装置，其特征在于，包括核心控制模块、数据存取模块、高速宽位处理器控制接口模块、高速宽位主从或直接内存存取控制接口模块、低速接口处理器或专用芯片控制接口模块、中断控制模块及寄存器；
所述核心控制模块：作为整个装置的控制核心，负责整个装置的状态处理、状态机的迁延、其它模块的管理和协调等；
所述数据存取模块：包括数据存储区、数据驱动器、数据选择器等，输入/输出数据通过数据驱动器和数据选择器在核心控制模块的控制下存入数据存储区或从数据存储区取出；
所述高速宽位处理器控制接口模块：作为与高速宽位处理器的接口，使高速宽位处理器对本装置进行初始化和控制，并完成对低速接口处理器或专用芯片的直接控制；
所述高速宽位主从或直接内存存取控制接口模块：在高速宽位处理器和低速接口处理器或专用芯片之间存在大批量数据交换时，产生各种主从或直接内存存取控制信号，送往核心控制模块；
所述低速接口处理器或专用芯片控制接口模块：作为与低速接口处理器或专用芯片的控制接口，与核心控制模块、数据存储模块相连；
所述中断控制模块：负责各种中断信号的接收和产生，用于控制高速宽位处理器的中断；
所述寄存器：接收来自高位处理器的数据，在核心控制模块的控制下，存取各模块的状态、控制、接收请求及响应。
2、如权利要求1所述的总线-总线快速传输装置，其特征在于：所述数据存取模块同时完成数据的分割和重组。
3、如权利要求1所述的总线-总线快速传输装置，其特征在于：所述寄存器通过数据驱动器接收来自高位处理器的数据。
4、如权利要求1所述的总线-总线快速传输装置，其特征在于：所述寄存器包括：中断请求寄存器、中断屏蔽寄存器、状态寄存器、命令寄存器、内部状态寄存器。
CN 01126766 2001-09-13 2001-09-13 一种总线－总线快速传输装置 Pending CN1407467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01126766 CN1407467A (zh) 2001-09-13 2001-09-13 一种总线－总线快速传输装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01126766 CN1407467A (zh) 2001-09-13 2001-09-13 一种总线－总线快速传输装置

Publications (1)

Publication Number Publication Date
CN1407467A true CN1407467A (zh) 2003-04-02

Family

ID=4666771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01126766 Pending CN1407467A (zh) 2001-09-13 2001-09-13 一种总线－总线快速传输装置

Country Status (1)

Country Link
CN (1) CN1407467A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100341297C (zh) * 2003-08-08 2007-10-03 华为技术有限公司 总线交换方法以及总线交换器
CN100395742C (zh) * 2005-04-14 2008-06-18 光宝科技股份有限公司 可快速地于不同储存装置间传输数据的计算机系统
CN101917318A (zh) * 2010-02-11 2010-12-15 深圳市国微电子股份有限公司 一种高低速总线系统连接装置及高低速总线系统
CN102141971A (zh) * 2011-01-13 2011-08-03 哈尔滨工业大学 具有大容量存储功能的1553b硬件定时通讯模块
CN101645051B (zh) * 2009-06-10 2013-04-24 无锡中星微电子有限公司 一种gpio中断控制装置、芯片及一种gpio中断控制方法
CN101510185B (zh) * 2009-04-01 2015-08-05 北京中星微电子有限公司 一种高速总线向低速总线写入、读取数据的方法和装置
CN106945406A (zh) * 2017-04-01 2017-07-14 杭州旗捷科技有限公司 耗材芯片的操作方法、耗材芯片、耗材容器、耗材设备

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100341297C (zh) * 2003-08-08 2007-10-03 华为技术有限公司 总线交换方法以及总线交换器
CN100395742C (zh) * 2005-04-14 2008-06-18 光宝科技股份有限公司 可快速地于不同储存装置间传输数据的计算机系统
CN101510185B (zh) * 2009-04-01 2015-08-05 北京中星微电子有限公司 一种高速总线向低速总线写入、读取数据的方法和装置
CN101645051B (zh) * 2009-06-10 2013-04-24 无锡中星微电子有限公司 一种gpio中断控制装置、芯片及一种gpio中断控制方法
CN101917318A (zh) * 2010-02-11 2010-12-15 深圳市国微电子股份有限公司 一种高低速总线系统连接装置及高低速总线系统
CN102141971A (zh) * 2011-01-13 2011-08-03 哈尔滨工业大学 具有大容量存储功能的1553b硬件定时通讯模块
CN106945406A (zh) * 2017-04-01 2017-07-14 杭州旗捷科技有限公司 耗材芯片的操作方法、耗材芯片、耗材容器、耗材设备
CN106945406B (zh) * 2017-04-01 2018-06-05 杭州旗捷科技有限公司 耗材芯片的操作方法、耗材芯片、耗材容器、耗材设备

Similar Documents

Publication Publication Date Title
KR101077900B1 (ko) 네트워크 효율성을 고려한 ＳｏＣ 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치
JP5902834B2 (ja) 暗示的なメモリの登録のための明示的なフロー制御
US7797467B2 (en) Systems for implementing SDRAM controllers, and buses adapted to include advanced high performance bus features
JP4530547B2 (ja) 高性能通信コントローラ
CN101526924B (zh) 一种优化数字信号处理芯片数据访问的方法
CN112463714B (zh) 远程直接内存访问方法、异构计算系统及电子设备
CN101046786A (zh) 一种实现高效dma传输的dma控制器及传输方法
CN105183662A (zh) 一种无cache一致性协议的分布式共享片上存储架构
JP2004508635A (ja) プロセッサ間通信システム
CN103714026A (zh) 一种支持原址数据交换的存储器访问方法及装置
CN1295633C (zh) 一种多cpu通信的方法
CN1407467A (zh) 一种总线－总线快速传输装置
CN102375789B (zh) 一种通用网卡非缓存的零拷贝方法及零拷贝系统
CN1908885A (zh) 静态存储器接口装置及其数据传输方法
CN1619523A (zh) 具有公共平台的通信设备和方法
CN101826031A (zh) 基于Linux系统的PCM流捕获的实现方法
CN101056316A (zh) 一种pci以太网媒体访问控制器传输数据的方法
CN103731364A (zh) 基于x86平台实现万兆大流量快速收包的方法
CN1261891C (zh) 具有双节点分布式共享内存系统及其数据维护方法
CN1759385A (zh) 用于传送数据的数据处理设备以及方法
CN2869992Y (zh) 一种高速接口到低速接口的转接电路
CN113204517B (zh) 一种电力专用以太网控制器的核间共享方法
US20090089559A1 (en) Method of managing data movement and cell broadband engine processor using the same
CN102184150B (zh) 高功能环形缓冲缓存系统及其控制方法
CN1900922A (zh) 微电脑系统的直接内存存取作业方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHENZHENG CITY ZTE CO., LTD.

Free format text: FORMER OWNER: SHENZHENG CITY ZTE CO., LTD. SHANGHAI SECOND INSTITUTE

Effective date: 20030725

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030725

Applicant after: Zhongxing Communication Co., Ltd., Shenzhen City

Applicant before: Shanghai Inst. of No.2, Zhongxing Communication Co., Ltd., Shenzhen City

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication