JP3704101B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP3704101B2 JP3704101B2 JP2002071543A JP2002071543A JP3704101B2 JP 3704101 B2 JP3704101 B2 JP 3704101B2 JP 2002071543 A JP2002071543 A JP 2002071543A JP 2002071543 A JP2002071543 A JP 2002071543A JP 3704101 B2 JP3704101 B2 JP 3704101B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- access
- address
- line
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001174 ascending effect Effects 0.000 claims description 18
- 230000006870 function Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 2
- 102100035587 Distal membrane-arm assembly complex protein 1 Human genes 0.000 description 10
- 101000930299 Homo sapiens Distal membrane-arm assembly complex protein 1 Proteins 0.000 description 10
- 102100035589 Distal membrane-arm assembly complex protein 2 Human genes 0.000 description 8
- 101000930307 Homo sapiens Distal membrane-arm assembly complex protein 2 Proteins 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の属する技術分野】
本発明は、画像処理装置に関し、特に画像に回転処理を施して回転された画像を出力する画像処理装置に関する。
【0002】
【従来の技術】
プリンタや複写機などの画像処理装置において、近年、画像データを90度、180度、270度回転させる機能を有する高機能なデジタル画像処理装置が開発されてきている。これらの画像処理装置は、画像データを記憶するページメモリを有し、設定された回転角度に応じた回転処理を施して画像データをページメモリに格納したり、ページメモリに記憶された画像データを回転処理を施して画像データを読み出してすることで回転機能を実現する。ところで、このように回転画像を形成するためには、読み出しか書き込みのどちらかにおいてメモリにシングルアクセスでアクセスする必要があるため、効率が非常に悪くシステムの効率、生産性を低下させている。
【0003】
この問題を解決するため、従来から、いろいろな提案がなされているが、何らかのラインバッファやメモリを画像データの一時格納用に設けるようにしているため、メモリの大きさには大小があっても回路規模の増大につながっている。また、回路規模の増大は消費電力の増加につながり、さらにクロックが大量のドライブを必要とするラインバッファやメモリではとくに大きな影響を与える。
また、通常ページメモリは回転のために専用に設けられることはほとんどなく、多くのインターフェースや画像処理回路と共有して使用される。そのためメモリアービタ機能をもつ回路によって時分割され順次アクセスされる。そのためアドレス制御の設定切り替えが、繰り替えされれば繰り替えされるほどパホーマンスの低下につながる。
また、メモリ配列の角度を固定すると、バンク数で制限される方向のメモリ配列角度のパホーマンスがいつもその他の角度より悪くなるという問題がある。
【0004】
【発明が解決しようとする課題】
上述のごとく、従来の回転機能を有する画像処理装置は、読み出しか書き込みのどちらかがシングルアクセスでメモリアクセスする必要があるため、効率が非常に悪く生産性を低下させているという問題があった。また、アドレス制御の設定切り替えがパホーマンスの低下につながるという問題があった。また、メモリ配列の角度を固定すると、バンク数で制限される方向のメモリ配列角度のパホーマンスが悪くなるという問題があった。
本発明は、比較的簡単にこの問題を解決して、どの回転角の場合でも直接バーストアクセスでき、回路規模を縮小し、かつ効率を向上することができる画像処理装置の実現を課題とする。
【0005】
【課題を解決するための手段】
上記課題を達成するため、本発明の請求項1の発明は、画像データを記憶する記憶手段を有し、この記憶手段に設定された回転角度に応じて回転処理を施して画像データを格納するか、または、この記憶手段に記憶された画像データを設定された回転角度に応じた回転処理を施して読み出すことによって回転機能を実現する画像処理装置において、前記記憶手段内の画像データにアクセスする際に、一度に読み出せるデータのバースト長を2としてアクセスし、ラインごとにアドレス制御を昇順、降順に切り替えてアクセスすることを特徴とする。
これにより、直接バーストアクセスでき、システムパホーマンスを極端に低下させることなく、また回転画像生成のために新規のバッファやメモリを必要としない回転機能を有する画像処理装置を実現することができる。
【0006】
また、本発明の請求項2の発明は、複数のダイレクト・メモリ・アクセス・コントローラ(DMAC)が共通の前記記憶手段にアクセスする回路において、前記複数のダイレクト・メモリ・アクセス・コントローラの調整を行う際にアドレス制御方法も調整の要因にすることを特徴とする。
これにより、メモリアービタ回路の優先要因の1つに現在のアドレス制御を追加し、極力アドレス切り替えをなくして、パホーマンスの低下を抑制することが可能な画像処理装置を実現することができる。
【0007】
また、本発明の請求項3の発明は、画像データを記憶する記憶手段を有し、この記憶手段に設定された回転角度に応じて回転処理を施して画像データを格納するか、または、この記憶手段に記憶された画像データを設定された回転角度に応じた回転処理を施して読み出すことによって回転機能を実現する処理装置において、前記記憶手段内の画像データにアクセスする際に、データの並びをラインごとにアドレスの昇順、降順に切り替えて配置し、一度に読み出せるデータのバースト長を2としてアクセスすることを特徴とする。
これにより、直接バーストアクセスでき、システムパホーマンスを極端に低下させることなく、また回転画像生成のために新規のバッファやメモリを必要としない回転機能を有する画像処理装置を実現することができる。
【0008】
また、本発明の請求項4の発明は、回転角度のメモリ上の配列の行と列とを切り替える行列切り替え手段を有することを特徴とする。
これにより、メモリ配列上の角度を切り替え設定することにより、最大バースト長を長くし、メモリアクセスのオーバーヘッドを少なくしパホーマンスを良くすることが可能な回転機能を有する画像処理装置を実現することができる。
【0009】
【発明の実施の形態】
以下、本発明にかかる画像処理装置を添付図面を参照にして詳細に説明する。
【0010】
図1にページメモリ配列の概念図を示す。ライン数6、1ラインのデータ数16、バンク数4で説明するがライン数、データ数、バンク数を限定するものではない。図1中Row0、Row1はローアドレス、B0〜B3はバンクアドレス、C0〜C11はコラムアドレスをあらわす。
【0011】
本発明では、画像の回転角度に応じた回転処理を以下に述べるように行う。
画像回転角0度のときのデータをライン1の1番目から16番目にアクセスする場合、1番目−2番目のデータはアドレス(Row0、B0、C0)にアドレス昇順でC0−C1とアクセスする。3番目−4番目のデータはB0をB1に、5番目−6番目のデータはB0をB2に、7番目−8番目のデータはB0をB3にして同様にアクセスする。この場合、交互にバンクアクセスできるため、データバス上は1番目〜8番目のデータは連続している。すなわち8バースト動作している場合の実実行時間と同じである。次に9番目〜16番目のデータはローアドレスをRow0からRow1に変更し、バンクアドレス、コラムアドレスは1番目〜8番目と同様にアクセスする。
【0012】
次に、ライン2の1番目から16番目にアクセスする場合、最初にアドレスアクセスを昇順から降順にセットする。
1番目−2番目のデータはアドレス(Row0、B0、C3)にC3−C2とアクセスする。3番目〜16番目のデータはライン1のアクセスでコラムアドレスがC3−C2に変わるだけでその他は同じアクセスである。
ライン3、ライン5のアクセスは、ライン1のアクセスでコラムアドレスをライン3の時はC4、ライン5の時はC8とし、最初にアドレスアクセスを降順から昇順にセットする。そのあとのアクセスはライン1の場合とコラムアドレスが異なるだけでその他は同様で行う。
ライン4、ライン6のアクセスは、ライン2のアクセスでコラムアドレスが、ライン4の時はC7、ライン6の時はC11になるだけでその他は同様である。
すなわち偶数ライン、奇数ラインともそれぞれ基準のコラムアドレスからラインが進むごとにコラムアドレスで4ずつ増加してアクセスされる。
【0013】
一方、画像回転90度(時計回り)の時は、ライン6〜ライン1の1番目のデータが、最初のラインのデータになる。
まず、アドレス(Row0、B0、C11)にシングルアクセスする。次にアドレス(Row0、B0、C8)にアドレス降順でC8−C7とアクセスする。次にアドレス(Row0、B0、C4)にC4−C3とアクセスする。ここで、この2つのアクセスは共通のローアドレス、バンクに対するアクセスで、実実行時間は4バーストと同じになる。最後にアドレス(Row0、B0、C0)にシングルアクセスする。
【0014】
次のラインは、ライン6〜ライン1の2番目のデータになる。この時はまずアドレス(Row0、B0、C10)にC10−C9とアクセスし、次はアドレス(Row0、B0、C6)にC6−C5とアクセスし,最後にアドレス(Row0、B0、C2)にC2−C1とアクセスする。この時も共通ローアドレス、バンクへのアクセスで6個のデータがデータバス上に連続している。すなわち6バースト動作している場合の実実行時間と同じである。
ライン6〜ライン1の3番目、5番目、7番目のアクセスは、1番目のB0がそれぞれB1、B2、B3に変更した上で、1番目と同様のアクセスで、9番目、11番目、13番目、15番目は、それぞれ1番目、3番目、5番目、7番目のアクセスでRow0がRow1に変わる同様のアクセスになる。また4番目、6番目、8番目のアクセスは、2番目のアクセスでそれぞれB0がそれぞれB1、B2、B3に変わるだけで、2番目と同様のアクセスになる。10番目、12番目、14番目、16番目は、それぞれ2番目、4番目、6番目、8番目のアクセスでRow0がRow1に変わる同様のアクセスになる。
【0015】
画像回転180度(時計回り)の時は、ライン6の16番目〜1番目が、最初のラインのデータになる。まずアドレス(Row1、B3、C10)でアドレス昇順でC10−C11と16番目−15番目のデータをアクセスする。14番目−13番目のデータは、B3をB2に、12番目−11番目のデータはB1、10番目−9番目のデータはB0に同様にアクセスする。この場合、交互バンクアクセスのため、0度と同様に8バースト動作になる。次に8番目〜1番目のデータはローアドレスをRow1からRow0に変更し、バンクアドレス、コラムアドレスは1番目〜8番目と同様にアクセスする。
【0016】
次のラインのデータは、ライン5の16番目〜1番目のデータで、最初にアドレスアクセスを昇順から降順にセットする。16番目−15番目のデータはアドレス(Row1、B3、C9)にC9−C8とアクセスする。
14番目〜1番目のデータは最初のラインアクセスで、コラムアドレスがC10−C9からC9−C8に変わるだけでその他は同様である。それ以後のラインは奇数ライン、偶数ラインで同様の動作になるが、それぞれラインが進むごとにコラムアドレスが4ずつ減少していく。また偶数・奇数のラインの切り替わりでアドレスアクセスが降順・昇順に切り替わる。
【0017】
画像回転270度(時計回り)の時は、ライン1〜ライン6の16番目のデータが、最初のラインのデータになる。まずアドレス(Row1、B3、C1)にアドレス昇順でC1−C2とアクセスする。次にアドレス(Row1、B3、C5)にC5−C6、また、アドレス(Row1、B3、C9)にC9−C10とアクセスする。この時は90度と同様6バースト動作になる。
【0018】
次のラインのデータはライン1〜ライン6の15番目で、まずアドレス(Row1、B3、C0)にシングルアクセスする。
次にアドレス(Row1、B3、C3)にC3−C4、アドレス(Row1、B3、C7)にC7−C8とアクセスする。これで4バースト動作になる。最後にアドレス(Row1、B3、C11)にシングルアクセスする。
ライン1〜ライン6の14番目、12番目、10番目のアクセスは、16番目のB3がそれぞれB2、B1、B0で16番目と同様のアクセスで実現でき、8番目、6番目、4番目、2番目は、それぞれ16番目、14番目、12番目、10番目のアクセスでRow1がRow0に変わるだけの同様のアクセスになる。また13番目、11番目、9番目のアクセスは、15番目のアクセスでそれぞれB3がB2、B1、B0に変わるだけで、15番目と同様のアクセスになる。
さらに、7番目、5番目、3番目、1番目は、それぞれ15番目、13番目、11番目、9番目のアクセスでRow1がRow0に変わるだけの同様のアクセスになる。
【0019】
このように、画像データのメモリアクセス時の基本バースト長を2に限定し、偶数ラインと奇数ラインでメモリアクセス時のアドレス制御を昇順、降順に切り替えることにより、ページメモリへの回転アクセスを行う場合に、どの回転角(90度、180度、270度、0度)でも直接バーストアクセスでき、システムパホーマンスを極端に低下させることがない。また回転画像生成のために新規のバッファやメモリを必要としない。したがって、従来に比べ回路規模も縮小でき、コストの削減、消費電力削減を実現できる。
【0020】
図2に、本発明の画像処理装置のダイレクト・メモリ・アクセス・コントローラ(DMAC)とメモリアービタ回路を含むページメモリ周辺のブロック図を示す。ここで、符号1はDMAC1、符号2はDMAC2、符号3はメモリアービタ回路、符号4はメモリインタフェース(I/F)回路、符号5はページメモリである。
ダイレクト・メモリ・アクセス・コントローラをDMAC1(1)とDMAC2(2)の2つで説明するが、これは数を限定するものではなく、数は4でも20でもいくつでもかまわない。
【0021】
ページメモリは回転専用にもつことはほとんどなく、多くのインターフェースや画像処理回路と共有して使用される。そのためメモリアービタ機能をもつ回路によって時分割され順次アクセスされる。そのためアドレス制御の設定切り替えが繰り替えされれは、繰り替えされるほどパホーマンスの低下につながる。この点を解決する方法を示す。
【0022】
図中、画像データ1はDMAC1(1)とページメモリ5とでアクセスされる画像データで、DMAC1(1)には、動作する回転角度を設定する角度設定回路13と画像のライン制御をするライン制御回路12とアドレスを出力するアドレス制御回路11、データの入出力を行うデータ制御回路14が含まれている。DMAC1(1)は、以上に述べた回転処理での画像データのアクセス要求をメモリアービタ回路3に出力する。そのときアドレスアクセスの昇順か降順を示す信号u/d1もメモリアービタ回路3に出力する。
画像データ2はDMAC2(2)とページメモリ5とでアクセスされる画像データで、DMAC2(2)は、画像のライン制御をするライン制御回路22と、アドレス出力するアドレス制御回路21、データの入出力を行うデータ制御回路23が含まれている。
【0023】
ここで、DMAC2(2)は回転制御がなく0度固定である。DMAC2(2)は、以上に述べた回転処理での0度のアクセス要求をメモリアービタ回路3に出す。またアドレスアクセスの昇順か降順を示す信号u/d2もメモリアービタ回路3に出力する。メモリアービタ回路3は、優先度DMAC1>DMAC2で各DMACからの要求に応じメモリI/F回路4に要求する。DMAC1(1)、DMAC2(2)から同時に要求がきた場合は、まずDMAC1(1)を優先し、あるデータ数の処理を実行するとDMAC2(2)の要求を受け付ける。またあるデータ数の処理をするとDMAC1(1)のデータアクセスに切り替わる。この動作を繰り返す。
【0024】
この時、DMAC1(1)がラインを更新しu/d1信号が反転すると、メモリアービタ回路3は一時DMAC1(1)の優先度を下げDMAC2(2)を連続して動作させる。ここであるデータ数の処理をするか、u/d2信号が反転するとDMAC1(1)の要求を受け付ける。
このように、メモリアービタ回路の優先要因の1つに現在のアドレス制御を追加し、極力アドレス切り替えをなくすことで、アドレスアクセス方法設定動作回数を減らすことができ、パホーマンス低下を低減することができる。
【0025】
以上に述べた回転処理で、0度、180度での偶数ラインのアクセス時に、アドレスアクセス方法を切り替えずにデータの並びを変えるようにする。
1番目のデータD1と2番目のデータD2をD1−D2とバースト転送するのではなく、D2−D1にしてアドレスアクセスは昇順のままにする。こうすることによりラインごとのアドレスアクセス方法のためのセット動作がはぶけ、それによるパホーマンスの低下をなくすことができる。また90度、270度のアクセスは変えなくてよく同じ制御でよい。
このように、アドレス制御は昇順か降順のどちらかに固定し、偶数ラインの各2バーストのデータd1、d2の並びをd2、d1に入れかえる。これによりアドレス制御切り替え設定のためのオーバーヘッドがなくなり、より良いパホーマンスを実現することができる。
【0026】
以上の説明では、交互にバンクアクセスする方向の最大バースト数は2×バンク数で限定されていた。しかし、もう一方の方向は、ライン数が多くなれなるほどバーストサイズを大きくすることができる(もちろんページメモリの制約内において)。
ページメモリのアクセスにおいて2バーストの連続アクセスで実バースト長を長くすることが可能であるが、メモリ配列のX方向、Y方向のどちらかが、メモリのバンク数によって最大バースト長が2×バンク数で制限される。そのためメモリ配列の角度を固定すると、バンク数で制限される方向のメモリ配列角度のパホーマンスがいつもその他の角度より悪くなる。
【0027】
そこで、どちらの方向を0度にするかを変更できる機能を図2中の角度設定回路13に追加し、状況に応じて行と列とを切り替え、メモリ配列上の角度を切り替え設定する。これにより、最大バースト長を長くし、メモリアクセスのオーバーヘッドを少なくすることができ、パホーマンスを良くすることができる。
【0028】
【発明の効果】
以上説明したように本発明の請求項1の発明は、画像データのメモリアクセス時の基本バースト長を2に限定し、偶数ラインと奇数ラインでメモリアクセス時のアドレス制御を昇順、降順に切り替えることにより、ページメモリへの回転アクセスを行う場合にどの回転角(90度、180度、270度、0度)でも直接バーストアクセスでき、回転角によってシステムパホーマンスを極端に低下させることがない。また、回転画像生成のために新規のバッファやメモリを必要としないので、従来に比べ回路規模も縮小でき、コストの削減、消費電力削減をはかることができる。
【0029】
また、本発明の請求項2の発明は、メモリアービタ回路の優先要因の1つに現在のアドレス制御を追加するようにする。
このように、メモリアービタ回路の優先要因の1つに現在のアドレス制御を追加し、極力アドレス切り替えをなくすことで、アドレスアクセス方法設定動作回数を減らすことができ、パホーマンス低下を低減することができる。
【0030】
また、本発明の請求項3の発明は、アドレス制御を切り替えるのではなく、データ配列を入れ替えるようにする。すなわちアドレス制御は昇順か降順のどちらかに固定し、偶数ラインの各2バーストのデータd1、d2の並びをd2、d1に入れかえる。これによりアドレス制御切り替え設定のためのオーバーヘッドがなくなり、より良いパホーマンスを実現することができる。
【0031】
また、本発明の請求項4の発明は、ページメモリのアクセスにおいて2バーストの連続アクセスで実バースト長を長くすることが可能であるが、メモリ配列のX方向、Y方向のどちらかが、メモリのバンク数によって最大バースト長が2×バンク数で制限される。そのためメモリ配列の角度を固定すると、バンク数で制限される方向のメモリ配列角度のパホーマンスがいつもその他の角度よりわるくなる。
そこで、メモリ配列上の角度をX方向、Y方向に切り替え設定することにより、最大バースト長を長くし、メモリアクセスのオーバーヘッドを少なくしパホーマンスを良くすることができる。
【図面の簡単な説明】
【図1】本発明でのページメモリ配列の概念図。
【図2】本発明の画像処理装置のページメモリ周辺のブロック図。
【符号の説明】
1 DMAC1
2 DMAC2
3 メモリアービタ回路
4 メモリインタフェース(I/F)回路
5 ページメモリ
Claims (4)
- 画像データを記憶する記憶手段を有し、この記憶手段に設定された回転角度に応じて回転処理を施して画像データを格納するか、または、この記憶手段に記憶された画像データを設定された回転角度に応じた回転処理を施して読み出すことによって回転機能を実現する画像処理装置において、
前記記憶手段内の画像データにアクセスする際に、一度に読み出せるデータのバースト長を2としてアクセスし、ラインごとにアドレス制御を昇順、降順に切り替えてアクセスすることを特徴とする画像処理装置。 - 複数のダイレクト・メモリ・アクセス・コントローラ(DMAC)が共通の前記記憶手段にアクセスする回路において、前記複数のダイレクト・メモリ・アクセス・コントローラの調整を行う際にアドレス制御方法も調整の要因にすることを特徴とする請求項1に記載の画像処理装置。
- 画像データを記憶する記憶手段を有し、この記憶手段に設定された回転角度に応じて回転処理を施して画像データを格納するか、または、この記憶手段に記憶された画像データを設定された回転角度に応じた回転処理を施して読み出すことによって回転機能を実現する画像処理装置において、
前記記憶手段内の画像データにアクセスする際に、データの並びをラインごとにアドレスの昇順、降順に切り替えて配置し、一度に読み出せるデータのバースト長を2としてアクセスすることを特徴とする画像処理装置。 - 回転角度のメモリ上の配列の行と列とを切り替える行列切り替え手段を有することを特徴とする請求項1ないし請求項3のいずれかに記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002071543A JP3704101B2 (ja) | 2002-03-15 | 2002-03-15 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002071543A JP3704101B2 (ja) | 2002-03-15 | 2002-03-15 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003274141A JP2003274141A (ja) | 2003-09-26 |
JP3704101B2 true JP3704101B2 (ja) | 2005-10-05 |
Family
ID=29201789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002071543A Expired - Fee Related JP3704101B2 (ja) | 2002-03-15 | 2002-03-15 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704101B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4587756B2 (ja) * | 2004-09-21 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2002
- 2002-03-15 JP JP2002071543A patent/JP3704101B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003274141A (ja) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7707328B2 (en) | Memory access control circuit | |
US7805587B1 (en) | Memory addressing controlled by PTE fields | |
JP3950831B2 (ja) | メモリインタリーブ方式 | |
JPS6027964A (ja) | メモリアクセス制御回路 | |
JPH03248243A (ja) | 情報処理装置 | |
JPH0719426B2 (ja) | デイスク制御装置 | |
JP3203124B2 (ja) | 画像データ値記憶方式 | |
US7096312B2 (en) | Data transfer device and method for multidimensional memory | |
TW200947344A (en) | Image processing apparatus | |
JP4531223B2 (ja) | 集合的メモリを共有する複数のプロセッサを備えたデータ処理装置 | |
JP2003186740A (ja) | メモリ制御装置、及びメモリ制御方法 | |
JP3704101B2 (ja) | 画像処理装置 | |
JP2007018222A (ja) | メモリアクセス制御回路 | |
JP4240610B2 (ja) | 計算機システム | |
US8581918B2 (en) | Method and system for efficiently organizing data in memory | |
JP2001117909A (ja) | マトリクス形式データの転置回路 | |
JP4288421B2 (ja) | Cpuとの対応を制御する主記憶システム及び主記憶装置 | |
JP5298625B2 (ja) | メモリ方法およびメモリ装置 | |
JPH0736772A (ja) | 高速ビットマップ・アクセス制御装置及び制御方法 | |
JPH03116254A (ja) | 画像用記憶装置 | |
JP2002024157A (ja) | Dma処理方法およびdma処理装置 | |
JP3429880B2 (ja) | メモリ装置およびメモリアクセス方法 | |
JP2590695B2 (ja) | 時分割スイッチ回路 | |
JPS62138940A (ja) | レジスタアクセス制御方式 | |
JPH0546467A (ja) | Dram制御装置及びこれを用いたメモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |