JP4447756B2 - ラジカルセル装置およびii−vi族化合物半導体装置の製法 - Google Patents
ラジカルセル装置およびii−vi族化合物半導体装置の製法 Download PDFInfo
- Publication number
- JP4447756B2 JP4447756B2 JP2000256728A JP2000256728A JP4447756B2 JP 4447756 B2 JP4447756 B2 JP 4447756B2 JP 2000256728 A JP2000256728 A JP 2000256728A JP 2000256728 A JP2000256728 A JP 2000256728A JP 4447756 B2 JP4447756 B2 JP 4447756B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- compound semiconductor
- radical cell
- insulator
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
- C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
- H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
Description
【発明の属する技術分野】
本発明は、MBE(Molecular Beam Epitaxy)装置やスパッタ装置などで、ガス状物質をプラズマ化して物質の反応性を高めるのに用いられるラジカルセル装置およびそれを用いたII-VI族化合物半導体装置の製法に関する。さらに詳しくは、たとえばZnO系酸化物化合物や、チッ素をドーパントとしてp形とするZnSeなどの半導体層を成長する際に、ラジカルセル装置から不純物が半導体層に混入しないようなラジカルセル装置およびそれを用いたII-VI族化合物半導体装置の製法に関する。
【0002】
【従来の技術】
フルカラーディスプレーや、信号灯などの光源に用いられる青色系(紫外から黄色の波長領域を意味する、以下同じ)の発光ダイオード(以下、LEDという)や、室温で連続発振する次世代の高精細DVD光源用の青色レーザ(以下、LDという)は、最近サファイア基板上にGaN系化合物半導体を積層することにより得られるようになり脚光を浴びている。
【0003】
一方、ZnO系酸化物半導体を用いた青色系のLEDおよびLDの開発についても最近研究が進められている。この場合、ZnO系酸化物半導体層の成長方法としては、MOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法、MBE(Molecular Beam Epitaxy;分子線エピタキシー)法、LA(Laser Ablation;レーザアブレーション)法などが考えられるが、発光素子用の均一組成で、組成の異なる層を積層するには、MBE法が現在のところ一番適している。
【0004】
MBE法は、図6(a)にMBE装置の概略図が示されるように、たとえばZnのソース源21と酸素のラジカル源23とをサファイアなどからなる基板8に向けて照射してZnOをエピタキシャル成長する。この際、n形にする場合Alのソース源22からAlを照射しながら、また、p形にする場合はチッ素のラジカル源24からチッ素を照射してエピタキシャル成長する。
【0005】
図6(a)に示される装置で、メインチャンバー1は、通常のMBE装置のチャンバーで、超高真空を維持できる円筒状の容器で、図示しない排気装置に接続されている。そして、その内部に半導体層を成長させる基板8を保持する基板ホルダー4が設けられ、ヒータ5により基板8を加熱できるようになっている。そして、基板ホルダー4に保持される基板8と対向するように成長する化合物半導体を構成する元素の材料(ソース源)や、酸素などの気体の供給源とするラジカルセルからなるセル群21〜24がそれぞれ設けられている。ソース源21、22は、ルツボの周囲に図示しないヒータが設けられることにより材料源を蒸発できるようにすると共に、その正面に図示しないシャッターが設けられ、その開閉により所望の材料が基板8側に供給されるようになっている。また、ラジカルセル23、24は、たとえばマイクロ波によりプラズマを発生させるECR(Electron Cyclotron Resonance)が構成され、プラズマ励起された酸素やチッ素が照射されるようになっている。
【0006】
このラジカルセル23は、図6(b)にプラズマ放射口23a近傍の概略図が示されるように、プラズマ23bの放射口23a近傍にイオントラッパの高電界印加用電極23c、23dが設けられ、プラズマ中の荷電粒子が直接基板に衝突して成長する半導体層に悪影響を及ぼさないようにされている。すなわち、たとえば酸素をプラズマにより酸素原子の形に分解すると、プラズマ励起のエネルギーが高いため、O2イオン、Oイオンなどのイオンや、大量の電子線などの荷電粒子が発生する。これらの荷電粒子が基板に照射されると、基板の表面が帯電して結晶の成長を妨げたり、成膜したZnOをエッチングするという悪影響を及ぼし、結晶欠陥の生成の原因となり、結晶性の良好な半導体層を得ることができないからである。
【0007】
従来のラジカルセル装置は、発生したプラズマから荷電粒子を除去するため、プラズマの放射口近傍に荷電粒子除去のため、高電界印加用の電極が設けられる場合が多い。この高電界は、100〜600V程度であるため、アース側はセルの接地される金属板と直接電気的に接続されるように設けられ、高電圧側は、図示しないアルミナからなる絶縁碍子を介して設けられている。
【0008】
【発明が解決しようとする課題】
MBE装置で、たとえばZnO酸化物半導体層を成長すると、アンドープで成長しても、n形層になりやすく、キャリア濃度の小さい層が得られないと共に、p形層にしようとしても、充分なp形にできず、そのキャリア濃度を正確に制御することができないという問題がある。本発明者らは、アンドープのZnO層のキャリア濃度を充分に制御するため鋭意検討を重ねた結果、アンドープでZnO層を成長したにも拘わらず、ZnO層中にAlが混入し、n形の一因になっていることを見出した。すなわち、このZnO層中のAlのデプスプロファイルをSIMS分析で調べた結果が、図5に示されるように、ZnOの成長厚さ全体に亘ってAlの存在が確認された。そして、さらに鋭意検討を重ねた結果、ZnO層内に含まれるAlは、ラジカルセルのイオントラッパを構成する絶縁碍子から遊離してドーピングされることに起因していることを見出した。
【0009】
本発明はこのような状況に鑑みてなされたもので、薄膜を成長する場合にも、Alを飛散して混入させないようにするラジカルセル装置を提供することを目的とする。
【0010】
本発明の他の目的は、ドーピングしないAlが含まれないで、純度の高いZnO系化合物薄膜を形成し、発光特性の優れたZnO系化合物半導体発光素子のようなII-VI族化合物半導体装置の製法を提供することにある。
【0011】
【課題を解決するための手段】
前述のように、本発明者らは、MBE装置でZnO系化合物半導体(Znを含む酸化物を意味し、具体例としてはZnOの他IIA族とZn、IIB族とZn、またはIIA族およびIIB族とZnのそれぞれの酸化物などを含むものを意味する、以下同じ)を成長すると、ドーパントとしてのAlをドーピングしない場合でもZnO系化合物半導体層中に相当高い濃度でAlがドーピングされ、その原因がイオントラッパ(荷電粒子除去手段、以下同じ)の電極を保持する絶縁碍子にあることを見出した。すなわち、イオントラッパの電極は、前述のようにプラズマ室の金属壁にアルミナからなる絶縁碍子を介して取り付けられており、荷電粒子は高電界の電極に引っ張られて電極側に曲げられるが、曲げられる荷電粒子は、その電極に流れ込むと共に、一部はその電極を取りつける絶縁碍子にも衝突し、その衝突により絶縁碍子のAlが弾き出されてプラズマと共に基板表面に達して薄膜内にドーピングされるのが原因であることを見出した。
【0012】
本発明によるII-VI族化合物半導体層成長用のラジカルセル装置は、筒状体の両端部に閉塞蓋が設けられ、内部でガス状物質をプラズマ化するプラズマ室と、前記閉塞蓋の一方に挿入され、ガス状物質を導入するガス導入管と、前記閉塞蓋の他方に設けられるプラズマ放射口と、該放射口から出射するプラズマの通路近傍に設けられるイオントラッパの高電界印加用電極とからなり、前記高電界印加用電極がMgOまたは石英からなる絶縁碍子を介して接地される金属板に固定されると共に、前記プラズマ室の周囲に金属製の保護カバーが設けられ、該保護カバーの前記プラズマの通路部分に開閉用のシャッターが設けられ、該シャッターが前記高電界印加用電極と共用され、該シャッターが前記絶縁碍子を介して前記保護カバーに固定されている。
【0013】
この構造になっていることにより、プラズマ放射口から出射するプラズマに高電界が印加され、荷電粒子が高電界を印加する電極に引きつけられて電極およびその近傍の絶縁碍子に衝突しても、電極および絶縁碍子ともAlを含んでいないため、Alが遊離して、薄膜中にドーピングされることは大幅に減少する。なお、MgOのMgが遊離して紛れ込んでも、MgはII族元素で、II-VI族化合物には何ら悪影響を及ぼさない。また、石英のSiはIV族元素であるが、石英を絶縁碍子としてラジカルセルを構成し、イオントラッパを作動させても、Siは殆どドーピングせず、キャリア濃度などに何ら影響を与えないことが確認された。
【0014】
具体的には、前記プラズマ放射口が設けられる前記他方の閉塞蓋に前記接地される金属板が取り付けられ、前記高電界印加用電極が、該金属板に電気的に接続して設けられる接地電極と前記プラズマの通路を挟んで対向するように前記絶縁碍子を介して該金属板に固定される。
【0015】
本発明によるII-VI族化合物半導体装置の製法は、基板上にII-VI族化合物半導体層をMBE法により成長するII-VI族化合物半導体装置の製法であって、前記化合物半導体層の構成元素またはドーパント元素をプラズマ状態で導入する際に、該プラズマを発生するラジカルセル装置として、請求項1または2記載のラジカルセル装置を用い、前記II-VI族化合物半導体層を成長することを特徴とする。
【0016】
【発明の実施の形態】
つぎに、図面を参照しながら本発明のラジカルセル装置およびII-VI族化合物半導体装置の製法について説明をする。本発明によるラジカルセル装置は、図1にその一実施形態の一部断面の概略説明図が示されるように、筒状体61aの両端部に閉塞蓋61b、61cが設けられ、内部でガス状物質をプラズマ化するプラズマ室61の、一方の閉塞蓋61bにガス状物質を導入するガス導入管62が挿入され、他方の閉塞蓋61cにプラズマ放射口61dが設けられている。そして、他方の閉塞蓋61cに、プラズマ63の通路を開口した金属板61eが取り付けられ、その金属板61eに、イオントラッパの高電界印加用電極64がプラズマ63の通路を挟んで接地電極65と対向するように設けられている。この高電界印加用電極64はMgOまたは石英からなる絶縁碍子66を介して接地される金属板61eに固定されている。
【0017】
プラズマ室61は、プラズマを発生する室で、たとえば石英またはBNなどからなる円筒または角筒などの筒状体61aの両端部がガス状物質導入口やプラズマ放射口61dが形成された石英板などからなる閉塞蓋61b、61cにより閉塞されている。一方の閉塞蓋61bには、チッ素や酸素などのガス状物質を導入するガス導入管62が設けられており、他方の閉塞板61cにはプラズマ放射口61dから放射されるプラズマ通路を開口した金属板61eが設けられている。プラズマ放射口61dは、たとえば0.5〜3mmφ程度の直径に形成されている。このプラズマ室61には、図示しないマイクロ波の導入手段および内部にマグネットなどが配置され、電子サイクロトロン共鳴により、プラズマ化するECR(Electron Cyclotron Resonance)セル、またはRFをかけてプラズマ化するRFセルを構成するように形成されている。
【0018】
プラズマ放射口61dから出射するプラズマ63の通路近傍には、イオントラッパの高電界印加用電極64がプラズマ63の通路を挟んで接地電極65と対向するように設けられている。図1に示される例は、接地電極65は接地される金属板63eと電気的に接続されるように取り付けられることにより接地電位とされ、高電界印加用電極64は、その金属板61eに絶縁碍子66を介して100〜600V程度の高電界を印加できるようになっている。図1に示される例では、この絶縁碍子66が純度の高い石英(SiO2)からなっていることに特徴がある。すなわち、この絶縁碍子66が、荷電粒子により叩かれても、II-VI族化合物層を成長するのに、不純物が混入してキャリア濃度や導電形などに悪影響を及ぼさない材料からなっている。この観点からは、石英でなくてもMgOでもよい。MgOは絶縁性もよく、同じII-VI族化合物であり、たとえいずれかが混入しても特性的に何ら変動をきたさないからである。
【0019】
図1に示される例では、プラズマ室61の周囲に金属製の保護カバー67が設けられ、プラズマ室61のプラズマ放射口61d(プラズマ流63)に対応する部分にシャッター68が絶縁碍子69を介して設けられている。このシャッター68は絶縁碍子の固定部を軸として回転できるようになっており、プラズマ放射を遮断したり開放したりすることができるようになっている。そして、この例では、このシャッター68にも高電界を印加できるようにし、さらなるイオントラッパの機能をさせ得るように、絶縁碍子69を介して取り付けられている。そのため、この絶縁碍子69も、前述と同様に、石英またはMgOにより形成されている。
【0020】
前述のように、本発明者らはZnO系化合物半導体を成長する場合に、アンドープでZnO層を成長しても、n形層になる原因を調べた。その結果のSIMS(2次イオン質量分析計)分析によるAlのデプスプロファイルが図3〜5に示されている。すなわち、従来のアルミナ碍子を有するラジカルセル装置を用い、イオントラッパを動作させてアンドープでZnO層をエピタキシャル成長すると、図5に示されるように、Al濃度が1019atoms/cm3に達し、イオントラッパを動作させないと、図4に示されるように、Alの濃度が、1018atoms/cm3程度と大幅に減少するが、それでもAl濃度が含まれている。なお、図4および5において、Al濃度は、SIMSによる2次イオン強度を換算した値で、最後でAlの不純物濃度が大きく変動しているのは、成長したZnO層がなくなり、サファイア基板表面の材質の変動に起因するもの(マトリックス効果)である。
【0021】
一方、本発明による石英を絶縁碍子66として用いたラジカルセルにより酸素プラズマを発生させ、イオントラッパも動作させて成長したZnO層のAl濃度は、図3(a)に示されるように、ZnO層の表面ではAlの不純物濃度が若干大きいが、内部では1016cm-3台と小さく、殆ど影響を受けない程度となる。この内部でもなお低濃度ながらAlが観測されるのは、MBE装置の基板ホルダー側などにアルミナ絶縁碍子が使われていることなどによるものと考えられる。なお、図3(a)では、Alについては2次イオン強度で測定したものを濃度に換算したもので、相対的2次イオン強度で測定したZnとSiの強度が同時に示され、ZnO層のある部分(厚さ)を示している。
【0022】
また、このときの不純物元素を相対的な2次イオン強度で調べると、図3(b)のようになり、Siも殆ど問題になるような量は含まれていない。すなわち、絶縁碍子に石英を用いてプラズマを発生させ、ZnOをエピタキシャル成長すると、イオン衝撃によりたとえ石英のSiが叩き出されても、ZnO層中には殆ど入らないことを示している。なお、図3(b)では、O、Zn+OおよびCの相対的2次イオン強度が示されている。この図3から明らかなように、本発明のラジカルセル装置を用いてII-VI族化合物半導体層を成長すれば、ラジカルセル装置に起因する不純物の混入を防止することができ、キャリア濃度の制御など、成長層の特性を精度よく制御することができる。
【0023】
つぎに、このラジカルセル装置を用いて、II-VI族化合物半導体装置の一例であるZnO系化合物半導体発光素子を製造する方法について説明をする。図2に、ZnO系化合物半導体を用いた青色系(紫外から黄色の波長領域)のLEDチップの例が示されている。
【0024】
このLEDを製造するには、たとえばMBE装置内にサファイア基板11をセッティングし、放射温度計により基板表面の温度を測定して、350℃程度にし、Znおよび酸素を照射し、表面が平坦なZnOからなるバッファ層12を0.1μm程度成膜する。ついで、基板温度を600℃程度に昇温して、酸素ラジカルおよびZnのソース源(セル)のシャッターをあけ、酸素ラジカルとZnを照射すると共に、n形ドーパントのAlのシャッターもあけてn形のZnOからなるn形コンタクト層13を1.5μm程度成長させる。この酸素ラジカル源のラジカルセルは、前述のようにイオントラッパを保持する絶縁碍子にアルミナを使用しないで、石英からなる絶縁碍子が使用されたものを用いる。
【0025】
ついで、Mgのシャッターもあけて、MgyZn1-yO(0≦y<1、たとえばy=0.15)からなるn形のクラッド層14を2μm程度、Mgを止めて、CdのシャッターをあけアンドープでCdxZn1-xO(0≦x<1、たとえばx=0.08)からなる活性層15を0.1μm程度、Cdを止めてMgのシャッターを再びあけ、さらにp形ドーパントとしてプラズマ励起チッ素、緩衝剤としてAlまたはGaのシャッターをそれぞれあけ、p形MgyZn1-yO(0≦y<1、たとえばy=0.15)からなるp形のクラッド層16を2μm程度、さらにMgを止めて成長を続け、p形ZnOからなるp形コンタクト層17を1μm程度順次成長する。このプラズマ励起チッ素を発生させるラジカルセル装置も、前述と同様の石英を絶縁碍子としたものを用いる。このn形クラッド層14、活性層15およびp形クラッド層16により発光層形成部10を構成している。
【0026】
その後、MBE装置よりエピタキシャル成長がされたウェハを取り出し、スパッタ装置に入れて透明性導電膜であるITO膜18を0.15μm程度の厚さに設ける。その後、積層した半導体層の一部をRIE法などのドライエッチングによりn形コンタクト層13を露出させ、基板11の裏面のTi膜11aおよびサファイア基板11を研磨し、基板11の厚さを100μm程度とし、ITO膜18上にNi/Alなどからなるp側電極20を、エッチングにより露出したn形コンタクト層13の表面にTi/Auなどからなるn側電極19を、それぞれたとえばリフトオフ法による真空蒸着などにより形成する。その後ウェハからチップ化することにより、図2に示されるLEDチップが得られる。
【0027】
なお、この例では、発光層形成部10がダブルヘテロ接合のLEDチップであったが、ヘテロ接合またはホモ接合のpn接合構造などの他の接合構造でもよい。また、LEDでなくてもLDであっても同様である。この場合、たとえば活性層15はノンドープのCd0.03Zn0.97O/Cd0.2Zn0.8Oからなるバリア層とウェル層とをそれぞれ5nmおよび4nmづつ交互に2〜5層づつ積層した多重量子井戸構造により形成することが好ましい。また、活性層15が薄く充分に光を活性層15内に閉じ込められない場合には、たとえばZnOからなる光ガイド層が活性層の両側に設けられる。また、ITO膜18からなる透明電極は不要で、直接p側電極20をストライプ状にパターニングして形成したり、半導体層の上部をメサ型形状にエッチングしたり、電流狭窄層を埋め込むことにより、電流注入領域を画定する構造に形成される。
【0028】
本発明の製法により得られる半導体発光素子によれば、半導体層のキャリア濃度を所望のキャリア濃度に制御することができ、優れた発光特性で、発光効率の高いLEDが得られる。また、LDにしても、閾値を下げることができ、発光特性の向上した半導体発光素子を得ることができる。
【0029】
前述の例は、ZnO系化合物半導体発光素子の例であったが、ZnSe系の化合物半導体発光素子など、II-VI族化合物半導体装置を製造する場合に、同様にキャリア濃度を所望のキャリア濃度にすることができ、性能の優れた半導体装置が得られる。さらに、前述の各例では、MBE法による成膜の例であったが、スパッタ装置などでラジカルセル装置を使用する場合にも、同様にラジカルセル装置に起因する不純物の混入を防止することができる。
【0030】
【発明の効果】
本発明によれば、プラズマを発生するラジカルセル装置に取り付けられるイオントラッパを動作させても、有害な不純物が遊離して成膜する層内に不純物が混入することがなくなる。その結果、このラジカルセル装置を用いてMBE法などによりII-VI族化合物半導体層などを成膜すると、所望のキャリア濃度の半導体層が得られ、非常に性能の優れた半導体発光素子などのII-VI族化合物半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明によるラジカルセル装置の一実施形態の一部断面の概略説明図である。
【図2】本発明の製法により製造されるLEDチップの一例の説明図である。
【図3】本発明によるラジカルセルを用いてZnOを成長したときの、AlのデプスプロファイルおよびZnの相対的な2次イオン強度を示す図である。
【図4】従来のラジカルセル装置を用いてイオントラッパを動作させないときのAlの濃度を示す図である。
【図5】従来のラジカルセル装置を用いてイオントラッパを動作させたときのAlの濃度を示す図である。
【図6】MBE装置の概略説明図およびイオントラッパの構成説明図である。
【符号の説明】
61 プラズマ室
61c 閉塞蓋
61d プラズマ放射口
61e 金属板
62 ガス導入管
63 プラズマ
64 高電界印加用電極
66 絶縁碍子
68 シャッター
69 絶縁碍子
Claims (3)
- 筒状体の両端部に閉塞蓋が設けられ、内部でガス状物質をプラズマ化するプラズマ室と、前記閉塞蓋の一方に挿入され、ガス状物質を導入するガス導入管と、前記閉塞蓋の他方に設けられるプラズマ放射口と、該放射口から出射するプラズマの通路近傍に設けられるイオントラッパの高電界印加用電極とからなり、前記高電界印加用電極がMgOまたは石英からなる絶縁碍子を介して接地される金属板に固定されると共に、前記プラズマ室の周囲に金属製の保護カバーが設けられ、該保護カバーの前記プラズマの通路部分に開閉用のシャッターが設けられ、該シャッターが前記高電界印加用電極と共用され、該シャッターが前記絶縁碍子を介して前記保護カバーに固定されてなるII-VI族化合物半導体層成長用のラジカルセル装置。
- 前記プラズマ放射口が設けられる前記他方の閉塞蓋に前記接地される金属板が取り付けられ、前記高電界印加用電極が、該金属板に電気的に接続して設けられる接地電極と前記プラズマの通路を挟んで対向するように前記絶縁碍子を介して該金属板に固定されてなる請求項1記載のラジカルセル装置。
- 基板上にII-VI族化合物半導体層をMBE法により成長するII-VI族化合物半導体装置の製法であって、前記化合物半導体層の構成元素またはドーパント元素をプラズマ状態で導入する際に、該プラズマを発生するラジカルセル装置として、請求項1または2記載のラジカルセル装置を用い、前記II-VI族化合物半導体層を成長することを特徴とするII-VI族化合物半導体装置の製法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000256728A JP4447756B2 (ja) | 2000-08-28 | 2000-08-28 | ラジカルセル装置およびii−vi族化合物半導体装置の製法 |
US09/939,719 US6472241B2 (en) | 2000-08-28 | 2001-08-28 | Radical cell device and method for manufacturing groups II-VI compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000256728A JP4447756B2 (ja) | 2000-08-28 | 2000-08-28 | ラジカルセル装置およびii−vi族化合物半導体装置の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002075866A JP2002075866A (ja) | 2002-03-15 |
JP4447756B2 true JP4447756B2 (ja) | 2010-04-07 |
Family
ID=18745292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000256728A Expired - Lifetime JP4447756B2 (ja) | 2000-08-28 | 2000-08-28 | ラジカルセル装置およびii−vi族化合物半導体装置の製法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6472241B2 (ja) |
JP (1) | JP4447756B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6887736B2 (en) * | 2002-06-24 | 2005-05-03 | Cermet, Inc. | Method of forming a p-type group II-VI semiconductor crystal layer on a substrate |
US20070111372A1 (en) * | 2004-07-20 | 2007-05-17 | Cermet, Inc. | Methods of forming a p-type group ii-vi semiconductor crystal layer on a substrate |
KR20080037716A (ko) * | 2005-08-18 | 2008-04-30 | 고꾸리쯔다이가꾸호오징 야마나시다이가꾸 | 산화아연 박막의 제조 방법 및 제조 장치 |
US7723154B1 (en) | 2005-10-19 | 2010-05-25 | North Carolina State University | Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities |
JP4876242B2 (ja) * | 2005-12-16 | 2012-02-15 | 国立大学法人静岡大学 | 結晶成長方法及び結晶成長装置 |
JP2009043920A (ja) * | 2007-08-08 | 2009-02-26 | Rohm Co Ltd | p型MgZnO系薄膜及び半導体発光素子 |
US20120181531A1 (en) * | 2007-08-08 | 2012-07-19 | Rohm Co., Ltd | Semiconductor element and manufacturing method of the same |
JP2010074069A (ja) * | 2008-09-22 | 2010-04-02 | Rohm Co Ltd | 半導体発光素子 |
US7829376B1 (en) | 2010-04-07 | 2010-11-09 | Lumenz, Inc. | Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities |
JP5422485B2 (ja) * | 2010-05-27 | 2014-02-19 | 株式会社堀場エステック | ガス分析計 |
US9064790B2 (en) * | 2012-07-27 | 2015-06-23 | Stanley Electric Co., Ltd. | Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure |
CN111890218B (zh) * | 2020-07-04 | 2021-09-03 | 林燕 | 一种旋转升降的化学机械研磨防溅罩 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3257328B2 (ja) * | 1995-03-16 | 2002-02-18 | 株式会社日立製作所 | プラズマ処理装置及びプラズマ処理方法 |
-
2000
- 2000-08-28 JP JP2000256728A patent/JP4447756B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-28 US US09/939,719 patent/US6472241B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020025621A1 (en) | 2002-02-28 |
JP2002075866A (ja) | 2002-03-15 |
US6472241B2 (en) | 2002-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922268B2 (ja) | 半導体レーザ | |
JP4447756B2 (ja) | ラジカルセル装置およびii−vi族化合物半導体装置の製法 | |
EP1178543A1 (en) | Semiconductor light emitting device | |
US5657335A (en) | P-type gallium nitride | |
JP2009043920A (ja) | p型MgZnO系薄膜及び半導体発光素子 | |
US8154018B2 (en) | Semiconductor device, its manufacture method and template substrate | |
JP5187634B2 (ja) | ZnO単結晶層及び半導体発光素子とその製造方法 | |
JP4404995B2 (ja) | A面サファイア基板を用いたZnO系化合物半導体発光素子およびその製法 | |
US6235548B1 (en) | Method of fabricating nitride semiconductor laser | |
US20130075697A1 (en) | Ultraviolet irradiation apparatus | |
JP2008066550A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
JPH0997803A (ja) | カドミウムを含むii−vi族化合物半導体層およびその成長方法 | |
JP5346200B2 (ja) | ZnO系半導体層とその製造方法、ZnO系半導体発光素子、及びZnO系半導体素子 | |
US7943927B2 (en) | ZnO based semiconductor light emitting device and its manufacture method | |
JP2021150646A (ja) | 発光装置およびその作成方法 | |
US6036772A (en) | Method for making semiconductor device | |
US6124147A (en) | Method for fabricating optoelectronic device in low-temperature deposition and thermal treatment | |
WO1995034093A1 (fr) | Procede de formation d'un film semi-conducteur fait d'un compose des groupes ii et vi dope a l'azote | |
JP2004165267A (ja) | 半導体発光素子および発光表示装置、ならびにそれらの製造方法 | |
JPH08264903A (ja) | 半導体積層構造の製造方法および半導体発光素子の製造方法 | |
Maruyama et al. | Visible Electroluminescence from Nanocrystalline Silicon Embedded in Single-Crystalline CaF 2/Si (111) with Rapid Thermal Anneal | |
JP2002076026A (ja) | ZnO系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法 | |
JPH0855800A (ja) | プラズマ発生装置 | |
Allegrini et al. | Photoluminescence from ion-beam cosputtered SiSiO2 thin films | |
JP2004047607A (ja) | 酸化物半導体超格子およびこれを用いたデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090619 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090619 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4447756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |