JP4434426B2 - 微細化工程により形成するコンタクトストラクチャの製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、コンタクトパッドや電気回路のリードや部品などのようなコンタクトターゲットに電気的接触を確立するためのコンタクトストラクチャの製造方法に関し、特に、周波数帯域、ピンピッチ（間隔）、コンタクト性能、および信頼性を向上した、半導体ウェハ、半導体チップ、パッケージ半導体部品、プリント回路基板等をテストするプローブカードに使用されるコンタクトストラクチャの製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩやＶＬＳＩ回路のような高速かつ高密度な電気部品をテストするにあたっては、プローブコンタクタやテストコンタクタのような、高性能コンタクトストラクチャ（接触構造）を使用しなければならない。本発明のコンタクトストラクチャは、半導体ウェハや半導体ダイのテストやバーンインといった応用に限定されるものではなく、パッケージ半導体部品、プリント回路基板のテストやバーンインへの応用も含む。さらに本発明のコンタクトストラクチャは、ＩＣリード、ＩＣパッケージング、その他の電気接続を含む広範囲の応用にも使用することができる。しかし、説明の便宜のため以下においては、本発明の説明は主に半導体ウェハテストに関して行う。
【０００３】
被試験半導体部品が半導体ウェハである場合、ＩＣテスタのような半導体テストシステムは、一般に自動ウェハプローバのような基板用ハンドラと接続して用いられる。そのような構成例を、第１図に示す。この図において、半導体テストシステムは通常、別のハウジングであるテストヘッド１００を有しており、そのテストヘッド１００はケーブル束でテストシステム本体に接続されている。テストヘッド１００と基板用ハンドラ４００は、例えばマニピュレータ５００と駆動モータ５１０により機械的に位置合わせされ、互いに機械的および電気的に接続される。試験される半導体ウェハは、基板用ハンドラ４００によって、テストヘッド上のテスト位置に自動的に供給される。
【０００４】
テストヘッド上で、被試験半導体ウェハは、半導体テストシステムが発生するテスト信号を受ける。被試験半導体ウェハから、そのテスト信号の応答結果として発生される出力信号は、半導体テストシステムに送信され、そこで期待値と比較され、被試験半導体ウェハ上のＩＣ回路（チップ）が、正常に機能しているかどうかが検証される。
【０００５】
第１図および第２図に示すように、テストヘッド１００と基板用ハンドラ４００は、インターフェイス部１４０を介して接続されている。インターフェイス部１４０は、テストヘッドの電気的回路配置に固有の回路接続を有するプリント配線基板であるパフォーマンスボード１２０と、同軸ケーブルと、ポゴピンと、コネクタ等で構成されている。テストヘッド１００内には、半導体テストシステムのテストチャンネル（テスタピン）数に対応する多数のプリント回路基板１５０が設けられている。これらのプリント回路基板１５０は、パフォーマンスボード１２０の対応するコンタクトターミナル１２１を受け入れるために、それぞれコネクタ１６０を有している。
【０００６】
基板用ハンドラ４００に対する接続位置を正確に決定するために、第２図の例では、フロッグリング１３０が、パフォーマンスボード１２０上に備え付けられている。フロッグリング１３０は、ＺＩＦコネクターやポゴピンのような接続ピン１４１を多数有しており、それら接続ピン１４１は、同軸ケーブル１２４を介して、パフォーマンスボード１２０上の接続端子１２１に接続されている。
【０００７】
第２図ではさらに、半導体ウェハのテストにおける構成として、基板用ハンドラ（ウェハプローバ）４００や、テストヘッド１００、およびインターフェイス部１４０の構造をより詳細に示している。第２図に示すように、テストヘッド１００は、基板用ハンドラ４００上に設置され、インターフェイス部１４０を介して、基板用ハンドラ４００に、機械的かつ電気的に接続される。基板用ハンドラ４００は、被試験半導体ウェハ３００を、チャック１８０上に搭載する。プローブカード１７０は、被試験半導体ウェハ３００の上部に設けられている。プローブカード１７０は、テスト時に回路端子、すなわち被試験半導体ウェハ３００上のＩＣ回路の各コンタクトターゲットと接触するための、例えばカンチレバーやニードル（針）のような、多数のプローブコンタクタ（コンタクトストラクチャ）１９０を有している。
【０００８】
プローブカード１７０の電気端子または接触用リセプタクルは、フロッグリンク１３０に設置した接続ピン１４１に、電気的に接続される。これら接続ピン１４１はさらに、パフォーマンスボード１２０のコンタクト端子１２１に接続され、そのコンタクト端子１２１は、それぞれテストヘッド１００のプリント回路基板１５０に、同軸ケーブル１２４を介して接続される。さらにプリント回路基板１５０は、例えば数百の内部ケーブルを有するケーブル束１１０を介して、半導体テストシステム本体に接続されている。
【０００９】
このような構成において、プローブコンタクタ１９０は、被試験半導体ウェハにテスト信号を送り、その応答結果としての出力信号を受けるために、チャック１８０上にある半導体ウェハ３００の表面と接触する。被試験半導体ウェハ３００が正常に機能しているかどうかを検証するために、半導体ウェハ３００からの出力信号は、半導体テストシステムが発生する期待値と比較される。
【００１０】
第３図は、第２図のプローブカード１７０の底面図である。この例では、プローブカード１７０には、ニードルまたはカンチレバーと呼ばれるプローブコンタクタ１９０を上部に複数個設置した、エポキシリングが設けられている。第２図において、半導体ウェハ３００を搭載したチャック１８０が上方に移動すると、カンチレバー（プローブコンタクタ）１９０の先端は、半導体ウェハ３００の接続パッドや接続バンプ（突起）に接触する。カンチレバー１９０の他端は、電線１９４に接続され、更にその電線１９４は、プローブカード１７０に形成された伝送ラインに接続されている。プローブカード１７０の伝送ラインは、第２図のポゴピン１４１に接触するための、電極１９７に接続されている。
【００１１】
一般に、プローブカード１７０は、アース層、電源層、および複数の信号送信ライン層により構成されたポリイミド多層基板で形成されている。周知のように、ポリイミドの例えば誘電率、プローブカード１７０内の信号のインダクタンスとキャパシタンスのような様々なパラメータの平衡を保つようにすることで、例えば５０オームのような、特性インピーダンスが得られるように、各伝送ラインは設計されている。従って、これら信号伝送ラインはインピーダンス整合しており、被試験ウェハ３００に対する高周波数帯域での動作が実現できる。このため信号伝達ラインは、パルス信号の定常状態では小さな電流を供給し、被試験部品の出力切り替え時には、高電流ピークを供給することができる。またプローブカード１７０には、ノイズ除去のために、電源層とグラウンド層間に、キャパシタ１９３とキャパシタ１９５が設けられている。
【００１２】
従来技術によるプローブカードにおける、周波数帯域の限界を説明するために、プローブカード１７０の等価回路を第４図に示す。第４図（Ａ）と第４図（Ｂ）に示すように、プローブカード１７０の信号伝送ラインは、電極１９７から、ストリップライン１９６（インピーダンス整合している）、電線１９４、そしてニードル（カンチレバー）１９０に達している。第４図（Ｃ）に示すように、電線１９４とニードル１９０はインピーダンス整合していないので、高周波数帯域ではこれらの部分は、インダクターＬとして作用する。電線１９４とニードル１９０の長さは、全体として２０〜３０ｍｍ程度であるから、被試験部品を高周波数帯域でテストする場合には、そのテスト可能周波数が大きく制限される。
【００１３】
プローブカード１７０の周波数帯域を制限する他の要素としては、第４図（Ｄ）と第４図（Ｅ）に示すように、電源用ニードルとグラウンド用ニードルにある。テスト時に電源ラインが充分な電流を高速に被試験部品に供給できるのであれば、部品テストにおける動作帯域の制限は深刻ではない。しかし、電源を被試験部品に供給するために直列に接続された電線１９４とニードル１９０は、第４図（Ｄ）に示すようにインダクタと等価であるので、電源ラインの高速の電流動作を妨げる。同様に、電源と信号をグラウンド接続するために直列で接続される電線１９４とニードル１９０は、第４図（Ｅ）に示すように等価的にインダクターとなるため、高速の電流動作は大きく制限される。
【００１４】
また、電源ラインへのノイズやサージパルスを除去することにより、テスト時の被試験部品の適切な機能が確保できるように、キャパシタ１９３とキャパシタ１９５が、電源ラインとグラウンドラインの間に接続されている。キャパシタ１９３は、例えば１０マイクロファラッドのような比較的大きな値をとり、必要に応じてスイッチを用いて切り離しできる。キャパシタ１９５は、例えば０．０１マイクロファラッドのような比較的小さな値をとり、ＤＵＴの近くに固定的に設けられている。これらのキャパシタは、電源ラインに対する高周波数除去（デカップリング）として作用し、このため信号と電源ラインの高速電流を制限する結果となる。
【００１５】
従って、もっとも広く使用されている上記のプローブコンタクタにおいては、その周波数帯域が２００ＭＨｚ程度に制限されてしまい、最近の半導体部品のテストには不十分となっている。半導体試験の業界では、現在では１ＧＨｚ以上の動作帯域となっているＩＣテスターの周波数帯域機能に、少なくとも等しい程度の周波数帯域が、近い将来のプローブコンタクタに必要になるであろうと見られている。また、業界では、テスト処理量を向上させるために、並列に例えば３２個以上のような、多数の半導体部品、特にメモリーのような半導体部品を取り扱えるプローブカードが望まれている。
【００１６】
従来技術では、第３図に示すようなプローブカードやプローブコンタクタは、手作業で製造されており、その品質にはばらつきがある。例えば、サイズ、周波数帯域、コンタクトフォース（接触圧力）、コンタクト・レジスタンス（接触抵抗）等についてその品質がばらつく。従来技術のプローブコンタクタにおいて、コンタクトパフォーマンス（接触性能）の信頼性を低下させる他の原因は、プローブコンタクタと被試験半導体ウェハが異なる温度膨張率であることである。従って、温度が変化したとき、コンタクト位置が異なってしまい、接触力、接触抵抗、周波数帯域等に悪影響を及ぼしてしまう。
【００１７】
【発明が解決しようとする課題】
したがって、本発明の目的は、高周波帯域、高いピンカウント数、高いコンタクトパフォーマンス（接触性能）そして高い信頼性を達成することできる、コンタクトターゲットに電気的に接触するためのコンタクトストラクチャを提供することである。
【００１８】
また、本発明の他の目的は、半導体部品等のテストのような応用において電気的接続を確立するためのプローブコンタクタとして用いるコンタクトストラクチャであって、次世代半導体技術における非常に高い動作周波数を満足することができるコンタクトストラクチャを提供することにある。
【００１９】
また、本発明のさらに他の目的は、半導体部品等のテストのような応用において電気的接続を確立するためのコンタクトストラクチャであって、多数の半導体部品を並列に同時にテストするのに適したコンタクトストラクチャを提供することにある。
【００２０】
また、本発明のさらに他の目的は、半導体部品等のテストのような応用において電気的接続を確立するためのコンタクトストラクチャであって、その製造工程において手作業を用いることなく、半導体製造工程を経て作成することにより均一な品質を有するコンタクトストラクチャを提供することにある。
【００２１】
また、本発明のさらに他の目的は、半導体部品等のテストのような応用において電気的接続を確立するためのコンタクトストラクチャであって、マイクロマシニング工程を用いて作成されたコンタクトストラクチャを提供することにある。
【００２２】
また、本発明のさらに他の目的は、半導体部品等のテストのような応用において電気的接続を確立するためにプローブカード上に搭載されるコンタクトストラクチャであって、被試験半導体ウェハの温度膨張率を補正することができるコンタクトストラクチャを提供することにある。
【００２３】
【課題を解決するための手段】
本発明において、コンタクトターゲットと電気的接続を確立するためのコンタクトストラクチャは、基板表面上に半導体技術で確立しているマイクロファブリケーション（微細加工）工程を用いてコンタクタを形成することにより作成される。
【００２４】
本発明のコンタクトストラクチャは、シリコン基板のような基板と、その基板上にマイクロマシニング（微細機械加工）により形成されたコンタクタにより構成される。そのコンタクタは、水平部とその水平部の一端に垂直に形成された接触部とにより構成され、コンタクタがコンタクトターゲットに対して押されたとき、コンタクタの水平部がコンタクト力（接触力）を生成する。
【００２５】
コンタクトストラクチャはさらに、基板上に形成されたインターコネクトトレイスを有している。インターコネクト（相互接続）トレースの一端はコンタクタに接続し、他端はコンタクタを外部部品に電気的に接続するために用いる。コンタクタはデポジションの工程により金属材料を用いて形成される。そのデポジションのための領域は、マイクロマシニングンツール（微細機械加工器具）により発生されたエレクトサーマル（電熱）エネルギーにより直接的に形成される。コンタクタはさらに、基板と水平部の間にベース部を有しており、そのベース部により水平部とコンタクタの接触部が支持されている。
【００２６】
本発明の他の様態において、コンタクトストラクチャはリセスを有している。コンタクトストラクチャは、その表面にリセス（凹部あるいは溝部）を有した誘電体基板と、その基板上にマイクロファブリケーション（微細加工）工程を介して形成したコンタクタとにより構成される。コンタクタは、固定された一端と自由な他端とによる水平部と、その水平部の自由端に搭載された接触部で構成される。水平部の固定端は基板に接続しており、自由端は基板上のリセスの上部に位置している。コンタクタの水平部は、コンタクタがコンタクトターゲットに対して押されたときに、水平部の自由端がリセス内に押し込まれる状態となって、コンタクト力（接触力）を生成する。
【００２７】
本発明のコンタクトストラクチャは、次世代半導体技術のテスト要求を満たすような高周波特性を有する。コンタクトストラクチャは半導体製造工程で使用されている微細加工技術を用いて形成されるので、同時に多数の半導体部品をテストするのに適した小空間に、多数のコンタクタを整列して形成できる。本発明のコンタクトストラクチャは、ＩＣリード、ＩＣパッケージング、その他の電気的接続を含む、より一般的な応用にも使用することが可能である。
【００２８】
本発明においては、マイクロファブリケーション（微細加工）技術により、基板上に同時に多数のコンタクタが製造されるので、手作業による製造工程を伴わない。したがって、均一な品質と、高信頼性、高コンタクトパフォーマンス（接触性能）、および長寿命を達することができる。さらに、コンタクタは、被試験部品と同じ種類の基板材料上に製造できるので、被試験部品の温度膨張率を補正することができ、位置エラーを防止することができる。
【００２９】
【発明の実施の形態】
本発明のコンタクトストラクチャの第１実施例が第５図〜第１０図に示されており、本発明のコンタクトストラクチャの第２実施例が第１１図（Ａ）と第１１図（Ｂ）に示されている。第１実施例によるコンタクトストラクチャの製造工程が、第７図（Ａ）〜第１０図（Ｐ）に示されており、第２実施例によるコンタクトストラクチャの製造工程が過程が、第１２図（Ａ）〜第１４図（Ｊ）に示されている。
【００３０】
第１実施例に関して、第５図は、基板２２０上に形成した複数のコンタクタ２３０を有するコンタクトストラクチャを示す。一般に基板２２０はシリコン基板であるが、グラスファイバー、セラミック、アルミナ、その他の誘電材料による基板を用いることも可能である。全てのコンタクタ２３０は、シリコン基板２２０上に同じ半導体製造工程により同時に形成される。そのような半導体製造工程には、フォトリソグラフィー・プロセス、マイクロマシニング・プロセス、モールド・プロセス（ホットエンボシング）、その他を含む。
【００３１】
被試験半導体ウェハ３００が上方に移動すると、コンタクタ２３０は、被テストウェハ３００上の対応するコンタクトターゲット（電極またはコンタクトパッド）３２０に接触する。コンタクトパッド３２０間のピッチは、５０マイクロメータまたはそれ以下もあり得る。本発明のコンタクタ２３０は、被試験ウェハ３００の製造工程と同じ半導体製造工程により製造されるので、被試験ウエアのコンタクトパッドと同一ピッチで容易に配列することができる。
【００３２】
シリコン基板２２０上のコンタクタ２３０は第３図に示すように直接プローブカードに搭載することもできるし、通常のリード付きのパッケージ内にモールドして、そのパッケージをプローブカードに搭載するようにするともできる。コンタクタ２３０は微小なサイズで製造することができるので、本発明のコンタクタを搭載するプローブカードの周波数帯域は、容易に２ＧＨｚやそれ以上の動作周波数まで向上することができる。またこのように微小サイズで形成できるので、プローブカード上のコンタクタの数は、例えば２０００まで増加することができ、これにより３２個またはそれ以上のメモリ部品を同時に並列でテストすることができる。
【００３３】
そのうえ、本発明のコンタクタ２３０はシリコン基板２２０上に形成されるので、シリコン基板の温度膨張率のような環境による変化は、被試験半導体ウェハ３００の温度膨張率の変化と同等である。従って、コンタクタ２３０とパッド３２０間の正確な位置合わせが、テスト間を通して保たれる。
【００３４】
第６図（Ａ）〜第６図（Ｃ）は、シリコン基板２２０上にコンタクタ２３０を有する本発明のコンタクトストラクチャのより詳しい図である。上述したようなプローブカードまたはＩＣパッケージのような外部素子との接続を確立するために、第６図（Ａ）〜第６図（Ｃ）は、外部素子とコンタクトストラクチャとの相互接続を形成するための３種類の基本的な電気通路を示す。第６図（Ａ）は、基板の上面に電気的接続を形成した例を示す。第６図（Ｂ）は、基板の底面（下面）で電気的接続を形成した例を示し、第６図（Ｃ）は、基板の端部で電気的接続を形成した例を示す。現存するほとんどどのような型のＩＣパッケージのデザインまたはプローブカードのデザインにおいても、第６図（Ａ）〜第６図（Ｃ）の接続形式の少なくとも１つを使用できる。
【００３５】
第６図（Ａ）の例では、基板２２０上に”ａ”で示されている相互接続トレイス２３２と接続パッド２３３を有している。相互接続トレイス２３２はコンタクタ２３０から接続パッド２３３への電気通路を形成している。第６図（Ｂ）の例では、相互接続トレイス２３２、基板２２０を経由する接続パッド２３５、基板２２０の底面に設けられた接続パッド２３６を有している。第６図（Ｃ）の例では、接続トレイス２３２は基板２２０の端部まで達している。それぞれの例において、相互接続トレイス２３２は、コンタクタ２３０の小ピッチをファンアウトして（ピッチ幅を広げて）、プローブカード又はＩＣパッケージに適合するように変更する機能も果たしている。
【００３６】
第６図（Ａ）〜第６図（Ｃ）に示すように、コンタクタ２３０は垂直部ｂとｄ、水平ビームｃ、そして先端部ｅを有する。コンタクタ２３０の先端部ｅは、メタルオキサイド（酸化金属）層が表面に覆われているコンタクトターゲット３２０に押されたときに、そのメタルオキサイド層を貫通するための擦りつけ効果（スクラビングエフェクト）を発揮できるよに尖らせることが好ましい。例えば、ウェハ３００上のコンタクトターゲット３２０が、その表面にアルミナオキサイド（アルミ酸化膜）を有する場合には、低接触抵抗で電気接続を確立するためには、このような擦りつけ効果が必要である。水平ビームｃのバネ力は、コンタクトパッド３２０に対して適度な接触力をもたらす。さらに水平ビームｃのバネ力に基づく柔軟性により、コンタクタ２３０、シリコン基板２２０、コンタクトパッド３２０、半導体ウェハ３００における平面の歪曲や寸法のばらつきを補正することができる。
【００３７】
コンタクタ２３０の材料の例としては、ニッケル、アルミナ、銅がある。先端部ｅは、ニッケルパラジウム、ロジウム、ニッケル金、イリジウム、その他のデポジション可能な材料でメッキして形成しても良い。テストプローブとしての応用の場合のコンタクタのサイズの例は、全体の高さが４００ｕｍ（マイクロメータ）、水平幅が５０〜４００ｕｍ、そしてコンタクトターゲット３２０間ピッチが５０ｕｍのときコンタクタの厚さは３０〜６０ｕｍである。
【００３８】
第７図（Ａ）〜第１０図（Ｐ）は、マイクロマシニング技術を用いて本発明のコンタクトストラクチャを製造するための工程の例を示している。第７図（Ａ）では、例えば銅によるメタル薄層２３７が、シリコン基板２２０上に設けられている。メタル層２３７は、電気メッキ工程において、第６図の相互接続トレイス２３２やコンタクタ２３０を形成するために、電導性を達成するためのシード層として用いるものである。相互接続トレイス２３２とコンタクタ２３０を、スパッタリングのような他のデポジションの工程で形成する場合には、シード層２３７は不要となる。このような電気メッキの工程は、第７図（Ａ）〜第１０図（Ｐ）の製造工程例において数回繰り返され、したがって同様のメタル（シード）層が使用されるが、以下の工程においては、説明を簡易にするために、そのようなメタル層は示されていない。
【００３９】
メタル層２３７の上には研磨層２４２が形成される。その研磨層２４２上に直接的にメッキパターンを形成するために、研磨層２４２の上部にマイクロマシニング器具が用意される。研磨層２４２用の材料の例は、エポキシ又はポリイミドであるが、他の材料を用いることも可能である。そのようなマイクロマシニング器具の例としては、エレクトロンビーム・マシンニングツール、レーザービーム・マシンニングツール、プラズマビーム・マシンニングツール、およびその他のツールがある。第７図（Ｂ）の例では、レーザービーム光源２８０が用いられている。レーザービーム光源２８０は、ミラー２８５とレンズ２９０を介して研磨層２４２にレーザービームを送出するために使用する。レーザー光源２８０の例としては、エクシマレーザー、二酸化炭素（Ｃ０２）レーザ、ＮＤ：ＹＡＧレーザ等がある。
【００４０】
第７図（Ｃ）に示すように、レーザマイクロマシニングツールによるエレクトロ・サーマル（電熱）エネルギーにより、電気メッキ用パターンが研磨層２４２上に形成される。そのマイクロマシニングツールにより形成されたパターンに第７図（Ｄ）のように電気メッキが施され、これにより第６図（Ａ）〜第６図（Ｃ）のａ部にあたる相互接続トレイス２３２を作成する。相互接続トレイス２３２とコンタクタ２３０用の電導材料の例としては、ニッケル、アルミニウム、銅等がある。第８図（Ｅ）に示す次のステップでは、研磨層２４２上にもう１つの研磨層２４３が形成される。コンタクタ２３０のベース部を形成するためのパターンを形成するために、研磨層２４３にレーザー光線を照射する。したがって、そのパターンに電気メッキのプロセスを施すことにより、第６図（Ａ）〜第６図（Ｃ）に示すｂ部であるコンタクタ２３０のベース部が、第８図（Ｆ）に示すように形成される。第８図（Ｆ）の電気メッキのはみ出た部分は、第８図（Ｇ）に示すようにグラインディング（プラナライジング）の工程により取り除かれる。
【００４１】
コンタクタ２３０の水平ビームを形成するために、さらなる研磨工程が行われる。第８図（Ｈ）では、研磨層２４３上にさらに別の研磨層２４４を形成する。第８図（Ｈ）に示すように、水平ビーム用のパターンを形成するために、研磨層２４４上に、レーザートリミングのプロセスが施される。その後水平ビーム用パターンに電気メッキが施され、第９図（Ｉ）に示す水平ビームが形成される。第９図（Ｉ）の電気メッキのはみ出た部分は、第８図（Ｇ）の工程により取り除かれる。
【００４２】
コンタクタ２３０の他の垂直部を作成するのために、第９図（Ｋ）において研磨層２４６が研磨層２４４の上に形成される。レーザービーム・マシニングツールの起動により、垂直ビーム用パターンが第９図（Ｋ）のように形成される。したがって第６図（Ａ）〜第６図（Ｃ）に示す垂直ビーム部ｄが、水平ビームの終端上に第９図（Ｌ）のように形成される。第９図（Ｌ）における電気メッキのはみ出し部分は、第１０図（Ｍ）の過程で取り除かれる。第１０図（Ｎ）と第１０図（Ｏ）は、前述と同様のレーザートリミングにより、コンタクタ２３０の先端部ｅを形成する工程を示している。先端部ｅの材料例は、ニッケルパラジウム、ロジウム、ニッケル金、イリジウム、その他のデポジション可能な電導材料である。
【００４３】
第１０図（Ｐ）では、それぞれの研磨層２４２、２４３、２４４、２４６、２４８が、特殊な溶剤を用いて除去される。メタル薄膜２３７のようなシード層を除去するために、エッチングのプロセスを用いてもよい。以上のように、コンタクタ２３０と相互接続トレイス２３２は、レーザービーム・マシニングツールのようなマイクロマシニング技術により、シリコン基板２２０上に形成される。
【００４４】
第１１図（Ａ）と第１１図（Ｂ）は、本発明のコンタクトストラクチャの第２実施例を示す。この例では、コンタクトストラクチャは上述の第１実施例よりも単純な構造をしている。コンタクタ５３０は、基板５２０上に形成される。基板５２０は一般にシリコン基板または誘電体基板である。コンタクタ５３０は、水平ビームと垂直ビームとにより構成され、コンタクトターゲットに対して押された際に、水平ビームがバネ力を発揮する。さらにリセス（凹部）５５０が、基板５２０上に設けられる。リセス５５０は、第１１図（Ａ）と第１１図（Ｂ）において、コンタクトストラクチャが下方に押された際に、コンタクト力を発生するように、そのコンタクトストラクチャが入り込める空間を与える。
【００４５】
第１１図（Ｂ）の例では、コンタクタ５３０に接続する相互接続トレイス５３２が併せて示されている。相互接続トレイス５３２は、コンタクトストラクチャとプリント回路基板またはパッケージ（図にはない）のような外部部品との接続を確立するものである。そのような相互接続は、第１１図（Ａ）の例では、外部部品とコンタクタ５３０間で直接接続することもできる。第１１図（Ａ）と第１１図（Ｂ）にはメタル薄層５３７が示されており、これは後述するように、コンタクタ５３０を形成する際の電気メッキ工程においてシード層として機能する。
【００４６】
第２実施例のコンタクタストラクチャは、第５図の例と同様に、複数のコンタクタ５３０が共通の基板５２０上に設けられている。コンタクタ５３０の全てが、シリコン基板５２０上に同じ製造工程を通して形成される。そのような製造工程の例としては、フォトリソグラフィー工程、マイクロマシニング工程、モールド工程（ホットエンボシング）等がある。
【００４７】
シリコン基板５２０上のコンタクタ５３０は、第３図に示すようなプローブカード上に直接搭載することができ、また従来のリード付きＩＣパッケージのようなパッケージ内にモールドして封入し、そのパッケージをプローブカード上に搭載するようにしてもよい。コンタクタ５３０は微小なサイズで製造することが出来るので、本発明のプローブコンタクタを搭載するプローブカードの周波数帯域は、たやすく２ＧＨｚやそれ以上に向上することができる。微小なサイズで形成することができるので、プローブカード上のコンタクタの数は、例えば２０００にまで増加でき、このため３２あるはそれ以上の数のメモリ部品を同時に並列にテストすることを可能にする。
【００４８】
さらに本発明のコンタクタ５３０はシリコン基板５２０に形成されるため、コンタクトストラクチャのシリコン基板５２０の温度膨張率のような環境変化による変異は、被試験半導体ウェハ３００の温度変化と同様である。従って、コンタクタ５３０と、ウェハ３００上のコンタクトパッド間の正確な位置関係を、テストの間にわたって維持することができる。
【００４９】
コンタクタ５３０の材料の例は、ニッケル、アルミナ、銅である。コンタクタ５３０の先端部は、ニッケルパラジウム、ロジウム、ニッケル金、イリジウム、その他のデポジション可能な材料でメッキされている。テストプローブのような応用におけるコンタクタ５３０のサイズの例は、全体の高さが５０〜２００ｕｍ（マイクロメータ）、水平の長さが５０〜４００ｕｍ、コンタクトターゲット間のピッチが５０ｕｍの際の厚さは約３０〜６０ｕｍである。
【００５０】
第１２図（Ａ）〜第１４図（Ｊ）は、マイクロファブリケーション（微細加工）技術を用いて、本発明のコンタクトストラクチャを製造するための製造工程例を示している。ここではフォトリソグラフィーのプロセスに基づいた製造工程を説明するが、第７図（Ａ）〜第１０図（Ｐ）に示したマイクロマシニングのような他の工程を用いることも可能である。
【００５１】
第１２図（Ａ）では、フォトリソグラフィーのプロセスによって基板５２０上にフォトレジスト層５４２が形成される。そのようなフォトリソグラフィープロセスは、この技術分野では周知のように、フォトレジストコーティング、マスキング、エクスポージャ（露光）、フォトレジスト・ストリッピングのような過程を含む。図に示していないが、フォトレジスト層５４２の上部にフォトマスクが配置され、フォトマスクに印刷されたパターンに基づいて、紫外線によりフォトレジスト層５４２が露光される。正フォトレジストが使用されると、フォトマスクのオパーク（不透明）部で覆われたフォトレジストは、露光後に硬化（キュア）する。レジストの露光した部分は、溶融し洗い流すことができ、これによりエッチング領域を規定した、第１２図（Ａ）のようなフォトマスク層５４２となる。
【００５２】
エッチング過程を介して、第１２図（Ｂ）に示すように、凹（グルーブ）部５５５が基板５２０上に形成される。第１２図（Ａ）のフォトレジスト層５４２は、溶剤を用いて取り除かれる。第１２図（Ｃ）では、犠牲部（サクリフィシャル部）５４８が、基板５２０上の凹部に形成される。犠牲部５４８は、例えば二酸化シリコンであり、ケミカルベーパデポジション（ＣＶＤ）の様なデポジション工程を用いて形成する。電気メッキのためのシード層として用いるために、メタル薄層５３７が基板上に形成されている。
【００５３】
第１２図（Ｄ）では、上述と同様のフォトリソグラフィのプロセスを経て、基板上にフォトレジスト層５４３が形成される。したがって、フォトレジスト層５４３にデポジションエリア（Ａ）が規定される。第１３図（Ｅ）では、コンタクタ５３０の水平ビームが、規定されたエリア（Ａ）で電気メッキ電導材料をメッキすることにより形成される。電導材料の例として、銅、ニッケル、アルミナ、その他の金属がある。
【００５４】
コンタクタ５３０の水平ビームを作成するために、上述の工程が繰り返される。第１３図（Ｆ）では、上述と同様のフォトリソグラフィー工程を経て、フォトレジスト層５４５が基板上に形成される。したがって、デポジションエリア（Ｂ）が、フォトレジスト層５４５に規定される。第１３図（Ｇ）では、コンタクタ５３０の垂直ビームが、規定されたエリア（Ｂ）で電気メッキ電導材料をメッキすることにより形成される
【００５５】
コンタクタ５３０の先端部が、上述と同様の工程を用いて形成される。第１３図（Ｈ）では、上述と同様のフォトリソグラフィー工程を用いてフォトレジスト層５４７が基板上に形成される。したがって、デポジションエリア（Ｃ）が、フォトレジスト層５４７に規定される。第１４図（Ｉ）では、コンタクタ５３０の先端部が、定義されたエリア（Ｃ）で電導材料をメッキすることで形成される。先端部の材料は、好ましくはニッケルパラジウム、ロジウム、ニッケル金、イリジウム等であるが、水平また垂直ビームに使用する電導材料と同一材料を使用することも可能である。
【００５６】
第１４図（Ｊ）では、フォトレジスト層５４３、５４５、５４７、犠牲部５４８が、特殊な溶剤を用いて除去がされる。このようにして、水平ビームと垂直ビームを有するコンタクタ５３０が、フォトリソグラフィー技術により、シリコン基板５２０上に形成される。第１４図（Ｊ）のコンタクトストラクチャは、コンタクタがコンタクトターゲットに押された際に、コンタクタ５３０が基板５２０上のリセス５５０に入ることができ、それにより接触力を発生するようにしている。
【００５７】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な形態や変形が可能である。
【００５８】
【発明の効果】
本発明のコンタクトストラクチャは、次世代半導体技術のテスト要求を満たすような高周波特性を有する。コンタクトストラクチャは半導体製造工程で使用されているミニチュアリゼーション（微細加工）技術を用いて形成されるので、同時に多数の半導体部品をテストするのに適した小空間に、多数のコンタクタを整列して形成できる。本発明のコンタクトストラクチャは、ＩＣリード、ＩＣパッケージング、その他の電気的接続を含む、より一般的な応用にも使用することが可能である。
【００５９】
本発明においては、マイクロファブリケーション（微細加工）技術により、基板上に同時に多数のコンタクタが製造されるので、手作業による製造工程を伴わない。したがって、均一な品質と、高信頼性、高コンタクトパフォーマンス（接触性能）、および長寿命を達することができる。さらに、コンタクタは、被試験部品と同じ種類の基板材料上に製造できるので、被試験部品の温度膨張率を補正することができ、位置エラーを防止することができる。
【図面の簡単な説明】
【図１】基板ハンドラと、テストヘッドを有した半導体テストシステムとの構造関係を示した概念図である。
【図２】インターフェイス部を介して半導体テストシステムのテストヘッドを基板ハンドラに接続するための構造をより詳細に示した分解図である。
【図３】従来技術において、複数のプローブコンタクタを搭載する為のエポキシリングを有するプローブカードの構成例を示した底面図である。
【図４】（Ａ）から（Ｅ）は、第３図のプローブカードの等価回路を示した概要図である。
【図５】マイクロファブリケーション工程により形成した本発明のコンタクトストラクチャを示した概念図である。
【図６】（Ａ）から（Ｃ）は、基板上に形成した本発明のコンタクトストラクチャの構造例を示した概念図である。
【図７】（Ａ）から（Ｄ）は、本発明のコンタクトストラクチャを形成するための製造工程例の一部を示した概念図である。
【図８】（Ｅ）から（Ｈ）は、本発明のコンタクトストラクチャを形成するための製造工程例の一部を示した概念図である。
【図９】（Ｉ）から（Ｌ）は、本発明のコンタクトストラクチャを形成するための製造工程例の一部を示した概念図である。
【図１０】（Ｍ）から（Ｐ）は、本発明のコンタクトストラクチャを形成するための製造工程例の一部を示した概念図である。
【図１１】（Ａ）から（Ｂ）は、本発明に基づいて基板上に形成したコンタクトストラクチャの他の例を示した概念図である。
【図１２】（Ａ）から（Ｄ）は、第１１図に示した本発明のコンタクトストラクチャを形成するための製造工程例の一部を示した概念図である。
【図１３】（Ｅ）から（Ｈ）は、第１１図に示した本発明のコンタクトストラクチャを形成するための製造工程例の一部を示した概念図である。
【図１４】（Ｉ）から（Ｊ）は、第１１図に示した本発明のコンタクトストラクチャを形成するための製造工程例の一部を示した概念図である。
【符号の説明】
５２０ 基板
５３０ コンタクタ
５３２ 相互接続トレイス
５３７ メタル薄層
５５０ リセス（凹部）

Claims (9)

1. コンタクトターゲットと電気的接続を確立するためのコンタクトストラクチャの製造方法において、
   シリコン基板または誘電体基板上に凹（グルーブ）部を形成するステップと、
   その凹部にサクリフィシアル（犠牲）材を充填して犠牲部を形成するステップと、
   犠牲部が形成された上記基板上にフォトレジスト層を形成するステップと、
   そのフォトレジスト層の上に、コンタクタを形成するためのエリアを規定するパターンを有するフォトマスクを配置するステップと、
   そのフォトマスクのパターンに基づいてフォトレジスト層を露光し、露光後フォトレジストを除去することにより、当該フォトレジスト層にコンタクタを形成するエリアを形成するステップと、
   そのフォトレジスト層のコンタクタを形成するエリアに導電材料を堆積するステップと、
   上記フォトレジスト層の形成から導電材料の堆積までのステップを繰り返して、所定形状のコンタクタを形成するステップと、
   上記基板上のフォトレジスト層を除去するステップと、
   上記凹部から犠牲部を除去するステップと、を有し、
   上記コンタクタは、水平部とその水平部の一端に垂直に形成された接触部とにより構成され、
   コンタクタがコンタクトターゲットに対して押されたとき、コンタクタの水平部が接触力を生成することを特徴とするコンタクトストラクチャの製造方法。
2. 上記コンタクトストラクチャは、上記基板上に相互接続トレイスを更に有し、その相互接続トレイスの一端は上記コンタクタに接続され、その他端はそのコンタクタを外部コンポーネントに接続することを特徴とする請求項１に記載のコンタクトストラクチャの製造方法。
3. 上記フォトレジスト層にコンタクタを形成するエリアを形成するステップは、上記フォトマスクを介したフォトレジスト層の露光工程に換えて、上記基板上に研磨層を形成し、その研磨層上に、マイクロマシニングのプロセスによるエレクトロサーマル（電熱）エネルギーを用いて直接的に上記コンタクタを形成するエリアを形成することを特徴とする請求項１に記載のコンタクトストラクチャの製造方法。
4. 上記コンタクタは上記基板と水平部との間にさらにベース部を有しており、そのベース部は垂直ビームとなっており、コンタクタの上記水平部と接続部を支持していることを特徴とする請求項１に記載のコンタクトストラクチャの製造方法。
5. 上記マイクロマシニングのプロセスは、レーザビーム・マシニングツールにより実施される請求項１に記載のコンタクトストラクチャの製造方法。
6. 上記マイクロマシニングのプロセスは、エレクトロン（電子）ビーム・マシニングツールにより実施されることを特徴とする請求項３に記載のコンタクトストラクチャの製造方法。
7. 上記マイクロマシニングのプロセスは、プラズマビーム・マシニングツールにより実施されることを特徴とする請求項３に記載のコンタクトストラクチャの製造方法。
8. 上記基板上に形成される上記犠牲部は、二酸化シリコンにより構成されることを特徴とする請求項１に記載のコンタクトストラクチャの製造方法。
9. 上記フォトレジスト層のコンタクタを形成するエリアに導電材料を堆積するステップは、電気メッキが施されることにより実行されることを特徴とする請求項１に記載のコンタクトストラクチャの製造方法。

Images