KR20010020793A

KR20010020793A - 마이크로 제조 프로세스에 의해 형성된 접점 구조물

Info

Publication number: KR20010020793A
Application number: KR1020000022767A
Authority: KR
Inventors: 커리씨오도에이.; 프레임제임스더블유.
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 1999-04-30
Filing date: 2000-04-28
Publication date: 2001-03-15
Also published as: US6576301B1; DE10020713A1; SG83789A1; JP2000346878A; US6399900B1; JP4434426B2; KR100508419B1; TW445501B

Abstract

접점 타겟과 전기접속을 이루기 위한 접점 구조물은 마이크로 제조기술로 기판의 평면에 콘택터를 제조하여 형성한다. 콘택터는 기판 상에 수직으로 형성된 기부와, 한 단부가 기부에 형성된 수평부와, 그리고 수평부의 다른 단부에 형성된 접점부를 포함한다. 콘택터의 수평부의 탄성력은 프로브 콘택터가 접점 타겟에 대해 프레싱될 때 접촉력을 부여한다. 본 발명의 다른 특징으로서, 접점 구조물은 콘택터가 접점 타겟에 대해 프레싱될 때 콘택터에 자유공간을 주기 위한 리세스(recess)를 포함한다.

Description

마이크로 제조 프로세스에 의해 형성된 접점 구조물 {CONTACT STRUCTURE FORMED BY MICROFABRICATION PROCESS}

본 발명은 전자소자 회로 또는 디바이스의 접점 패드 또는 리드와 같은 접점 타겟에 전기접속시키기 위한 접점 구조물에 관한 것으로서, 특히 반도체 웨이퍼, 반도체 칩, 패키징된 반도체 디바이스 또는 인쇄회로기판 등을 향상된 주파수 대역폭, 핀 피치(pin pitch) 및 접점 성능과 신뢰성으로 테스트하기 위한 프로브 카드(probe card)에 사용할 접점 구조물에 관한 것이다.

LSI 및 VLSI 회로와 같은 고밀도 및 고속 전기 디바이스를 테스트하는 데에는 프로브 콘택터(probe contactor) 또는 테스트 콘택터와 같은 고성능 접점 구조물을 사용해야 한다. 본 발명의 접점 구조물은 반도체 웨이퍼와 다이의 테스팅 및 번-인(burn-in) 용도로 제한되는 것은 아니나, 패키징된 반도체 디바이스, 인쇄회로기판 등의 테스팅 및 번-인을 포함한다. 본 발명의 접점 구조물은 또한 IC 리드, IC 패키징 및 기타 전기 접속부를 포함한 보다 일반적인 용도에도 사용할 수 있다. 그러나 간편하게 설명하기 위하여 본 발명을 주로 반도체 웨이퍼 테스팅을 참조로 하여 이하 설명한다.

테스트할 반도체 디바이스가 반도체 웨이퍼 형태인 경우에, IC 테스터와 같은 반도체 테스트 시스템은 통상 자동 웨이퍼 프로버와 같은 기판 핸들러(handler)에 접속되어 반도체 웨이퍼를 자동 테스트한다. 도 1은 이러한 예를 도시한 것으로서, 반도체 테스트 시스템이 통상 별도의 하우징에 위치하면서 한 묶음의 케이블(110)을 통해 전기접속되어 있는 테스트 헤드(100)를 갖고 있다. 테스트 헤드(100)와 기판 핸들러(400)는 조작기(500)와 구동모터(510)에 의해 서로 기계 전기적으로 접속되어 있다. 테스트할 반도체 웨이퍼는 기판 핸들러에 의해 테스트 헤드의 테스트 위치에 자동 배치된다.

테스트할 반도체 웨이퍼는 테스트 헤드(100) 상에서 반도체 테스트 시스템에 의해 발생된 테스트 신호를 제공받는다. 테스트 중인 반도체 웨이퍼(반도체 웨이퍼 상에 형성된 IC 회로)로부터의 결과적인 출력 신호는 반도체 테스트 시스템으로 전송되고, 여기서 반도체 웨이퍼 상의 IC 회로(칩)가 정상적 기능인지 아닌지 판정하기 위해 예상 데이터와 비교된다.

도 1에서, 테스트 헤드(100)와 기판 핸들러(400)는 테스트 헤드의 전기 풋프린트(electrical footprint), 동축 케이블, 포고-핀(pogo-pin) 및 코넥터에 독특한 전기회로 접속을 이루는 인쇄회로기판인 성능 보드(120)로 구성되는 인터페이스 콤포넌트(140, interface component)를 통해 접속되어 있다. 도 2에서, 테스트 헤드(100)는 반도체 테스트 시스템의 테스트 채널(핀)의 수에 상당하는 다수의 인쇄회로기판(150)을 포함한다. 각각의 인쇄회로기판(150)은 성능 보드(120)의 대응 접점 단자(121)를 수납하기 위한 코넥터(160)를 포함한다. "프로그(frog)" 링(130)은 성능 보드(120)에 실장되어 기판 핸들러(400)에 대한 접점 위치를 정확하게 측정할 수 있도록 해준다. 프로그 링(130)은 동축 케이블(124)을 통해 접점 단자(121)에 접속된 ZIF 코넥터 또는 포고-핀과 같은 접점 핀(141)을 다수 포함한다.

도 2에 도시된 바와 같이, 테스트 헤드(100)는 기판 핸들러(400) 상에 위치하며, 인터페이스 콤포넌트(140)를 통해 기판 핸들러에 기계 전기적으로 접속되어 있다. 테스트할 반도체 웨이퍼(300)는 기판 핸들러(400)에서 척(180, chuck)에 실장된다. 이 예에서, 프로브 카드(170)는 테스트할 반도체 웨이퍼(300) 상에 위치한다. 프로브 카드(170)는 테스트 중인 반도체 웨이퍼(300)의 IC 회로에서 회로단자나 접점 패드와 같은 접점 타겟과 접촉하기 위한 캔틸레버(cantilever) 또는 니들(needle)과 같은 프로브 콘택터(190)를 포함한다.

프로브 카드(170)의 전기 단자 또는 접점 소켓은 프로그 링(130) 상에 제공된 접점 핀(141)에 전기접속되어 있다. 접점 핀(141)은 또한 동축 케이블(124)을 통해 성능 보드(120)의 접점 단자(121)에 접속되고, 접점 단자(121)의 각각은 테스트 헤드(100)의 인쇄회로기판(150)에 접속된다. 인쇄회로기판(150)은 또한 수백개의 내부 케이블로 이루어진 케이블 묶음(110)을 통해 반도체 테스트 시스템에 접속된다.

이러한 구성 하에서, 프로브 콘택터(190)는 척(180) 상의 반도체 웨이퍼(300)의 표면(접점 타겟)에 접촉하여 테스트 신호를 반도체 웨이퍼(300)에 인가하고, 결과적인 출력신호를 웨이퍼(300)로부터 수신한다. 테스트 중인 웨이퍼(300)로부터의 결과적인 출력신호는 반도체 테스트 시스템에 의해 발생된 예상 데이터와 비교하여 웨이퍼(300) 상의 IC 칩이 정상적으로 성능을 수행하는지의 여부를 판정한다.

도 3은 도 2의 프로브 카드(170)의 저면도이다. 이 예에서, 프로브 카드(170)는 에폭시 링을 가지며, 그 위에 소위 캔틸레버 또는 니들이라 불리는 복수개의 프로브 콘택터(190)가 실장되어 있다. 반도체 웨이퍼(300)를 실장한 척(180)이 도 2에서 상향으로 이동하면, 캔틸레버(190)의 첨단은 웨이퍼(300) 상의 패드 또는 범프(bump)와 같은 접점 타겟에 접촉하게 된다. 캔틸레버(190)의 단부는 프로브 카드(170)에 형성된 전송 라인(비도시)에 접속된 와이어(194)에 접속되고, 전송 라인은 도 2의 포고-핀(141)에 접촉하는 복수개의 전극(197)에 접속된다.

프로브 카드(170)는 전형적으로 접지 평면, 전력 평면 및 전송 라인을 갖는 다층 폴리이미드 기판으로 수년 동안 구성되어 왔다. 당업자에 잘 알려진 바와 같이, 각각의 신호전송 라인은 폴리이미드의 유전 상수와 투자율, 프로브 카드(170) 내의 신호통로의 인덕턴스 및 캐패시턴스와 같은 분포정수를 균형잡음으로써 50ohms와 같은 특성 임피던스를 갖도록 디자인된다. 따라서 신호전송 라인은 안정한 상태에서의 전류 뿐 아니라 전송 상태에서 디바이스의 출력절환에 의해 발생한 큰 피크의 전류를 공급하기 위하여 테스트 중인 웨이퍼(300)에 대해 고주파수 전송 대역폭을 갖도록 정합된 임피던스이다. 노이즈를 제거하기 위하여, 캐패시터(193,195)가 전력 평면과 접지 평면 사이에서 프로브 카드(170) 상에 제공되어 있다.

도 4는 프로브 카드(170)의 동등 회로를 도시하여 통상의 프로브 카드 기술에서 고주파수 성능의 제한을 설명하기 위한 것이다. 도 4a 및 4b에 도시된 바와 같이, 프로브 카드(170) 상에서 신호전송 라인은 전극(197)으로부터 스트립 라인(196, 임피던스 정합 라인), 와이어(194) 및 니들 또는 캔틸레버(190, 접점 구조물)로 연장되어 있다. 와이어(194)와 니들(190)은 임피던스 정합이 아니기 때문에, 도 4c에 도시된 바와 같이 고주파수 대역에서 인덕터(L)로서 작용한다. 와이어(194)와 니들(190)의 전체 길이는 약 20 내지 30mm이므로, 테스트 중인 디바이스의 고주파수 성능의 테스트 시에 인덕터에 상당한 제한이 따른다.

프로브 카드(170)에서 주파수 대역폭을 제한하는 다른 인자는 도 4d 및 4e에 도시된 전력 및 접지 니들에 있다. 전력 라인이 테스트 중인 디바이스에 충분한 크기의 전류를 보낼 수 있는 경우에는, 디바이스의 테스트 시에 작동 대역폭을 심각하게 제한하지 않는다. 그러나 도 4d에 도시된 바와 같이 전력을 공급하기 위한 일련의 접속 와이어(194)와 니들(190) 뿐 아니라 도 4e에 도시된 바와 같이 전력과 신호를 접지하기 위한 일련의 접속 와이어(194)와 니들(190)이 인덕터에 상당하기 때문에, 고속 전류 흐름이 심각하게 방해받게 된다.

또한 캐패시터(193,195)가 전력 라인과 접지 라인 사이에 제공되어 전력 라인 상의 노이즈 또는 서지 펄스(surge pulse)를 제거함으로써 테스트 중인 디바이스의 제성능을 보장해준다. 캐패시터(193)는 10㎌와 같은 비교적 큰 값을 가지며, 필요시에 절환에 의해 전력 라인으로부터 해지될 수 있다. 캐패시터(195)는 0.01㎌와 같이 비교적 작은 값을 가지며, DUT(테스트 중인 디바이스)에 근접하여 단단히 접속된다. 이러한 캐패시터는 전력 라인 상에서 고주파수 분리로서 작용한다. 환언하면, 캐패시터는 프로브 콘택터의 고주파수 성능을 제한하는 것이다.

따라서 광범위하게 사용된 상기한 바와 같은 프로브 콘택터는 최근의 반도체 디바이스를 테스트하는 데에는 불충분한 약 200㎒의 주파수 대역폭으로 제한된다. 당업계에서는 현재 1㎓ 이상인 테스터 성능에 대등한 주파수 대역폭이 근자에 필요할 것이라 여기고 있다. 또한 당업계에서는 프로브 카드가 다수의 반도체 디바이스, 특히 테스트 출력 증강과 패션에 병합하여 32 또는 그 이상의 메모리 디바이스를 취급할 수 있을 것을 바라고 있다.

도 3에 도시된 바와 같은 통상의 기술의 프로브 카드 또는 프로브 콘택터는 수공 제작되어 품질이 일정하지 않다. 여기에는 사이즈, 주파수 대역폭, 접촉력 및 저항 등의 변동이 포함된다. 통상의 프로브 콘택터에 있어서, 접점 성능을 신뢰성 없게 만드는 다른 요인은 테스트 중인 반도체 웨이퍼와 프로브 콘택터가 서로 다른 온도 팽창율을 갖고 있는 점이다. 따라서 변동하는 온도 하에서 변경되는 접점 위치는 접촉력, 접점 저항 및 대역폭에 역영향을 미친다.

본 발명의 목적은 높은 주파수 대역폭, 높은 핀 카운트(pin count) 및 높은 접점 성능 뿐 아니라 높은 신뢰성을 얻을 수 있는 접점 타겟과 전기접속시키기 위한 접점 구조물을 제공하는 것이다.

본 발명의 다른 목적은 차세대 반도체 기술에서의 테스트 요건을 만족시키기 위하여 매우 높은 주파수 대역폭을 가지며, 반도체 디바이스 등의 테스팅과 같은 용도에 전기접속을 이루기 위한 프로브 콘택터(probe contactor)와 같은 접점 구조물을 제공하는 것이다.

본 발명의 또 다른 목적은 다수의 반도체 디바이스를 동시에 평행하게 테스트하는데 적합하며, 반도체 디바이스의 테스팅과 같은 용도에 전기접속을 이루기 위한 접점 구조물을 제공하는 것이다.

본 발명의 또 다른 목적은 수공 조립 및 처리하지 않는 반도체 제조 프로세스로 제조하여 품질의 균일성을 얻을 수 있으며, 반도체 디바이스의 테스팅에 전기접속을 이루기 위한 접점 구조물을 제공하는 것이다.

본 발명의 또 다른 목적은 마이크로 제조 프로세스를 통해 제조되는 반도체 디바이스의 테스팅에 전기접속을 이루기 위한 접점 구조물을 제공하는 것이다.

본 발명의 또 다른 목적은 테스트 중에 반도체 디바이스의 열 팽창계수를 보상할 수 있는 반도체 디바이스를 테스팅하기 위한 프로브 카드(probe card) 상에 실장되는 접점 구조물을 제공하는 것이다.

본 발명에서 접점 타겟과 전기접속을 이루기 위한 접점 구조물은 기판의 평면 상에 콘택터를 반도체 기술에서 확립된 마이크로 가공 프로세스로 형성한다.

본 발명의 접점 구조물은 실리콘 기판과 같은 기판과, 마이크로 가공 프로세스를 통해 기판 상에 형성되며, 수평부를 갖는 콘택터와, 그리고 수평부의 한 단부에 수직으로 형성된 접점부를 포함하는데, 상기 콘택터의 수평부는 콘택터가 접점 타겟에 대해 프레싱될 때 접촉력을 부여한다.

접점 구조물은 또한 기판 상의 상호접속 트레이스(interconnect trace)를 포함하는데, 상기 트레이스의 한 단부는 콘택터에 접속되어 있고, 다른 단부는 상기 콘택터를 외부 콤포넌트에 전기접속시키는데 사용된다. 콘택터는 금속으로 만들어지며, 마이크로 가공 수단에 의해 발생한 전자-열 에너지에 의해 직접 형성된 침착 영역 상에 침착 프로세스를 실행하여 형성한다. 콘택터는 또한 기판과 수평부 사이의 기부를 포함하는데, 기부는 콘택터의 수평부와 접점부를 지지한다.

본 발명의 다른 특징은 리세스(recess)를 갖는 접점 구조물이다. 접점 구조물은 그 표면 상에 리세스(그루브)를 갖는 유전체 기판과, 마이크로 제조 프로세스를 통해 기판 상에 형성된 콘택터를 포함한다. 콘택터는 고정 단부와 자유 단부를 갖는 수평부와, 수평부의 자유 단부 상에 실장된 접점부를 포함한다. 고정 단부는 기판에 접속되어 있고, 자유 단부는 기판의 리세스 상에 위치한다. 콘택터의 수평부는 콘택터가 접점 타겟에 대해 프레싱될 때 수평부의 자유 단부가 리세스에서 움직여 접촉력을 부여하는 방식으로 접촉력을 일으킨다.

본 발명에 따라서, 접점 구조물은 차세대 반도체 기술의 테스트 요건을 만족시키기 위한 매우 높은 주파수 대역폭을 갖는다. 접점 구조물은 반도체 제조 프로세스에서 사용된 최신 소형화 기술을 통해 형성되기 때문에, 다수의 콘택터를 작은 스페이스에 정렬시킬 수 있는데, 이것은 다수의 반도체 디바이스를 동시에 테스트하는데 적합하다. 본 발명의 접점 구조물은 또한 IC 리드, IC 패키징 및 기타 전기접속부를 포함한 보다 일반적인 용도에도 사용할 수 있다.

다수의 콘택터를 수공처리하지 않는 마이크로 제조기술을 이용하여 기판에 동시에 제작하기 때문에, 접점 성능에 있어서 품질의 균일성, 높은 신뢰성 및 긴 수명을 얻을 수 있다. 또한 콘택터를 테스트 중인 디바이스와 동일한 재료로 제조할 수 있기 때문에, 테스트 중인 디바이스의 온도 팽창계수를 보상할 수 있으므로 위치상 에러를 피할 수 있다.

도 1은 기판 핸들러와, 테스트 헤드를 갖는 반도체 테스트 시스템 사이의 구조적 관계의 개략도,

도 2는 반도체 테스트 시스템의 테스트 헤드를 인터페이스 콤포넌트를 통해 기판 핸들러에 접속시키기 위한 상세 구조물의 일례의 개략도,

도 3은 통상의 기술로서 복수개의 프로브 콘택터(니들 또는 캔틸레버)를 실장하기 위한 에폭시 링을 갖는 프로브 카드의 일례의 저면도,

도 4a-4e는 도 3의 프로브 카드의 해당 회로의 회로도,

도 5는 마이크로 제조 프로세스에 의해 제조된 본 발명의 접점 구조물의 개략도,

도 6a-6c는 본 발명의 접점 구조물이 기판 상에 형성된 예의 개략도,

도 7a-7p는 본 발명의 접점 구조물을 형성하기 위한 일례의 프로세스의 개략도,

도 8a-8b는 본 발명에 따라서 기판 상에 형성된 접점 구조물의 다른 예의 개략도,

도 9a-9j는 도 8a에 도시된 본 발명의 접점 구조물을 형성하기 위한 제조 프로세스의 일례의 개략도.

<도면의 주요부분에 대한 부호의 설명>

100 : 테스트 헤드

110 : 케이블 묶음

120 : 성능 보드

121 : 접점 단자

124 : 동축 케이블

130 : 프로그 링

140 : 인터페이스 콤포넌트

141 : 접점 핀

150 : 인쇄회로기판

160 : 코넥터

170 : 프로브 카드

180 : 척

190 : 프로브 코넥터

193,195 : 캐패시터

194 : 와이어

196 : 스트립 라인

197 : 전극

220 : 기판

230 : 콘택터

232 : 상호접속 트레이스

233,235,236 : 상호접속 패드

237 : 금속 층

242,243,244,246,248 : 마모성 층

280 : 레이저 빔 소스

285 : 미러

290 : 렌즈

300 : 웨이퍼

320 : 접점 타겟

400 : 기판 핸들러

500 : 조작기

510 : 구동모터

520 : 기판

530 : 콘택터

537 : 금속 층

542,543,545,547 : 포토레지스트 층

548 : 희생부

550 : 리세스

a : 기부

b, d : 수직부

c : 수평부

e :첨단부

A, B, C : 침착 영역

L : 인덕터

본 발명의 접점 구조물의 제 1 예는 도 5-7에 도시되어 있고, 제 2 예는 도 8a 및 8b에 도시되어 있다. 접점 구조물의 제 1 예의 제조 프로세스는 도 7a-7p에 도시되어 있고, 제 2 예의 제조 프로세스는 도 9a-9j에 도시되어 있다.

제 1 예에 관련하여, 도 5는 전형적으로 실리콘 기판인 기판(220) 상에 형성된 복수개의 콘택터(230)를 갖는 접점 구조물을 도시한 것이다. 기판은 실리콘이지만, 유리섬유, 세라믹, 알루미나 또는 그 밖의 유전성 재료를 기판용으로 사용할 수도 있다. 모든 콘택터(230)는 동일한 제조 프로세스로 실리콘 기판(220) 상에 형성한다. 이와 같은 반도체 제조 프로세스는 포토리소그래피 프로세스, 마이크로 가공 프로세스, 몰드 프로세스(핫 엠보싱, hot embossing) 등을 포함한다.

테스트 중인 반도체 웨이퍼(300)가 상향 이동하면, 콘택터(230)는 테스트할 웨이퍼(300) 상의 대응 접점 타겟(320, 전극 또는 접점 패드)과 접촉하게 된다. 접점 패드(320) 사이의 피치(pitch)는 30㎛ 또는 그 이하이다. 본 발명의 콘택터(230)는 웨이퍼(300)를 제조하는 반도체 제조 프로세스와 동일한 프로세스로 제조하기 때문에 동일한 피치로 용이하게 정렬시킬 수 있다.

실리콘 기판(220) 상의 콘택터(230)는 도 3에 도시된 바와 같이 프로브 카드(probe card) 상에 직접 실장할 수 있거나, 또는 리드를 갖는 통상의 IC 패키지와 같은 패키지에 몰딩하고 이 패키지를 프로브 카드 상에 실장할 수 있다. 콘택턱(230)는 매우 작은 사이즈로 제조할 수 있기 때문에, 본 발명의 콘택터를 실장하는 프로브 카드의 주파수 대역폭을 2㎓ 또는 그 이상으로 용이하게 증가시킬 수 있다. 또한 작은 사이즈로 인하여, 프로브 카드 상의 콘택터의 수는 예로서 2000개까지 증가시킬 수 있어서 32 또는 그 이상의 메모리 디바이스를 동시에 평행하게 테스트할 수 있다.

더욱이 본 발명의 콘택터(230)는 실리콘 기판(220) 상에 형성되기 때문에, 실리콘 기판의 온도 팽창율과 같은 환경변화는 테스트 중인 반도체 웨이퍼(300)의 것과 동일하다. 따라서 콘택터(230)와 패드(320) 사이의 정확한 위치선정을 테스트 중에 유지시킬 수 있다.

도 6a-6c는 콘택터(230)를 실리콘 기판(220) 상에 갖는 접점 구조물의 상세도로서, 프로브 카드 또는 IC 패키지와의 상호접속을 상기한 바와 같이 이루기 위한 3 가지 기본적인 유형의 전기통로를 예로서 설명하기 위한 것이다. 도 6a는 전기접속이 기판의 상부에 형성된 것이고, 도 6b는 전기접속이 기판의 하부에 형성된 것이며, 도 6c는 전기접속이 기판의 에지에 형성된 것이다. 기존의 IC 패키지 디자인 또는 프로브 카드 디자인의 어떠한 유형도 대부분 도 6a 내지 6c에 도시된 유형의 상호접속부 중 적어도 한 가지를 수용할 수 있다.

도 6a의 예는 기판(220) 상의 상호접속 트레이스(232, 또한 a로 표시)와 상호접속 패드(233)를 포함한다. 상호접속 트레이스(232)는 콘택터(230)로부터 상호접속 패드(233)로의 전기통로를 이룬다. 도 6b의 예는 상호접속 트레이스(232), 기판(220)을 관통하는 상호접속 패드(235) 및 기판(220)의 저부에서의 상호접속 패드(236)를 포함한다. 도 6c의 예에서, 상호접속 트레이스(232)는 기판(220)의 에지로 연장되어 있다. 각각의 예에서, 상호접속 트레이스(232)는 콘택터(230)의 작은 피치를 큰 피치로 부채꼴로 펼쳐서 프로브 카드나 IC 패키지에 맞추는 기능도 갖고 있다.

도 6a-6c에 도시된 바와 같이, 콘택터(230)는 수직부(b,d)와 수평 빔(c) 및 첨단부(e)로 이루어진다. 콘택터(230)의 첨단부(e)는 접점 타겟(320)에 대해 프레싱될 때 금속 산화물 층을 통한 침입에 필요한 스크러빙 효과(scrubbing effect)를 얻는데 적합하도록 뾰족하게 되어있다. 예로서, 웨어퍼(300) 상의 접점 타겟(320)이 그 표면 상에 알루미늄 산화물을 갖는 경우에, 스크러빙 효과는 낮은 접촉 저항을 갖는 전기접속을 이루는데 필요하다. 수평 빔(c)의 탄성력은 접점 패드(320)에 대해 적당한 접촉력을 부여한다. 수평 빔(c)의 탄성력에 의해 발생된 탄성은 또한 콘택터(230), 실리콘 기판(220), 접점 패드(320) 및 반도체 웨이퍼(300)의 사이즈의 차이 및 평면성의 변동을 보상하는 기능도 갖는다.

콘택터(230)의 재료로는 니켈, 알루미늄, 구리를 예로 들 수 있다. 첨단부(e)는 니켈 팔라듐, 로듐, 니켈 금, 이리듐 또는 다수의 다른 침착성 재료로 도금될 수 있다. 프로브 테스트용을 위한 콘택터의 사이즈의 일례는 접점 타겟(320) 사이의 피치가 50㎛이 경우에 전체 높이가 100-400㎛이고, 수평 길이는 50-400㎛이며, 두께는 30-60㎛이다.

도 7a-7p는 마이크로 가공기술을 통해 본 발명의 접점 구조물을 제조하기 위한 프로세스의 일례를 도시한 것이다. 도 7a에서, 예로서 구리로 된 얇은 금속 층(237)이 실리콘 기판(220) 상에 제공되어 있다. 금속 층(237)은 전기도금 프로세스를 통해 도 6의 상호접속 트레이스(232)와 콘택터(230)를 형성하기 위한 전기 전도성을 얻기 위한 시드 층이다. 상호접속 트레이스(232)와 콘택터(230)를 스퍼터링과 같은 다른 침착 프로세스를 통해 형성하는 경우에는 시드 층(237)은 불필요하다. 전기도금 프로세스는 도 7a-7p의 예에서 여러 번 반복하고 또한 유사 전도성 층을 사용하지만, 설명을 간단하게 하기 위하여 더 이상의 금속 층은 도시하지 않았다.

금속 층(237) 상에는 마모성 층(242)을 형성하는데, 이 위에 마이크로 가공수단이 마모성 층(242) 상에 도금패턴(plating pattern)을 직접 형성하기 위해 위치한다. 마모성 층(242)의 재료는 에폭시나 폴리이미드를 예로 들 수 있지만, 다른 재료도 사용할 수 있다. 마이크로 가공수단에는 전자 빔 가공수단, 레이저 빔 가공수단, 플라즈마 빔 가공수단 등이 있다. 도 7b의 예에서는 레이저 빔 소스(280)를 사용하여 미러(285)와 렌즈(290)를 통해 레이저를 마모성 층(242)에 적용하고 있다. 레이저 소스의 예에는 엑사이머(excimer) 레이저, 이산화탄소(CO₂) 레이저 및 Nd:YAG 레이저가 있다.

도금패턴은 전자-열 에너지를 사용하여 도 7c에 도시된 바와 같이 마모성 층(242)에 형성한다. 전기도금은 레이저 빔 가공수단에 의해 형성된 패턴 상에 도 7d와 같이 실행하여 도 6a-6c에 일부(a) 도시된 상호접속 트레이스(232)를 만든다. 상호접속 트레이스(232)와 후속 도금 프로세스에서의 콘택터(230)를 위한 전도성 재료의 예로는 니켈, 알루미늄 및 구리가 있다. 도 7e에 도시된 단계는 마모성 층(242) 상에 또 다른 마모성 층(243)을 형성하는 것이다. 레이저 빔을 마모성 층(243) 상에 적용하여 콘택터(230)의 기부를 형성한다. 즉 도금 프로세스를 적용하여 도 6a-6c에 일부(b) 도시된 콘택터(230)의 기부 빔을 도 7f에 도시된 바와 같이 만든다. 도 7f에서 과도금된 부분은 그라인딩(평면화) 프로세스로 제거하여 도 7g와 같이 마무리한다.

콘택터(230)의 수평 빔을 만들기 위해 또 다른 마모성 층 형성 프로세스를 실행하여 층(243) 상에 마모성 층(244)을 도 7h에 도시된 바와 같이 형성한다. 다음에 마모성 층(244) 상에 레이저 트리밍(trimming) 프로세스를 실행하여 도 7h에서의 수평 빔(c)을 위한 패턴을 형성하고, 패턴 상에 다시 전기도금하여 도 7i에 도시된 바와 같이 수평 빔을 만든다. 도 7i의 과도금된 부분은 도 7g의 프로세스로 제거한다.

도 7k에 도시된 바와 같이, 또 다른 마모성 층(246)을 층(244) 상에 형성하고, 레이저 빔 가공수단을 사용하여 콘택터(230)의 수직 빔을 위한 패턴을 형성한다. 도 6a-6c의 수직 빔(d)은 도 7l에 도시된 바와 같이 수평 빔의 한 단부에 형성한다. 도 7l에서 과도금된 부분은 도 7m의 프로세스로 제거한다. 도 7n과 7o는 전술한 바와 유사한 레이저 트리밍과 전기도금 공정을 이용하여 콘택터(230)의 첨단부(e)를 형성하는 프로세스를 도시한 것이다. 첨단부(e)의 재료로는 니켈 팔라듐, 로듐, 니켈 금, 이리듐 또는 기타 다수의 침착성 전도성 재료가 있다.

도 7p에서는 마모성 층(242,243,244,246,248)을 특수한 솔벤트를 사용하여 박리한다. 얇은 금속 층(237)과 같은 시드 층을 제거하는 데에는 에칭 프로세스를 사용할 수 있다. 전술한 바와 같이, 콘택터(230)와 상호접속 트레이스(232)는 레이저 빔 가공수단과 같은 마이크로 가공기술을 이용하여 실리콘 기판(220) 상에 형성한다.

도 8a 및 8b는 본 발명의 접점 구조물의 제 2 예를 도시한 것이다. 이 예에서는 접점 구조물이 그 구조가 전술한 제 1 예보다 간단한 콘택터(530)를 갖는다. 콘택터(530)는 전형적으로 실리콘 기판 또는 유전체 기판인 기판(520) 상에 형성한다. 콘택터(530)는 수평 빔과 수직 빔으로 이루어지는데, 수평 빔은 콘택터가 접점 타겟에 대해 프레싱될 때 탄성력을 발휘한다. 리세스(550)는 기판(520) 상에서 수직 빔의 아래에 위치하여 접점 구조물이 도 8a 및 8b에서 하향으로 프레싱될 때 접촉력을 부여하기 위해 들어갈 수 있는 자유공간을 제공한다.

도 8b의 예에서, 콘택터(530)에 접속된 상호접속 트레이스(532)는 인쇄회로기판이나 패키지(비도시)와 같은 외부 콤포넌트와의 상호접속을 이루기 위한 것이다. 도 8a의 예에서와 같이, 이와 같은 상호접속부는 외부 콤포넌트와 콘택터(530) 사이에 직접 형성될 수도 있다. 도 8a 및 8b에 도시되어 있는 얇은 금속 층(537)은 후술하는 바와 같이 콘택터(530)를 형성하기 위한 전기도금 프로세스를 위한 시드 층으로서 작용한다.

도 5의 예와 유사한 제 2 예의 접점 구조물에 있어서, 복수개의 콘택터(530)를 공통 기판(520) 상에 형성할 수 있다. 모든 콘택터(530)는 동일한 제조 프로세스로 실리콘 기판(520) 상에 동시에 형성한다. 이와 같은 제조 프로세스에는 포토리소그래피 프로세스, 마이크로 가공 프로세스, 몰드 프로세스(핫 엠보싱) 등이 있다.

실리콘 기판(520) 상의 콘택터(530)는 도 3에 도시된 바와 같이 프로브 카드 상에 직접 실장할 수 있거나, 또는 리드를 갖는 전통적인 IC 패키지와 같은 패키지에 몰딩하고 이 패키지를 프로브 카드 상에 실장할 수 있다. 콘택터(530)는 매우 작은 사이즈로 제조할 수 있으므로, 본 발명의 접점 구조물을 실장하는 프로브 카드의 주파수 대역폭은 2㎓ 또는 그 이상으로 용이하게 증가시킬 수 있다. 또한 작은 사이즈로 인하여 프로브 카드 상의 콘택터 수를 예로서 2000 개까지 증가시킬 수 있고, 이에 따라서 32 또는 그 이상의 메모리 디바이스를 동시에 평행하게 테스트할 수 있다.

더욱이 본 발명의 콘택터(530)는 실리콘 기판(520) 상에 형성되기 때문에, 접점 구조물의 실리콘 기판(520)의 온도 팽창율과 같은 환경변화에 의해 야기된 변동조건은 테스트 중인 반도체 웨이퍼(300)의 변동조건과 동일하다. 따라서 콘택터(530)와 웨이퍼(300) 상의 접점 패드 사이의 정확한 위치선정이 테스트 중에 유지될 수 있다.

콘택터(530)의 재료로는 니켈, 알루미늄, 구리를 예로 들 수 있다. 콘택터(530)의 첨단부(e)는 니켈 팔라듐, 로듐, 니켈 금, 이리듐 또는 다수의 다른 침착성 재료로 도금할 수 있다. 프로브 테스트용을 위한 콘택터(530)의 사이즈의 일례는 접점 타겟 사이의 피치가 50㎛이 경우에 전체 높이가 100-400㎛이고, 수평 길이는 50-400㎛이며, 두께는 30-60㎛이다.

도 9a-9j는 마이크로 제조기술을 통해 본 발명의 접점 구조물을 제조하기 위한 일례의 프로세스를 도시한 것이다. 도 7a-7p를 참조로 하여 설명한 마이크로 가공 프로세스와 같은 다른 프로세스도 사용할 수 있지만, 이하 포토리소그래피 프로세스를 기초로 하여 제조 프로세스를 설명한다.

도 9a에서, 포토레지스트 층(542)은 포토리소그래피 프로세스로 기판(520) 상에 형성한다. 포토리소그래피 프로세스는 포토레지스트 코팅, 마스킹, 노출 및 포토레지스트 박리와 같은 당업계에 잘 알려진 단계로 이루어진다. 도시하지는 않았지만, 포토레지스트 층(542) 상에는 포토 마스크가 정렬되어 포토레지스트 층(542)이 포토 마스크에 인쇄된 패턴을 기초로 하여 자외선 광에 노출되도록 되어 있다. 포지티브 작용 포토레지스트를 사용하는 경우에는, 포토 마스크의 불투명 부분으로 피복된 포토레지스트는 노출 후에 경화된다. 레지스트의 노출부는 용해시키고 세척으로 제거하여 에칭 영역으로 한정되는 도 9a의 포토 마스크 층(542)을 남긴다.

에칭 프로세스를 통해 움푹한 부분(그루브)을 도 9b에 도시된 바와 같이 기판(520) 상에 형성한다. 도 9a의 포토레지스트 층(542)은 용해 솔벤트를 사용하여 제거한다. 도 9c에서는 희생부(548)를 기판(520)의 움푹한 부분에 형성한다. 희생부(548)는 예로서 실리콘 산화물(SiO₂)로 구성되며, 화학증착(CVD)과 같은 침착 프로세스로 형성한다. 얇은 금속 층(537)은 기판 상에서 도금 시드 층으로서 작용한다.

도 9d에서는 포토레지스트 층(543)을 상기한 바와 동일한 포토리소그래피 프로세스를 사용하여 기판 상에 형성한다. 즉 침착 영역(A)이 포토레지스트 층(543)에서 한정된다. 한정된 영역(A)에 전기도금 전도성 재료를 도금하여 도 9e에 도시된 바와 같이 콘택터(530)의 수평 빔을 형성한다. 전도성 재료에는 구리, 니켈, 알루미늄 등이 있다.

콘택터(530)의 수직 빔을 형성하기 위하여 전술한 프로세스를 반복한다. 상기한 바와 동일한 포토리소그래피 프로세스를 사용하여 포토레지스트 층(545)을 도 9f에 도시된 바와 같이 기판 상에 형성한다. 즉 침착 영역(B)이 포토레지스트 층(545)에서 한정된다. 한정된 영역(B)에 상기한 전도성 재료로 전기도금하여 도 9g에 도시된 바와 같이 콘택터(530)의 수직 빔을 형성한다.

콘택터(530)의 첨단부는 전술한 바와 동일한 프로세스로 형성한다. 먼저 도 9h에 도시된 바와 같이, 포토레지스트 층(547)을 전술한 바와 동일한 포토리소그래피 프로세스를 사용하여 기판 상에 형성한다. 즉 침착 영역(C)이 포토레지스트 층(547)에서 한정된다. 한정된 영역(C)에 전도성 재료를 전기도금하여 도 9i에 도시된 바와 같이 콘택터(530)의 첨단부를 형성한다. 첨단부는 수평 빔과 수직 빔에 사용된 것과 동일한 전도성 재료를 사용할 수 있지만, 니켈 팔라듐, 로듐, 니켈 금 및 이리듐을 재료로 사용하는 것이 바람직하다.

도 9j에서는 포토레지스트 층(543,545,547)과 희생부(548)를 특수한 솔벤트를 사용하여 박리한다. 이렇게 하여 전술한 바와 같은 수평 빔과 수직 빔을 갖는 콘택터(530)가 포토리소그래피 기술에 의해 실리콘 기판(520) 상에 형성되었다. 도 9j의 접점 구조물에 있어서, 리세스(550)는 기판(520) 상에서 콘택터(530)가 하향으로 프레싱될 때 접촉력을 부여하기 위해 들어갈 수 있는 자유공간을 제공한다.

이상 본 발명의 바람직한 실시예만을 예시하고 설명했지만, 본 발명의 정신과 범주 및 첨부된 특허청구범위 내에서는 전술한 기술적 사상에 여러 가지 변형과 수정이 가능하다.

본 발명에 따른 접점 구조물은 차세대 반도체 기술의 테스트 요건을 만족시키기 위한 매우 높은 주파수 대역폭을 갖는다. 접점 구조물은 반도체 제조 프로세스에서 사용된 최신 소형화 기술을 통해 형성되기 때문에, 다수의 콘택터를 작은 스페이스에 정렬시킬 수 있는데, 이것은 다수의 반도체 디바이스를 동시에 테스트하는데 적합하다. 또한 다수의 콘택터를 수공처리하지 않는 마이크로 제조기술을 이용하여 기판에 동시에 제작하기 때문에, 접점 성능에 있어서 품질의 균일성, 높은 신뢰성 및 긴 수명을 얻을 수 있다. 아울러 콘택터를 테스트 중인 디바이스와 동일한 재료로 제조할 수 있기 때문에, 테스트 중인 디바이스의 온도 팽창계수를 보상할 수 있으므로 위치상 에러를 피할 수 있다.

Claims

접점 타겟과 전기접속을 이루기 위한 접점 구조물에 있어서,

유전체 기판; 및

마이크로 가공 프로세스에 의해 유전체 기판 상에 형성된 콘택터-상기 콘택터는 수평부와, 수평부의 한 단부 상에 수직으로 형성된 접점부를 가짐-를 포함하되,

상기 콘택터의 수평부는 콘택터가 접점 타겟에 대해 프레싱될 때 접촉력을 발생시키도록 되어 있는 접점 구조물.
제1항에 있어서, 상기 유전체 기판 상의 상호접속 트레이스를 더 포함하되,

상기 상호접속 트레이스의 한 단부는 상기 콘택터에 접속되고, 다른 단부는 상기 콘택터를 외부 콤포넌트에 전기접속시키는 접점 구조물.
제1항에 있어서, 상기 콘택터는 금속으로 구성되며, 마이크로 가공수단에 의해 제공되는 전자-열 에너지에 의해 직접 형성된 침착 영역 상에서 실행된 침착 프로세스를 통해 형성되는 접점 구조물.
제1항에 있어서, 상기 콘택터는 상기 유전체 기판과 상기 수평부 사이의 기부를 더 포함하되, 상기 기부는 상기 콘택터의 수평부와 접점부를 지지하는 수직 빔인 접점 구조물.
제1항에 있어서, 상기 마이크로 가공 프로세스는 레이저 빔 마이크로 가공수단에 의해 실행되는 접점 구조물.
제1항에 있어서, 상기 마이크로 가공 프로세스는 전자 빔 마이크로 가공수단에 의해 실행되는 접점 구조물.
제1항에 있어서, 상기 마이크로 가공 프로세스는 플라즈마 빔 마이크로 가공수단에 의해 실행되는 접점 구조물.
접점 타겟과 전기접속을 이루기 위한 접점 구조물에 있어서,

외부 콤포넌트와의 전기접속을 이루기 위한 상호접속 트레이스를 갖는 실리콘 기판; 및

마이크로 가공 프로세스를 통해 상기 실리콘 기판 상에 형성된 콘택터-상기 콘택터는 상호접속 트레이스에 전기접속되어 있으며, 수평부와 수평부의 한 단부에 수직으로 형성된 접점부를 가짐-를 포함하되,

상기 콘택터의 수평부는 콘택터가 접점 타겟에 대해 프레싱될 때 접촉력을 발생시키도록 되어 있는 접점 구조물.
제8항에 있어서, 상기 콘택터는 금속으로 구성되며, 마이크로 가공수단에 의해 제공된 전자-열 에너지에 의해 직접 형성된 침착 영역 상에서 실행된 침착 프로세스를 통해 형성되는 접점 구조물.
제8항에 있어서, 상기 콘택터는 상기 실리콘 기판과 상기 수평부 사이의 기부를 더 포함하되, 상기 기부는 상기 콘택터의 수평부와 접점부를 지지하는 수직 빔인 접점 구조물.
제8항에 있어서, 상기 마이크로 가공수단은 레이저 빔 가공수단, 전자 빔 가공수단 또는 플라즈마 빔 가공수단 중 어느 하나에 의해 실행되는 접점 구조물.
접점 타겟과 전기접속을 이루기 위한 접점 구조물에 있어서,

리세스(그루브)를 표면에 갖는 유전체 기판; 및

마이크로 제조 프로세스를 통해 상기 유전체 기판 상에 형성된 콘택터-상기 콘택터는 고정 단부와 자유 단부를 갖는 수평부와, 자유 단부 상에 실장된 접점부를 포함하며, 고정 단부는 유전체 기판에 접속되어 있고, 자유 단부는 유전체 기판의 리세스 상에 위치함-를 포함하되,

상기 콘택터의 수평부는 콘택터가 접점 타겟에 대해 프레싱될 때 수평부의 자유 단부가 상기 리세스로 들어가서 접촉력을 발생시키도록 되어 있는 접점 구조물.
제12항에 있어서, 상기 마이크로 제조 프로세스는 포토리소그래피 프로세스 또는 마이크로 가공 프로세스인 접점 구조물.
제12항에 있어서, 상기 콘택터와 상기 리세스는 포토리소그래피 프로세스를 통해 상기 유전체 기판 상에 형성되되,

금속으로 구성되는 상기 콘택터는 상기 유전체 기판 상에 포토 마스크를 형성한 후에 침착 프로세스를 통해 형성되며, 상기 리세스는 상기 유전체 기판 상에 형성된 희생부를 제거하여 형성되는 접점 구조물.
제12항에 있어서, 상기 콘택터는 복수개의 포토리소그래피 프로세스를 반복하여 상기 유전체 기판 상에 형성되되,

각각의 포토리소그래피 프로세스는 포토레지스트 코팅, 마스킹, 노출, 포토레지스트 박리 및 전도성 재료의 침착의 단계를 포함하는 접점 구조물.
제14항에 있어서, 상기 유전체 기판 상의 상기 희생부는 실리콘 산화물로 구성되며, 상기 유전체 기판 상에 콘택터를 형성한 후에 제거되어 상기 리세스로 형성되는 접점 구조물.