JP4678918B2 - プローブカード用コンタクトストラクチャの製造方法 - Google Patents
プローブカード用コンタクトストラクチャの製造方法 Download PDFInfo
- Publication number
- JP4678918B2 JP4678918B2 JP2000197874A JP2000197874A JP4678918B2 JP 4678918 B2 JP4678918 B2 JP 4678918B2 JP 2000197874 A JP2000197874 A JP 2000197874A JP 2000197874 A JP2000197874 A JP 2000197874A JP 4678918 B2 JP4678918 B2 JP 4678918B2
- Authority
- JP
- Japan
- Prior art keywords
- contactor
- substrate
- manufacturing
- contact structure
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
- H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
- H01R11/11—End pieces or tapping pieces for wires, supported by the wire and for facilitating electrical connection to some other wire, terminal or conductive member
- H01R11/18—End pieces terminating in a probe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
- H01R13/2464—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
【発明の属する技術分野】
この発明は、電気回路や部品のコンタクト(接続)パッドやリードのようなコンタクトターゲット(接続対象)と電気接続を確立するためのコンタクトストラクチャの製造方法に関する。特に本発明は、半導体ウェハ、半導体チップ、半導体部品パッケージ又はプリント回路基板などをテストするためのプローブカードで使用する、コンタクトストラクチャを、高周波数帯域、小さなピンピッチ、高いコンタクト性能を有するように製造する方法に関する。
【0002】
【従来の技術】
LSIやVLSI回路のような、高密度で高速度の電子部品をテストする場合には、例えばプローブコンタクタのような、高性能なコンタクトストラクチャ、あるいはテストコンタクタを使用しなくてはならない。本発明におけるコンタクトストラクチャは、半導体ウェハや半導体ダイのテスト、あるいはバーンインというような応用を対象としているが、そのような技術のみに限定されるものではなく、半導体パッケージ部品やプリント回路基板等のテストやバーンインへの応用、あるいは試験以外のより一般的で広範囲な応用にも実施可能である。また、本発明のコンタクトストラクチャは、ICリード、ICパッケージング、その他の電気接続を含む一般の応用にも使用できる。しかし、説明を簡便にするために、以下における本発明の開示では、主に半導体ウェハテストで使用するプローブカードへの応用を基にして、本発明の説明をする。
【0003】
被試験半導体部品が半導体ウェハである場合、ICテスタのような半導体テストシステムは、一般に自動ウェハプローバのような基板用ハンドラに接続して用いられる。そのような構成例を、第1図に示す。この図において、半導体テストシステムは通常、別のハウジングであるテストヘッドを有しており、そのテストヘッドはケーブル束でテストシステム本体に接続されている。テストヘッドと基板用ハンドラは、機械的に位置合わせされ、互いに機械的および電気的に接続される。試験される半導体ウェハは、基板用ハンドラ400によって、テストヘッド上のテスト位置に自動的に供給される。
【0004】
テストヘッド上で、被試験半導体ウェハは、半導体テストシステムが発生するテスト信号を受ける。被試験半導体ウェハから、そのテスト信号の応答結果として発生される出力信号は、半導体テストシステムに送信され、そこで期待値と比較され、被試験半導体ウェハ上のIC回路が、正常に機能しているかどうかが検証される。
【0005】
第1図では、テストヘッド100と基板用ハンドラ400は、インタフェース部140を介して接続されている。インタフェース部140は、例えばパフォーマンスボード120、同軸ケーブル、ポゴピン、およびコネクタ等で構成されている。パフォーマンスボード120は、テストヘッドに固有の配置に応じた電気回路接続を有するプリント回路基板である。第2図において、テストヘッド100は、半導体テストシステムのテストチャンネル(テスタピン)の数に対応する数のプリント回路基板150を有する。プリント回路基板150のそれぞれは、パフォーマンスボード120の対応するコンタクトターミナル(接続端子)121を接続するためのコネクタ160を有している。またフロッグリング130が、基板用ハンドラ400に対して正確に接触位置を検証できるように、パフォーマンスボード120上に搭載されている。フロッグリング130は、例えば、ZIFコネクタ又はポゴピンによって形成される多数のコンタクトピン141を有しており、同軸ケーブル124を介して接続端子121に接続している。
【0006】
第1図および第2図に示すように、テストヘッド100は基板用ハンドラ400上に設置され、インタフェース部品140を介して、機械的および電気的に基板用ハンドラに接続する。一般に、基板用ハンドラ400に対するテストヘッド100の移動は、モータ510を有するマニピュレータ500を使用して行われる。基板用ハンドラ400では、被試験半導体ウェハ300は、チャック180上に搭載される。この例では、プローブカード170は、被試験半導体ウェハ300の上部に設けられている。プローブカード170は、テスト時に回路端子、すなわち被試験半導体ウェハ300上のIC回路の各コンタクトターゲット(接続対象)と接触するための、例えばカンチレバーやニードル(針)のような、多数のプローブコンタクタ(コンタクトストラクチャ)190を有している。
【0007】
プローブカード170の電気端子、すなわち接触用リセプタクルは、フロッグリンク130に設けられた接続ピン141に電気的に接続される。これら接続ピン141はさらに、パーフォーマンスボード120の接続端子121に接続され、その接続端子121は、それぞれテストヘッド100のプリント回路基板150に、同軸ケーブル124を介して接続されている。さらにプリント回路基板150は、例えば数百の内部ケーブルを有するケーブル束110を介して、半導体テストシステム本体に接続されている。
【0008】
このような構成において、プローブコンタクタ190は、被試験半導体ウェハにテスト信号を送り、その応答結果としての出力信号を受けるために、チャック180上にある半導体ウェハ300の表面と接触する。被試験半導体ウェハ300上のIC回路が正常に機能しているかどうかを検証するために、半導体ウェハ300からの出力信号は、半導体テストシステムが発生する期待値と比較される。
【0009】
第3図は、第2図のプローブカード170の底面図である。この例では、プローブカード170には、ニードルまたはカンチレバーと呼ばれるプローブコンタクタ190を上部に複数個設置した、エポキシリングが設けられている。第2図において、半導体ウェハ300を搭載したチャック180が上方に移動すると、プローブコンタクタ190の先端は、半導体ウェハ300の接続パッドや接続バンプ(突起)に接触する。プローブコンタクタ190の他端は、電線194に接続され、更にその電線194は、プローブカード170上に形成された伝送ライン(図には無い)に接続されている。プローブカード170の伝送ラインは、第2図のポゴピン141に接触するための電極197に接続されている。
【0010】
一般に、プローブカード170は、アース層、電源層、および複数の信号送信ライン層により構成されたポリイミド多層基板で構成されている。周知のように、ポリイミドの例えば誘電率や透磁率のような定数の関係、プローブカード170内の信号のインダクタンスとキャパシタンスのような様々なパラメータの平衡を保つようにすることで、例えば50オームのような、特性インピーダンスが得られるように、各伝送ラインは設計されている。従って、これら信号伝送ラインはインピーダンスが整合しており、被試験ウェハ300に対する高周波数帯域での動作が実現できる。このため信号伝達ラインは、パルス信号の定常状態では小さな電流を供給し、被試験部品の出力切り替え時には、高電流ピークを供給することができる。またプローブカード170には、ノイズ除去のために、電源層とグラウンド層間に、キャパシタ193とキャパシタ195が設けられている。
【0011】
上記の従来技術によるプローブカードにおける、周波数帯域の限界を説明するために、プローブカード170の等価回路を第4図に示す。第4図(A)と第4図(B)に示すように、プローブカード170の信号伝送ラインは、電極197から、ストリップライン196(インピーダンス整合している)、電線194、そしてニードル(プローブコンタクタ)190に達している。第4図(C)に示すように、電線194とニードル190はインピーダンス整合していないので、高周波数帯域ではこれらの部分は、インダクターLとして作用する。電線194とニードル190の長さは、全体として20−30mm程度であるから、被試験部品を高周波数帯域でテストする場合には、大幅にそのテスト可能周波数が制限される。
【0012】
プローブカード170の周波数帯域を制限する他の要因は、第4図(D)と第4図(E)に示すように、電源用ニードルとグラウンド用ニードルである。テスト時に電源ラインが充分な電流を高速に被試験部品に供給できるのであれば、部品テストにおける動作帯域の制限は深刻ではない。しかし、電源を被試験部品に供給するために直列に接続された電線194とニードル190は、インダクタと等価(第4図(D))であるので、電源ラインの高速の電流動作を制限する。電源と信号をグラウンド接続するために直列に接続される電線194とニードル190は、等価的にインダクター(第4図(E))となるため、高速の電流動作は大幅に制限される。
【0013】
また、電源ラインへのノイズやサージパルスを除去することにより、テスト時の被試験部品の適切な機能が確保できるように、キャパシタ193とキャパシタ195が、電源ラインとグラウンドラインの間に接続されている。キャパシタ193は、例えば10マイクロファラッドのような比較的大きな値をとり、必要に応じてスイッチを用いて切り離しできる。キャパシタ195は、例えば0.01マイクロファラッドのような比較的小さな値をとり、DUT(被試験部品)の近くに固定的に設けられている。これらのキャパシタは、電源ラインに対する高周波数除去(デカップリング)として作用する。つまり、キャパシタがプローブコンタクタの高周波数性能を制限してしまう。
【0014】
従って、上記のプローブコンタクタにおいては、その周波数帯域が200MHz程度に制限されてしまい、最近の半導体部品のテストには不十分となっている。半導体試験の業界では、現在では1GHz以上の動作帯域となっているICテスターの周波数帯域機能に、少なくとも等しい程度の周波数帯域が、近い将来のプローブコンタクタに必要になるであろうと見られている。また、業界では、テスト処理量を向上させるために、並列に例えば32個以上のような、多数の半導体部品、特にメモリーのような半導体部品を取り扱えるプローブカードが望まれている。
【0015】
従来技術では、第3図に示すようなプローブカードとプローブコンタクタは、手作業で製造され、品質にばらつきがあった。このような品質のばらつきは、サイズの違い、周波数、コンタクト力、抵抗などのばらつきがある。一般のプローブコンタクタでは、コンタクト性能を不確かにしている他の原因は、試験時のプローブコンタクタと半導体ウェハの温度変化による膨張率が異なる状況下で、温度変化が生じることにある。従って、温度が変化すると、両者間のコンタクト位置が異なってしまい、コンタクト力、コンタクト抵抗、周波数帯域に悪影響を与えてしまう。
【0016】
本出願の発明者は、1999年6月19日提出の米国特許出願番号09/099,614と、1999年4月30日提出の米国特許出願番号09/303,475とにおいて、従来技術を解決するコンタクトストラクチャとその製造方法を開示している。しかし、そのようなコンタクトストラクチャを製造する方法として、上述の特許出願には開示されていない様々な他の方法がある。
【0017】
【発明が解決しようとする課題】
したがって、本発明の目的は、高周波数帯域、高ピン数、高コンタクト性能、高信頼性を達成することができ、コンタクトターゲットに電気的に接触する為のコンタクトストラクチャを製造する方法を提供することにある。
【0018】
また、本発明の他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャであって、次世代半導体技術のテスト要件を満たすことのできる高周波数帯域を有するコンタクトストラクチャを製造する方法を提供することにある。
【0019】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャであって、同時に多数の半導体部品を並列にテストするのに適したコンタクトストラクチャを製造する方法を提供することにある。
【0020】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャであって、手作業を用いることなく、半導体製造過程を用いて製造する方法を提供することにある。
【0021】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャを、プラスチック・モールディング(ホットエンブロシング)の行程を用いて製造する方法を提供することにある。
【0022】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャを、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いて製造する方法を提供することにある。
【0023】
また、本発明の更に他の目的は、半導体部品テストなどの応用に使用する電気接続を確立するためのコンタクトストラクチャであって、被試験半導体ウェハの温度膨張率を補正できるコンタクトストラクチャを製造する方法を提供することにある。
【0024】
【課題を解決するための手段】
本発明では、コンタクトターゲットと電気接続を確立するためのコンタクトストラクチャは、平らな表面を有する基板上に、プラスチック・モールディング技術あるいはグレートーン・フォトマスクを用いたフォトリソグラフィー技術によるマイクロファブリケーション技術を用いて形成したコンタクタにより構成されている。
【0025】
本発明の1の態様において、コンタクタを有するコンタクトストラクチャを製造する方法は、プラスチック・モールディング行程を用いる。この製造方法は、平らな表面を有した基板を供給するステップと、その基板の平表面上にプラスチック層を形成するステップと、その基板上に形成するコンタクタの一部を表す形状を有したモールド・インサートをプラスチック基板上に位置合わせするステップと、高温度状態下においてモールド・インサートをプラスチック層に押し込むステップと、低温度環境下においてプラスチック層上のモールド・インサートを取り出すことによりモールド・インサートの形状をプラスチック層に転写するステップと、コンタクタを形成する為にプラスチック層上に形成されたメッキパターンをエレクトロプレート(電気メッキ)するステップと、コンタクタの残りの部分を形成する為に他のモールド・インサートの押し込みと取り出しを繰り返すステップと、上記基板から1またはそれ以上の数のプラスチック層を除去するステップと、の各ステップで構成されており、コンタクタは水平部と、水平部の端に垂直に形成したコンタクト部を有しており、コンタクタがコンタクトターゲットに押されるときに、水平部がコンタクト力を生成する。
【0026】
本発明の他の態様においては、コンタクタを有したコンタクトストラクチャーを製造する方法は、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いる。この製造方法は、平らな表面を有した基板を供給するステップと、その基板の平表面上にフォトレジスト層を形成するステップと、透明部、オパーク(不透明)部および半透明部によりコンタクタの形状を現したフォトマスクをフォトレジスト層上に位置合わせするステップと、フォトレジスト層を露光し、フォトマスクから転写したコンタクタの形状をフォトレジスト層上にメッキパターンとして形成するために、凝固していないフォトレジストを除去するステップと、コンタクタを形成する為にフォトレジスト層上のメッキパターンをエレクトロプレート(電気メッキ)するステップと、コンタクタの残りの部分を形成する為に上記の行程を繰り返すステップと、上記基板から1またはそれ以上の数のフォトレジスト層を除去するステップと、の各ステップで構成されており、コンタクタは水平部と、水平部の端に垂直に形成したコンタクト部を有しており、コンタクタがコンタクトターゲットに押されるときに、水平部がコンタクト力を生成する。
【0027】
本発明によれば、コンタクトストラクチャは、次世代半導体技術のテスト要求を満たす高周波数特性を有する。コンタクトストラクチャは、半導体製造過程で使用する近代的なミニチュアリゼーション(微細化)技術を用いて形成されるので、多数の半導体部品を同時にテストするのに適した多数のコンタクタを、微小間隔で並列に形成させることができる。本発明のコンタクトストラクチャは、ICリード、ICパッケージング、その他の電気接続を含む一般の応用に使用することも可能である。
【0028】
手作業を用いることなく、マイクロファブリケーション技術を用いて多数のコンタクタを同時に生成するので、均一な品質と、高信頼性、コンタクト性能の長寿命化を達成できる。また、本発明のコンタクタは、被試験部品の基板材料と同じ材料の基板上に形成されるので、被試験部品の温度膨張率を補正することが可能であり、位置エラーを避けることが出来る。
【0029】
【発明の実施の形態】
本発明のコンタクトストラクチャの第1例を、第5図と第6図(A)−第6図(C)に示している。そして、本発明のコンタクトストラクチャの第2例を、第10図(A)と第10図(B)に示している。コンタクトストラクチャの第1例の製造過程を、第7図(A)−第9図(M)と第14図(A)−第15図(G)に示しており、コンタクトストラクチャの第2例の製造過程を、第11図(A)−第13図(N)と第16図(A)−第16図(E)に示している。
【0030】
第1例に関して、第5図は、一般にシリコン基板である基板220上に形成した複数のコンタクタ230を有するコンタクトストラクチャを示している。グラスファイバー、セラミック、アルミナ、その他の誘電材料をこの基板として使用することも可能である。コンタクタ230の全ては、同時にシリコン基板220上に同じ半導体製造過程を用いて作成される。半導体製造過程はフォトリソグラフィー過程、マイクロマシン過程、プラスチック・モールディング過程(ホットエンボシング)等を含む。
【0031】
被試験半導体ウェハ300が上方に移動すると、コンタクタ230は、被試験ウェハ300上のコンタクトターゲット(接続対象:電極又は接続パッド)320に接触する。コンタクトターゲット320間のピッチは、50マイクロメータかそれ以下の小ささである。本発明のコンタクタ230は、半導体ウェハ300と同じ半導体製造行程により製造されるので、多数のコンタクタを小さなピッチで整列することが出来る。
【0032】
シリコン基板220上のコンタクタ230は、第3図に示すように直接にプローブカード上に搭載することもできるし、リード付きの一般的なICパッケージのようなパッケージにモールドして封入し、プローブカード上にそのパッケージを搭載するようにもできる。コンタクタ230を最小のサイズで製造できるので、本発明のコンタクタを搭載したプローブカードは、その周波数帯域を容易に2GHzまたなそれ以上に増大できる。またそのサイズが微細であるので、本発明のコンタクタをプローブカード上に搭載できる数を例えば2000個等のように増大することができ、その結果例えば32個またはそれ以上の数のメモリデバイスを同時に並列に試験することができる。
【0033】
さらに本発明のコンタクタ230はシリコン基板220上に形成されるので、例えばシリコン基板の温度膨張率のような環境による変化は、被試験半導体ウェハの温度膨張率の変化と同じである。従って、コンタクタ230と接続パッド320間の正確な位置あわせが、全テスト間を通じて保たれる。
【0034】
第6図(A)−第6図(C)は、シリコン基板220上にコンタクタ230を有するコンタクトストラクチャをより詳細に示す。上述したようなプローブカードまたはICパッケージとの相互接続を確立するために、そのような相互接続を形成するための電気経路の3種類の基本的な構造を第6図(A)−第6図(C)に示している。第6図(A)は、基板の上部にそのような電気接続を構成した例を示している。第6図(B)は、基板の底部(裏面)に電気接続を構成した例を示し、第6図(C)は、基板の端部に電気接続を構成した例を示す。ICパッケージデザインまたはプローブカードデザインのほとんどの場合において、第6図(A)−第6図(C)の相互接続タイプの少なくとも1つに対応することが出来る。
【0035】
第6図(A)の例は、符号”a”でも示している相互接続トレイス232と、相互接続パッド233を、基板220上に有している。相互接続トレイス232は、コンタクタ230から相互接続パッド233への電気通路を形成する。第6図(B)の例は、相互接続トレイス232、基板220貫通する相互接続パッド235、および基板220の底面の相互接続パッド236を有している。第6図(C)の例では、相互接続トレイス232は基板220の端部に延長する。それぞれの例では、相互接続トレイス232は、プローブカードやICパッケージのサイズに適合するように、コンタクタ230の小さなピッチをより広いピッチにファンアウト(広げる)させる機能も果たす。
【0036】
第6図(A)−第6図(C)に示すように、コンタクタ230は垂直部bとd、水平部c、先端部eを有する。コンタクタ230の先端部eは、コンタクトターゲット320に押されたときにメタルオクサイド(金属酸化)層を貫通することができるように(スクラビング効果)、先端が尖っていることが好ましい。例えば、ウェハ300上のコンタクトターゲット320の表面にアルミナオクサイド(アルミナ酸化)膜を有する場合は、低抵抗で電気接続を確立するためには、そのようなスクラビング効果が必要である。水平部cのバネ力は、コンタクトパッド320に対して適切なコンタクト力を供給できる。水平部cのバネ力による弾力は、コンタクタ230、シリコン基板220、コンタクトパッド320、半導体ウェハ300のサイズの違いや平面度の違いを補償する働きも果たす。
【0037】
コンタクタ230の材料の例としては、ニッケル、アルミニウム、ロジウム、銅を含む。先端部eは、ニッケルパラジウム、ロジウム、ニッケル金、イリジウム、その他のデポジション可能な材料でメッキしてもよい。本発明のコンタクタをテストプローブの応用に使用する場合の寸法例としては、全体の高さ100−400um(マイクロメータ)、水平の長さ50−400um、コンタクトターゲット320間のピッチ50umの時に約30−60umである。
【0038】
第7図(A)−第9図(M)は、プラスチック・モールディング(ホットエンボシング)技術を介して、本発明のコンタクトストラクチャを製造する過程例を示している。製造方法の他の例として、グレートーン・フォトマスクをフォトリソグラフィー行程に用いた場合を第14図(A)−第15図(G)に示している。第7図(A)−第9図(M)のモールディング技術を用いた製造方法は、一度のモールディング行程で、コンタクタを複数レベル形成するのに有利である。例えば、第5図と第6図に示した垂直部と水平部は同時に製造される。
【0039】
第7図(A)では、例えば銅で構成した薄い金属層237が、シリコン基板220上に備えられる。金属層237は、電気メッキ行程を介して、第6図の相互接続トレイス232やコンタクタ230を形成する際の、シード層として用いるものである。したがって、相互接続トレイス232やコンタクタ230が、スパッタリングのような他のデポジションにより形成される場合には、シード層237は不要である。
【0040】
プラスチック層242は、金属層237上に形成される。そのプラスチック層の上方には、モールド・インサート280が用意されて、プラスチック層242上にメッキパターンを直接形成できるようにしている。プラスチック層242の材料の例は、サーモプラスチックポリマまたはサーモプラスチックレジンである。モールド・インサート280は、例えばスチール、銅、あるいはニッケル等で構成されている。モールド・インサート280の形状は、エレクトロンビーム・ライティング(電子ビーム描画)、ディープUVフォトレジスト、エクシマレーザアベレーション、エレクトディスチャージ・マシーニング、レーザーカッティング、あるいはx線リソグラフィー等の加工技術により形成される。第7図(A)の例では、モールド・インサート280は、その底部にインサーション部を有しており、それは第6図(A)−第6図(C)に示すコンタクタの縦部と横部に対応する形状となっている。
【0041】
第7図(B)の過程では、モールド・インサート280を、高温度下でプラスチック(ポリマー)層242に充分に押しつける。そしてモールド・インサート280を、低い温度の下でプラスチック層242から取り出すと、凹み、すなわち第7図(C)に示すメッキパターン(A)が、プラスチック層242上に形成される。そのようなメッキパターン(A)は、コンタクタ230の垂直部と水平部を含む複数レベル構造の形状を有している。
【0042】
第7図(D)は、残留物を除去するためのクリーニング行程や、次のメッキ行程の準備としてのシード層形成行程を示している。メッキパターンを洗浄した後、第7図(D)に示すように、プラスチック(ポリマー)層242上に、薄い電導フィルムであるシード層239が形成される。そのようなクリーニングとシード層形成過程は、コンタクトストラクチャの他の部分を形成する際にも繰り返えされるが、説明の簡便のため、それについての記述は繰り返さない。
【0043】
電気メッキ過程は、第8図(E)に示したプラスチック・モールディングにより形成したパターン上に実行され、第6図(A)−第6図(C)に示したビームaとビームbを有するコンタクタ230を生成する。メッキ行程におけるコンタクタ230用の電導材料の例としては、ニッケル、アルミニウム、および銅を含む。第8図(F)に示すステップでは、コンタクタ230の余分なメッキ(オーバプレーティング)部分が取り除かれ、平滑化(プラナリゼーション)される。
【0044】
第8図(G)において、薄金属層235とプラスチック(ポリマー)層243を、第8図(F)において平滑化(プラナリゼーション)した表面上に形成する。第8図(H)では、コンタクタの上部垂直ビームに対応するインサート部を有したモールド・インサート282を、プラスチック層243の上部に準備する。モールド・インサート282は、高温度環境のもとで第9図(I)に示すようにポリマー層に押しこめられる。モールド・インサート282が、低温度の状況下で取り出されると、第9図(J)に示すメッキパターン(B)が、プラスチック層243上に形成される。
【0045】
従って、メッキ過程を再び行うことで、第9図(K)に示すように、コンタクタ230の垂直ビームc(第6図(A)−第6図(C))が形成される。コンタクタ230のメッキの過剰部分は、第9図(L)に示すグラインディング(プラナライジング)過程で取り除かれる。第9図(M)において、ポリマー層242、243、シード層235は、特殊な溶媒を用いて除去される。上述したように、この製造方法例では、コンタクタ230はプラスチック・モールディング(ホットエンボシング)の方法により、シリコン基板220上に形成される。前述の説明ではコンタクタ230が1つしか示されていないが、本発明の製造方法により、同時に多数のコンタクタ230を形成することが可能である。
【0046】
第10図(A)と第10図(B)は、本発明のコンタクトストラクチャの第2の例を示している。この例では、コンタクトストラクチャはコンタクタ530を有しており、その構造は前述の第1例の構造より単純になっている。コンタクタ530は基板520上に形成されており、基板520は一般にシリコン基板または誘電基板である。コンタクタ530は水平ビームと垂直ビームとで形成されており、コンタクタがコンタクトターゲットに対して押されると水平ビームがバネ力を発生する。リセス550は基板520上に形成される。第10図(A)と第10図(B)に示すように、リセス550は垂直ビームの下に位置しており、コンタクタが下に押されると、充分にコンタクト力を生成するように、コンタクタ530が入り込める空間を提供する。
【0047】
第10図(B)の例では、コンタクタ530に接続する相互接続トレイス532は、プリント回路ボードまたはICパッケージ(図にはない)のような外部部品と相互接続を確立する。そのような相互接続は、第10図(A)の例では、外部部品とコンタクタ530の間で直接に形成してもよい。第10図(A)と第10図(B)には、薄金属層537が示されており、これは後述するコンタクタ530を形成するエレクトロプレーティング(電気メッキ)用のシード層として機能する。
【0048】
この第2例のコンタクトストラクチャにおいては、第5図おける第1例と同様に、複数のコンタクタ530が、共通の基板上に形成され、その基板は一般にシリコン基板が用いられる。そのようなコンタクトストラクチャの製造過程として、フォトリソグラフィー過程、マイクロマシーニング過程、あるいはプラスチック・モールド過程(ホットエボシング)等を含む。
【0049】
シリコン基板520上のコンタクタ530は、第3図に示すようにプローブカード上に直接搭載しても良く、またはリード付きICパッケージのようなパッケージにモールドして用いてもよい。コンタクタ530は極めて小さなサイズで製造されるので、本発明のコンタクタを搭載したプローブカードの周波数帯域は容易に2GHz以上に増加できる。また微小なサイズのために、プローブカード上のコンタクタの数は、例えば2000個等にまで増加することができ、並列で同時に32またはそれ以上のメモリ部品をテストすることができる。
【0050】
また、本発明のコンタクタ530はシリコン基板520上に形成されるので、コンタクトストラクチャを構成するシリコン基板520の温度膨張率のような環境変化による変動は、被試験半導体ウェハと温度膨張率の変動と同じである。従って、コンタクタ530と被試験半導体ウェハ300上のコンタクトパッド間の正確な位置関係が、全テスト期間を通じて保たれる。
【0051】
コンタクタ530の材料の例は、ニッケル、アルミニウム、銅等を含む。コンタクタ530の先端部は、ニッケルパラジウム、ロジウム、ニッケル金、あるいはイリジウム、その他のデポジション可能な材料でメッキして形成する。テストプローブの応用に用いる場合のコンタクタ530のサイズの例としては、全体の高さ50−200um(マイクロメータ)、水平の長さ50−400um、コンタクトターゲット320間のピッチ50umの時に約30−60umである。
【0052】
第11図(A)−第13図(N)は、プラスチック・モールディングの製造方法を用いて第10図に示す本発明のコンタクタを製造する行程の例を示しているが、他の製造方法を用いることもできる。グレートーン・フォトマスクを用いたフォトリソグラフィー行程による製造方法の例は、第16図(A)−第16図(E)を参照して後で記述する。
【0053】
第11図(A)では、フォトレジスト層542を、フォトリソグラフィー過程により、基板520上に形成する。そのようなフォトリソグラフィー過程は、この技術で周知のように、フォトレジスト・コーティング、マスキング、エクスポージャ(露光)、フォトレジスト・ストリッピングのステップを含む。図には無いが、フォトマスクはフォトレジスト層542上に位置合わせされ、フォトマスク上に印刷されたパターンに基づいて、紫外線で露光されるようになっている。もし、ポジティブ(陽反応)フォトレジストを使用するならば、フォトマスクのオパーク(不透明)部により覆われたフォトレジストは、露光後に凝固(キュア)する。レジストの露光した部分は、溶解および洗浄され、その結果第11図(A)に示すエッチングエリアを有したフォトマスク層542が形成される。
【0054】
第11図(B)に示すように、エッチング行程を経て、凹み(グルーブ)部555が、基板520上に形成される。第11図(A)のフォトレジスト層542は、溶媒を使用して取り除かれる。第11図(C)において、サクリフィシャル(犠牲)部548を、基板520上の凹み部555に形成する。サクリフィシャル部548は、ケミカルベイパーデポジション(CVD)のようなデポジション過程を介して、例えば二酸化シリコン(SiO2)により形成する。また第11図(C)において、基板520の表面に、薄い金属層537を、メッキ用シード層として機能するように形成する。
【0055】
第11図(D)の行程において、プラスチック層542を、金属層537上に形成する。そのプラスチック層542上部に、メッキパターンを直接に形成するために、モールド・インサート580を位置合わせする。プラスチック層542の材料の例には、サーモプラスチックポリマーやサーモプラスチックレジンがある。モールド・インサート580は、例えば、鋼、銅、あるいはニッケルで形成されている。モールド・インサート580の形状は、電子ビームライティング、ディープUVフォトレジスト、エクシマレーザーアベレーション、エレクトロディスチャージマシーニング、レーザーカッティング、あるいはX線リソグラフィーのような様々な方法で形成される。第11図(D)の例では、モールド・インサート580は、その底部がインサート部となっており、その底部は第10図(A)と第10図(B)に示すコンタクタの水平ビームに対応する形状となっている。
【0056】
第11図(E)の過程では、高温度環境下において、モールド・インサート580をプラスチック層542に対して充分に押し込む。その後低温度環境下において、モールド・インサート580を取り出すことにより、凹み、すなわち、第12図(F)に示されるメッキパターン(A)が、プラスチック層542上に形成される。図にはないが、この後に残留物を取り除くためのクリーニングや、メッキ過程の準備としてのシード層形成といった行程が実施される。
【0057】
第12図(G)において、前述のプラスチック・モールディングにより形成したメッキパターン上に電気メッキの行程を実施し、コンタクタ530の水平ビームを形成する。この電気メッキ行程において用いる、コンタクタ530用の電導材料の例としては、ニッケル、アルミニウム、銅がある。第12図(H)に示す次ステップでは、コンタクタ530の余剰なメッキを、取り除き表面を平滑にする。
【0058】
第12図(I)のプロセスでは、第12図(H)に示した平滑化した表面上に、金属(シード)薄層(図示せず)とプラスチック(ポリマー)層543を形成する。また、第12図(I)では、コンタクタ530の垂直ビームに対応するインサート部を有するモールド・インサート582を、プラスチック層543の上部に配置している。モールド・インサート582は、高温度環境下で、第13図(J)に示すようにポリマーに対して押し込められる。モールド・インサート582を、低温度環境化で取り出すと、第13図(K)に示すメッキパターン(B)が、プラスチック(ポリマー)層543上に形成される。
【0059】
よって、電気メッキの行程を再度行うことにより、コンタクタ530の垂直ビームが、第13図(L)に示すように製造される。第13図(L)に示したコンタクタ530の余剰なメッキは、第13図(M)に示すようにグラインディング(プラナライジング)過程で取り除かれる。第13図(N)において、プラスチック層542と543は、特殊な溶剤を使用して取り除かれる。以上のように、コンタクタ530は、プラスチックモールド(ホットエンボシング)技術を用いた製造方法により、シリコン基板上に形成される。説明の簡易のために、上述の説明ではコンタクタ530を一つしか示していないが、本発明の製造方法によれば、多数のコンタクタ530を一度に製造することが可能である。
【0060】
第14図(A)−第15図(G)は、第5図や第6図に示す構造を有する本発明のコンタクタを製造するための、他の製造方法の例を示している。第14図(A)−第15図(G)の製造方法は、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いている。この発明では、グレートーン・フォトマスクは、1の露光過程によりコンタクタのマルチレベル構造を形成するように使用することができる。例えば、第5図と第6図に示すベース垂直部と水平部ビームは、1つのフォトマスクを使用することで形成される。
【0061】
第14図(A)において、メッキシード(金属薄)層637が、シリコン基板620の表面に形成される。シリコン基板620にはさらに、そのシード層637上に、フォトレジスト層642が形成される。フォトレジスト層642は、第15図(G)に示すコンタクタ630の垂直ビームと水平ビームに対応するメッキパターンを形成するために、比較的大きな厚さを有している。この例では、フォトレジスト642はポジティブ・レジストである。
【0062】
第14図(A)において、UV光線露光を行うために、フォトマスク680を、フォトレジスト層642の上部に位置合わせする。フォトマスク680は、透明部とオパーク(不透明)部のみではなく、その中間部(半透明またはグレー)も有している。フォトマスク680のオパーク(図中の黒)部により、UV光線により露光されなかったフォトレジストは凝固(キュア)する。フォトマスク680の透明(図中の白)部により、UV光線により露光されたフォトレジストは凝固しない。フォトマスク680の半透明(図中の斜線)部により、UV光線により十分には露光されなかったフォトレジストにおいては、その下部(光線をほとんど受けなっかた部分)は凝固し、上部(構成を受けた部分)は凝固しない。
【0063】
従って、凝固していない部分のフォトレジストを除去すると、第14図(B)に示したメッキパターン(A)が形成される。第14図(B)のメッキパターン(A)用に電気メッキを実施し、メッキ余剰部を除いてプラナリゼーション(平面化)することにより、コンタクタ630の垂直ビームと水平ビームが、第14図(C)に示すように形成される。電気メッキ過程で用いるコンタクタ630用の電導材料の例としては、ニッケル、アルミニウム、銅等がある。
【0064】
第14図(D)−第15図(F)は、水平ビーム上にコンタクタ630の上部垂直ビームを形成するための、次のフォトリソグラフィー過程を示している。第14図(D)において、金属薄層(図には無い)とフォトレジスト層643を、第14図(C)の過程で平面化(プラナリゼーション)した表面に形成している。フォトマスク682は、フォトレジスト層643上に位置合わせされており、それを介してUV光線によりフォトレジスト643を露光する。露光の後、凝固(キュア)していないレジストを取り払うことによって、第15図(E)に示すメッキパターン(B)が形成される。第15図(F)において、パターン(B)をメッキすることで、コンタクタ630の上部垂直ビームを形成する。フォトレジスト層642と643を取り除くことで、第15図(G)に示すコンタクタ630が、基板620上に形成される。上述では、コンタクタ630を一つしか説明していないが、本発明の製造方法によって、同時に多数のコンタクタ630を形成することが可能である。
【0065】
第14図(A)−第15図(G)の製造過程と同様に、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いて、第10図(A)や第10図(B)に示した構造を有するコンタクタを製造する例を、第16図(A)−第16図(E)に示す。上述のように、グレートーン・フォトマスクは、1つの露光過程でコンタクタのマルチレベル構造を形成するように使用することができる。第16図(A)−第16図(E)の例において、第10図(A)や第10図(B)(また第16図(E))に示したコンタクタの全体構造が、1つのフォトマスクを使用して形成される。
【0066】
第16図において、メッキシード(金属薄)層737とサクリフィシャル(犠牲)部748が、第11図(A)−第11図(C)に関して上述した行程を用いて、シリコン基板720の表面上に形成される。シリコン基板720には、そのシード層737上にさらに、フォトレジスト層742とが用意されている。フォトレジスト層742は、第10図(A)と第10図(B)に示すコンタクタ530(第16図(E)のコンタクタ730)の全体の高さに対応するメッキパターンを形成するに十分な厚さを有している。この場合は、フォトレジスト742はネガティブレジストの例を示している。
【0067】
フォトマスク780は、UV光線露光のためにフォトレジスト層742上に位置合わせしている。フォトマスク780は、透明、オパーク(不透明)、そして半透明(斜線)部を含んだグレートーン・フォトマスクである。フォトマスク780の透明(白)部を通して、UV光線により露光されたフォトレジストは、凝固(キュア)する。フォトマスク780のオパーク(黒:不透明)部によりUV光線に露光されなかったフォトレジストは凝固しない。フォトマスク780の半透明(斜線)部を通してUV光線がで十分に露光されなかったフォトレジストは、上部が凝固し、下部は凝固しない。
【0068】
従って、凝固していないフォトレジストを取り除くと、第16図(C)に示すようなメッキパターン(A)が形成される。第16図(C)のメッキパターン(A)に電気メッキの行程を実行し、余剰なメッキを除去して平面化(プラナリゼーション)することで、第16図(D)に示すように水平ビームと垂直のビームを有するコンタクタ730が形成される。電気メッキの行程で使用する、コンタクタ730用の電導材料の例としては、ニッケル、アルミニウム、銅等がある。フォトレジスト層742とサクラフィシャル部748を取り除くことによって、基板720上に、第16図(E)に示すコンタクタ730が形成される。第16図(E)の凹み(凹み部)750は、コンタクタ730がコンタクトターゲットに対して押されて曲がったときに、リセスとして機能する。上述では、説明のためにコンタクタ730が一つしか示されていないが、本発明の製造方法により、同時に多数のコンタクタ730を製造することが可能である。
【0069】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な形態や変形が可能である。
【0070】
【発明の効果】
本発明によれば、コンタクトストラクチャは、次世代半導体技術のテスト要求を満たす高周波数帯域を有する。コンタクトストラクチャは、半導体製造過程で使用する近代的なミニチュアリゼーション(微細化)技術を用いて形成されるので、多数の半導体部品を同時にテストするのに適した多数のコンタクタを微小間隔で並列に形成させることが出来る。本発明のコンタクトストラクチャは、ICリード、ICパッケージング、その他の電気接続を含む一般の応用に使用することも可能である。
【0071】
手作業を用いることなく、マイクロファブリケーション技術を用いて多数のコンタクタを同時に生成するので、均一な品質と、高信頼性、コンタクト性能の長寿命化を達成できる。また、本発明のコンタクタは、被試験部品の基板材料と同じ材料の基板上に形成されるので、被試験部品の温度膨張率を補正することが可能であり、位置エラーを避けることが出来る。
【図面の簡単な説明】
【図1】テストヘッドを有する半導体テストシステムと基板用ハンドラとの間の構造的関係を示す概略図である。
【図2】半導体テストシステムのテストヘッドを、インタフェース部を介して基板用ハンドラに接続する際の、接続部の構成例を示す概念図である。
【図3】プローブコンタクタを複数個搭載するためのエポキシリングを有したプローブカードの構成例を示す底面図である。
【図4】(A)から(E)は、第3図のプローブカードの等価回路を示す回路図である。
【図5】マイクロファブリケーションプロセスを用いて製造した、本発明に関するコンタクトストラクチャを示す概略図である。
【図6】(A)から(C)は、基板上に形成された本発明のコンタクトストラクチャを示す概略図である。
【図7】(A)から(D)は、本発明の第5図と第6図のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を用いた製造過程の例の一部を示した概略図である。
【図8】(E)から(H)は、本発明の第5図と第6図のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を用いた製造過程の例の一部を示した概略図である。
【図9】(I)から(M)は、本発明の第5図と第6図のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を用いた製造過程の例の一部を示した概略図である。
【図10】(A)から(B)は、本発明に基づき基板上に形成したコンタクトストラクチャの別の例を示した概略図である。
【図11】(A)から(E)は、本発明の第10図(A)のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を使用した製造過程の例の一部を示した概略図である。
【図12】(F)から(I)は、本発明の第10図(A)のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を使用した製造過程の例の一部を示した概略図である。
【図13】(J)から(N)は、本発明の第10図(A)のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を使用した製造過程の例の一部を示した概略図である。
【図14】(A)から(D)は、第5図と第6図のコンタクトストラクチャを形成するためのグレートーン・フォトマスクを使用した本発明の製造過程の例の一部を示した概略図である。
【図15】(E)から(G)は、第5図と第6図のコンタクトストラクチャを形成するためのグレートーン・フォトマスクを使用した本発明の製造過程の例の一部を示した概略図である。
【図16】(A)から(E)は、第10図(A)と第10図(B)のコンタクトストラクチャを形成するためのグレートーン・フォトマスクを使用した本発明の製造過程の例を示した概略図である。
【符号の説明】
720 シリコン基板
730 コンタクタ
737 メッキシード(金属薄)層
742 フォトレジスト層
748 サクリフィシャル(犠牲)部
750 凹み(凹み部)
780 フォトマスク
Claims (18)
- 接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に金属層を形成するステップと、
その金属層上にプラスチック層を形成するステップと、
その基板上に形成するコンタクタの少なくとも一部を表す形状を有したモールド・インサートをプラスチック層上に位置合わせするステップと、
高温度状態下においてモールド・インサートをプラスチック層に押し込むステップと、
低温度環境下においてプラスチック層上のモールド・インサートを取り出すことにより、モールド・インサートの形状をメッキパターンとして上記プラスチック層に転写するステップと、
そのプラスチック層上に形成された上記メッキパターンに上記金属層を用いて電気メッキをすることによりコンタクタの上記一部を形成するステップと、
コンタクタの残りの部分を形成する為に上記金属層を形成するステップから上記電気メッキのステップまでの工程を繰り返すステップと、
上記基板から上記金属層と上記プラスチック層を除去することにより上記基板の表面にコンタクタを表出させるステップと、
により構成したことを特徴とする、プローブカード用コンタクトストラクチャの製造方法。 - 上記基板は誘電体基板あるいはシリコン基板である、請求項1に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項1に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記コンタクタは、水平部と、水平部の一端に垂直に形成したコンタクト部と、上記基板と上記水平部の他端との間にベース部を有し、そのベース部はそのコンタクタの水平部とコンタクト部を支持する垂直ビームである、請求項1に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記プラスチック層はサーモプラスチックポリマーあるいはサーモプラスチックレジンで構成されている、請求項1に記載のプローブカード用コンタクトストラクチャの製造方法。
- 接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に溝を形成し、その溝に犠牲材料を充填するステップと、
上記基板の平表面上および上記犠牲材料表面に金属層を形成するステップと、
その金属層上にプラスチック層を形成するステップと、
その基板上に形成するコンタクタの少なくとも一部を表す形状を有したモールド・インサートをプラスチック層上に位置合わせするステップと、
高温度状態下においてモールド・インサートをプラスチック層に押し込むステップと、
低温度環境下においてプラスチック層上のモールド・インサートを取り出すことによりモールド・インサートの形状をメッキパターンとして上記プラスチック層に転写するステップと、
そのプラスチック層上に形成された上記メッキパターンに上記金属層を用いて電気メッキをすることによりコンタクタの上記一部を形成するステップと、
コンタクタの残りの部分を形成する為に上記金属層を形成するステップから上記電気メッキのステップまでの工程を繰り返すステップと、
上記基板から上記金属層、上記プラスチック層および上記犠牲材料を除去することにより、上記基板の表面にコンタクタとそのコンタクタの下部に位置した上記溝を表出させるステップと、
により構成したことを特徴とする、プローブカード用コンタクトストラクチャの製造方法。 - 上記基板は誘電体基板あるいはシリコン基板である、請求項6に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項6に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記プラスチック層はサーモプラスチックポリマーあるいはサーモプラスチックレジンで構成されている、請求項6に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記基板上の上記犠牲材料は二酸化シリコンで形成されている、請求項6に記載のプローブカード用コンタクトストラクチャの製造方法。
- 接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に金属層を形成するステップと、
その金属層上にフォトレジスト層を形成するステップと、
透明部、不透明部および半透明部によりコンタクタの形状を現したフォトマスクをフォトレジスト層上に位置合わせするステップと、
フォトレジスト層を露光し、フォトマスクから転写したコンタクタの形状をフォトレジスト層上にメッキパターンとして形成するために、凝固していないフォトレジストを除去するステップと、
コンタクタを形成する為にフォトレジスト層上のメッキパターンを上記金属層を用いて電気メッキするステップと、
コンタクタの残りの部分を形成する為に上記の行程を繰り返すステップと、
上記基板から上記フォトレジスト層を除去することにより上記基板の表面にコンタクタを表出させるステップと、
により構成し、コンタクタは上記フォトマスクの半透明部に基づいて形成した水平部と、その水平部の端に垂直に、上記フォトマスクの透明部または半透明部に基づいてその水平部と同時に形成したコンタクト部を有していることを特徴とする、プローブカード用コンタクトストラクチャの製造方法。 - 上記基板は誘電体基板あるいはシリコン基板である、請求項11に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項11に記載プローブカード用コンタクトストラクチャの製造方法。
- 上記コンタクタは、水平部と、水平部の一端に垂直に形成したコンタクト部と、上記基板と上記水平部の他端との間にベース部を有し、そのベース部はそのコンタクタの水平部とコンタクト部を支持する垂直ビームである、請求項11に記載のプローブカード用コンタクトストラクチャの製造方法。
- 接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に溝を形成し、その溝に犠牲材料を充填するステップと、
その基板の平表面上およびその犠牲材料表面上に金属層を形成するステップと、
その金属層上にフォトレジスト層を形成するステップと、
透明部、不透明部および半透明部によりコンタクタの形状を現したフォトマスクをフォトレジスト層上に位置合わせするステップと、
フォトレジスト層を露光し、フォトマスクから転写したコンタクタの形状をフォトレジスト層上にメッキパターンとして形成するために、キュアしていないフォトレジストを除去するステップと、
コンタクタを形成する為にフォトレジスト層上のメッキパターンを上記金属層を用いて電気メッキするステップと、
上記基板から上記フォトレジスト層と上記犠牲材料を除去することにより、上記基板の表面にコンタクタとそのコンタクタの下部に位置した上記溝を表出させるステップと、
により構成し、コンタクタは上記フォトマスクの半透明部に基づいて形成した水平部と、その水平部の端に、上記フォトマスクの透明部または半透明部に基づいてその水平部と同時に垂直に形成したコンタクト部を有していることを特徴とする、プローブカード用コンタクトストラクチャの製造方法。 - 上記基板は誘電体基板あるいはシリコン基板である、請求項15に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項15に記載のプローブカード用コンタクトストラクチャの製造方法。
- 上記基板上の上記犠牲材料は二酸化シリコンで形成されている、請求項15に記載のプローブカード用コンタクトストラクチャの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/344851 | 1999-06-28 | ||
US09/344,851 US6218203B1 (en) | 1999-06-28 | 1999-06-28 | Method of producing a contact structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001057378A JP2001057378A (ja) | 2001-02-27 |
JP4678918B2 true JP4678918B2 (ja) | 2011-04-27 |
Family
ID=23352326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000197874A Expired - Fee Related JP4678918B2 (ja) | 1999-06-28 | 2000-06-27 | プローブカード用コンタクトストラクチャの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6218203B1 (ja) |
JP (1) | JP4678918B2 (ja) |
KR (1) | KR100502125B1 (ja) |
DE (1) | DE10031543A1 (ja) |
SG (1) | SG80101A1 (ja) |
TW (1) | TW463280B (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE41515E1 (en) * | 1998-08-12 | 2010-08-17 | Tokyo Electron Limited | Contactor and production method for contactor |
US6757455B1 (en) * | 1998-10-13 | 2004-06-29 | Seiko Epson Corporation | Micromachine and manufacturing method therefor |
US6420884B1 (en) * | 1999-01-29 | 2002-07-16 | Advantest Corp. | Contact structure formed by photolithography process |
US6436802B1 (en) * | 1998-11-30 | 2002-08-20 | Adoamtest Corp. | Method of producing contact structure |
KR20030046854A (ko) * | 2001-12-06 | 2003-06-18 | 이호도 | 엘씨디 검사용 프로브 탐침 구조물 및 이의 제조방법 |
US9533376B2 (en) | 2013-01-15 | 2017-01-03 | Microfabrica Inc. | Methods of forming parts using laser machining |
US20040119485A1 (en) * | 2002-12-20 | 2004-06-24 | Koch Daniel J. | Probe finger structure and method for making a probe finger structure |
US6962835B2 (en) | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
CN100543884C (zh) * | 2003-08-22 | 2009-09-23 | 泰科电子荷兰公司 | 生产电导体元件的方法及电导体元件 |
US6867073B1 (en) * | 2003-10-21 | 2005-03-15 | Ziptronix, Inc. | Single mask via method and device |
US7759949B2 (en) * | 2004-05-21 | 2010-07-20 | Microprobe, Inc. | Probes with self-cleaning blunt skates for contacting conductive pads |
US7733101B2 (en) * | 2004-05-21 | 2010-06-08 | Microprobe, Inc. | Knee probe having increased scrub motion |
US7659739B2 (en) * | 2006-09-14 | 2010-02-09 | Micro Porbe, Inc. | Knee probe having reduced thickness section for control of scrub motion |
US9476911B2 (en) | 2004-05-21 | 2016-10-25 | Microprobe, Inc. | Probes with high current carrying capability and laser machining methods |
US8988091B2 (en) | 2004-05-21 | 2015-03-24 | Microprobe, Inc. | Multiple contact probes |
US9097740B2 (en) * | 2004-05-21 | 2015-08-04 | Formfactor, Inc. | Layered probes with core |
USRE43503E1 (en) | 2006-06-29 | 2012-07-10 | Microprobe, Inc. | Probe skates for electrical testing of convex pad topologies |
JP4382593B2 (ja) * | 2004-06-29 | 2009-12-16 | 山一電機株式会社 | プローブユニット及びその製造方法 |
US6956389B1 (en) * | 2004-08-16 | 2005-10-18 | Jem America Corporation | Highly resilient cantilever spring probe for testing ICs |
JP2006119024A (ja) * | 2004-10-22 | 2006-05-11 | Tokyo Electron Ltd | プローブおよびその製造方法 |
US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
US8001685B2 (en) * | 2005-08-19 | 2011-08-23 | Byung Ho Jo | Method for manufacturing probe card needles |
US8967394B2 (en) | 2005-09-12 | 2015-03-03 | Rtc Industries, Inc. | Product management display system with trackless pusher mechanism |
US7649367B2 (en) * | 2005-12-07 | 2010-01-19 | Microprobe, Inc. | Low profile probe having improved mechanical scrub and reduced contact inductance |
US7312617B2 (en) | 2006-03-20 | 2007-12-25 | Microprobe, Inc. | Space transformers employing wire bonds for interconnections with fine pitch contacts |
KR100750802B1 (ko) * | 2006-07-27 | 2007-08-20 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US8907689B2 (en) | 2006-10-11 | 2014-12-09 | Microprobe, Inc. | Probe retention arrangement |
US7786740B2 (en) * | 2006-10-11 | 2010-08-31 | Astria Semiconductor Holdings, Inc. | Probe cards employing probes having retaining portions for potting in a potting region |
US7514948B2 (en) | 2007-04-10 | 2009-04-07 | Microprobe, Inc. | Vertical probe array arranged to provide space transformation |
US7671610B2 (en) * | 2007-10-19 | 2010-03-02 | Microprobe, Inc. | Vertical guided probe array providing sideways scrub motion |
US8723546B2 (en) * | 2007-10-19 | 2014-05-13 | Microprobe, Inc. | Vertical guided layered probe |
US8230593B2 (en) * | 2008-05-29 | 2012-07-31 | Microprobe, Inc. | Probe bonding method having improved control of bonding material |
US8073019B2 (en) * | 2009-03-02 | 2011-12-06 | Jian Liu | 810 nm ultra-short pulsed fiber laser |
CN103324035B (zh) * | 2013-06-20 | 2015-07-01 | 深圳市华星光电技术有限公司 | 掩膜板和阵列基板的制作方法 |
KR101689547B1 (ko) * | 2015-01-22 | 2016-12-26 | 주식회사 유니드 | 전기 접속 구조의 제조 방법 |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
CN105182625A (zh) * | 2015-09-28 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法和显示装置 |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
WO2019241417A1 (en) | 2018-06-13 | 2019-12-19 | Invensas Bonding Technologies, Inc. | Tsv as pad |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11973301B2 (en) | 2018-09-26 | 2024-04-30 | Microfabrica Inc. | Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US12000865B2 (en) | 2019-02-14 | 2024-06-04 | Microfabrica Inc. | Multi-beam vertical probes with independent arms formed of a high conductivity metal for enhancing current carrying capacity and methods for making such probes |
US11802891B1 (en) | 2019-12-31 | 2023-10-31 | Microfabrica Inc. | Compliant pin probes with multiple spring segments and compression spring deflection stabilization structures, methods for making, and methods for using |
US11761982B1 (en) | 2019-12-31 | 2023-09-19 | Microfabrica Inc. | Probes with planar unbiased spring elements for electronic component contact and methods for making such probes |
US11774467B1 (en) | 2020-09-01 | 2023-10-03 | Microfabrica Inc. | Method of in situ modulation of structural material properties and/or template shape |
US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08107143A (ja) * | 1994-10-03 | 1996-04-23 | Toshiba Corp | 多層配線層の形成方法 |
JPH09281144A (ja) * | 1996-04-15 | 1997-10-31 | Nec Corp | プローブカードとその製造方法 |
JPH11133062A (ja) * | 1997-10-28 | 1999-05-21 | Nec Corp | プローブカード及びプローブカード形成方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4482424A (en) * | 1983-05-06 | 1984-11-13 | At&T Bell Laboratories | Method for monitoring etching of resists by monitoring the flouresence of the unetched material |
US4577392A (en) * | 1984-08-03 | 1986-03-25 | Advanced Micro Devices, Inc. | Fabrication technique for integrated circuits |
JPH04155378A (ja) * | 1990-10-18 | 1992-05-28 | Mitsubishi Electric Corp | 表示装置のフロントマスク |
DE69207996T2 (de) * | 1991-08-26 | 1996-09-19 | Hughes Aircraft Co | Semi-additive elektrische Schaltungen mit erhöhten Einzelheiten unter Verwendung geformter Matrizen |
JP2710544B2 (ja) * | 1993-09-30 | 1998-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プローブ構造、プローブ構造の形成方法 |
JP3502874B2 (ja) * | 1994-06-03 | 2004-03-02 | 株式会社ルネサステクノロジ | 接続装置およびその製造方法 |
US5513430A (en) * | 1994-08-19 | 1996-05-07 | Motorola, Inc. | Method for manufacturing a probe |
US6103553A (en) * | 1996-12-11 | 2000-08-15 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a known good die utilizing a substrate |
JPH1116961A (ja) * | 1997-06-27 | 1999-01-22 | Mitsubishi Materials Corp | 屈曲部を有する金属体およびその成形方法と前記金属体を用いたコンタクトプローブおよびその製造方法 |
JPH1164380A (ja) * | 1997-08-12 | 1999-03-05 | Mitsubishi Materials Corp | 屈曲部を有する金属体の成形方法とこの成形方法を用いたコンタクトプローブの製造方法 |
-
1999
- 1999-06-28 US US09/344,851 patent/US6218203B1/en not_active Expired - Lifetime
-
2000
- 2000-06-14 SG SG200003351A patent/SG80101A1/en unknown
- 2000-06-27 KR KR10-2000-0035564A patent/KR100502125B1/ko not_active IP Right Cessation
- 2000-06-27 TW TW089112642A patent/TW463280B/zh not_active IP Right Cessation
- 2000-06-27 JP JP2000197874A patent/JP4678918B2/ja not_active Expired - Fee Related
- 2000-06-28 DE DE10031543A patent/DE10031543A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08107143A (ja) * | 1994-10-03 | 1996-04-23 | Toshiba Corp | 多層配線層の形成方法 |
JPH09281144A (ja) * | 1996-04-15 | 1997-10-31 | Nec Corp | プローブカードとその製造方法 |
JPH11133062A (ja) * | 1997-10-28 | 1999-05-21 | Nec Corp | プローブカード及びプローブカード形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001057378A (ja) | 2001-02-27 |
TW463280B (en) | 2001-11-11 |
KR100502125B1 (ko) | 2005-07-19 |
US6218203B1 (en) | 2001-04-17 |
SG80101A1 (en) | 2001-04-17 |
DE10031543A1 (de) | 2001-01-18 |
KR20010029844A (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4678918B2 (ja) | プローブカード用コンタクトストラクチャの製造方法 | |
JP4434426B2 (ja) | 微細化工程により形成するコンタクトストラクチャの製造方法 | |
US6452407B2 (en) | Probe contactor and production method thereof | |
US6250933B1 (en) | Contact structure and production method thereof | |
JP4863585B2 (ja) | コンタクトストラクチャ並びにその製造方法及びそれを用いたプローブコンタクトアセンブリ | |
US6576485B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
US6736665B2 (en) | Contact structure production method | |
US6255727B1 (en) | Contact structure formed by microfabrication process | |
US6676438B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
US6436802B1 (en) | Method of producing contact structure | |
JP4560292B2 (ja) | シリコンフィンガーコンタクタを有するコンタクトストラクチャ | |
US6608385B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
US6641430B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
JP4560221B2 (ja) | コンタクトストラクチャとその製造方法 | |
JP2005512063A (ja) | コンタクトストラクチャとその製造方法およびそれを用いたコンタクトアセンブリ | |
US20020048973A1 (en) | Contact structure and production method thereof and probe contact assembly using same | |
US20030176066A1 (en) | Contact structure and production method thereof and probe contact assemly using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |