KR100502125B1 - 접점 구조물의 제조방법 - Google Patents

접점 구조물의 제조방법 Download PDF

Info

Publication number
KR100502125B1
KR100502125B1 KR10-2000-0035564A KR20000035564A KR100502125B1 KR 100502125 B1 KR100502125 B1 KR 100502125B1 KR 20000035564 A KR20000035564 A KR 20000035564A KR 100502125 B1 KR100502125 B1 KR 100502125B1
Authority
KR
South Korea
Prior art keywords
contactor
substrate
contact
contact structure
horizontal portion
Prior art date
Application number
KR10-2000-0035564A
Other languages
English (en)
Other versions
KR20010029844A (ko
Inventor
커리씨오도에이.
프레임제임스더블유.
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20010029844A publication Critical patent/KR20010029844A/ko
Application granted granted Critical
Publication of KR100502125B1 publication Critical patent/KR100502125B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/11—End pieces or tapping pieces for wires, supported by the wire and for facilitating electrical connection to some other wire, terminal or conductive member
    • H01R11/18—End pieces terminating in a probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2464—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

접점 타겟과 전기접속을 이루기 위한 접점 구조물의 제조방법에 관한 것으로서, 접점 구조물은 마이크로 제조기술에 의해 기판의 평면에 형성된 콘택터를 포함한다. 제조방법의 한 태양은 플라스틱 몰딩 기술을 포함하고, 다른 태양은 그레이-톤(gray-tone) 포토마스크를 이용한 포토리소그래피 기술을 포함한다. 콘택터는 기판 상에 형성된 적어도 하나의 수평부와, 수평부의 한 쪽 단부에 형성된 접점부를 포함한다. 콘택터의 수평부의 탄성력은 콘택터가 접점 타겟에 대해 프레싱될 때 접촉력을 부여한다. 본 발명의 또 다른 태양으로서, 접점 구조물은 콘택터가 접점 타겟에 대해 프레싱될 때 콘택터에 자유공간을 주기 위한 리세스(recess)를 포함한다.

Description

접점 구조물의 제조방법{METHOD OF PRODUCING A CONTACT STRUCTURE }
본 발명은 전자회로 또는 디바이스의 접점 패드 또는 리드와 같은 접점 타겟에 전기접속시키기 위한 접점 구조물의 제조방법에 관한 것으로서, 특히 반도체 웨이퍼, 반도체 칩, 패키징된 반도체 디바이스 또는 인쇄회로기판 등을 개선된 주파수 대역폭, 핀 피치(pin pitch) 및 접점 성능과 신뢰성으로 테스트하기 위한 프로브 카드(probe card)에 사용할 접점 구조물의 제조방법에 관한 것이다.
LSI 및 VLSI 회로와 같은 고밀도 및 고속 전기 디바이스를 테스트하는 데에는 프로브 콘택터(probe contactor) 또는 테스트 콘택터와 같은 고성능 접점 구조물을 사용해야 한다. 본 발명의 접점 구조물은 반도체 웨이퍼와 다이의 테스팅 및 번-인(burn-in) 용도로 제한되는 것은 아니나, 패키징된 반도체 디바이스, 인쇄회로기판 등의 테스팅 및 번-인을 포함한다. 본 발명의 접점 구조물은 또한 IC 리드, IC 패키징 및 기타 전기 접속부를 포함한 보다 일반적인 용도에도 사용할 수 있다. 그러나 간편하게 설명하기 위하여 본 발명을 주로 반도체 웨이퍼 테스팅을 참조로 하여 이하 설명한다.
테스트할 반도체 디바이스가 반도체 웨이퍼 형태인 경우에, IC 테스터와 같은 반도체 테스트 시스템은 통상 자동 웨이퍼 프로버와 같은 기판 핸들러(handler)에 접속되어 반도체 웨이퍼를 자동 테스트한다. 도 1은 이러한 예를 도시한 것으로서, 반도체 테스트 시스템은 통상 별도의 하우징에 위치하면서 한 묶음의 케이블을 통해 테스트 시스템에 전기접속되어 있는 테스트 헤드를 갖고 있다. 테스트 헤드와 기판 핸들러는 서로 기계 전기적으로 접속되어 있다. 테스트할 반도체 웨이퍼는 기판 핸들러에 의해 테스트 헤드의 테스트 위치에 자동 배치된다.
테스트할 반도체 웨이퍼는 테스트 헤드 상에서 반도체 테스트 시스템에 의해 발생된 테스트 신호를 제공받는다. 테스트 중인 반도체 웨이퍼(반도체 웨이퍼 상에 형성된 IC 회로)로부터의 결과적인 출력 신호는 반도체 테스트 시스템으로 전송되고, 여기서 반도체 웨이퍼 상의 IC 회로가 정상적 기능인지 아닌지 판정하기 위해 출력 신호들이 예상 데이터와 비교된다.
도 1에서, 테스트 헤드(100)와 기판 핸들러(400)는 테스트 헤드의 전기 풋프린트(electrical footprint), 동축 케이블, 포고-핀(pogo-pin) 및 코넥터에 고유한 전자회로 접속을 갖는 인쇄회로기판인 성능 보드(performance board)(120)로 구성되는 인터페이스 콤포넌트(140, interface component)를 통해 접속되어 있다. 도 2에서, 테스트 헤드(100)는 반도체 테스트 시스템의 테스트 채널(핀)의 수에 상당하는 다수의 인쇄회로기판(150)을 포함한다. 각각의 인쇄회로기판(150)은 성능 보드(120)의 대응 접점 단자(121)를 수납하기 위한 코넥터(160)를 포함한다. "프로그(frog)" 링(130)은 성능 보드(120)에 실장되어 기판 핸들러(400)에 대한 접점 위치를 정확하게 결정할 수 있도록 해준다. 프로그 링(130)은 동축 케이블(124)을 통해 접점 단자(121)에 접속된 ZIF 코넥터 또는 포고-핀과 같은 접점 핀(141)을 다수 포함한다.
도 1 및 2에 도시된 바와 같이, 테스트 헤드(100)는 기판 핸들러(400) 상방에 위치하며, 인터페이스 콤포넌트(140)를 통해 기판 핸들러에 기계 전기적으로 접속되어 있다. 기판 핸들러(400)에 대한 테스트 헤드(100)의 운동은 전형적으로 모터(510)를 갖는 조작기(500)에 의해 이루어진다. 테스트할 반도체 웨이퍼(300)는 기판 핸들러(400)에서 척(180, chuck)에 실장된다. 이 예에서, 프로브 카드(170)는 테스트할 반도체 웨이퍼(300) 상방에 위치한다. 프로브 카드(170)는 테스트 중인 반도체 웨이퍼(300)의 IC 회로에서 회로단자나 접점 패드와 같은 접점 타겟과 접촉하기 위한 (캔틸레버(cantilever) 또는 니들(needle)과 같은) 다수의 프로브 콘택터(190)를 포함한다.
프로브 카드(170)의 전기 단자 또는 접점 소켓(contact receptacle)은 프로그 링(130) 상에 제공된 접점 핀(141)에 전기접속되어 있다. 접점 핀(141)은 또한 동축 케이블(124)을 통해 성능 보드(120)의 접점 단자(121)에 접속되고, 접점 단자(121)의 각각은 테스트 헤드(100)의 인쇄회로기판(150)에 접속된다. 인쇄회로기판(150)은 또한 수백개의 내부 케이블로 이루어진 케이블(110)을 통해 반도체 테스트 시스템에 접속된다.
이러한 구성 하에서, 프로브 콘택터(190)는 척(180) 상의 반도체 웨이퍼(300)의 표면(접점 타겟)에 접촉하여 테스트 신호를 반도체 웨이퍼(300)에 인가하고, 결과적인 출력신호를 웨이퍼(300)로부터 수신한다. 테스트 중인 웨이퍼(300)로부터의 결과적인 출력신호는 반도체 테스트 시스템에 의해 발생된 예상 데이터와 비교하여 웨이퍼(300) 상의 IC 회로가 정상적으로 성능을 수행하는지의 여부를 판정한다.
도 3은 도 2의 프로브 카드(170)의 저면도이다. 이 예에서, 프로브 카드(170)는 에폭시 링을 가지며, 그 위에 소위 캔틸레버 또는 니들이라 불리는 복수개의 프로브 콘택터(190)가 실장되어 있다. 반도체 웨이퍼(300)를 실장한 척(180)이 도 2에서 상향으로 이동하면, 캔틸레버(190)의 첨단은 웨이퍼(300) 상의 패드 또는 범프(bump)와 같은 접점 타겟에 접촉하게 된다. 캔틸레버(190)의 단부는 프로브 카드(170)에 형성된 전송 라인(비도시)에 접속된 와이어(194)에 접속되고, 전송 라인은 도 2의 포고-핀(141)에 접촉하는 복수개의 전극(197)에 접속된다.
프로브 카드(170)는 전형적으로 많은 층 상에 접지 평면, 전력 평면 및 전송 라인을 갖는 다층 폴리이미드 기판으로 구성된다. 당업자에 잘 알려진 바와 같이, 각각의 신호전송 라인은 폴리이미드의 유전 상수와 투자율, 프로브 카드(170) 내의 신호통로의 인덕턴스 및 캐패시턴스와 같은 분산 파라미터를 균형잡음으로써 50ohms와 같은 특성 임피던스를 갖도록 디자인된다. 따라서 신호 라인은 안정한 상태에서의 전류 뿐 아니라 전송 상태에서 디바이스의 출력스위칭에 의해 발생한 큰 피크의 전류를 공급하기 위하여 웨이퍼(300)에 대해 고주파수 전송 대역폭을 갖도록 정합된 임피던스이다. 노이즈를 제거하기 위하여, 캐패시터(193,195)가 전력 평면과 접지 평면 사이에서 프로브 카드(170) 상에 제공되어 있다.
도 4는 프로브 카드(170)의 등가 회로를 도시하여 종래의 프로브 카드 기술에서 고주파수 성능의 제한을 설명하기 위한 것이다. 도 4a 및 4b에 도시된 바와 같이, 프로브 카드(170) 상에서 신호전송 라인은 전극(197), 스트립 라인(196, 임피던스 정합됨), 와이어(194) 및 니들 또는 캔틸레버(190, 접점 구조물)로부터 연장되어 있다. 와이어(194)와 니들(190)은 임피던스 정합되어 있지 않기 때문에, 도 4c에 도시된 바와 같이 고주파수 대역에서 인덕터(L)로서 작용한다. 와이어(194)와 니들(190)의 전체 길이는 약 20 내지 30mm이므로, 테스트 중인 디바이스의 고주파수 성능의 테스트 시에 상당한 제한이 인덕터로부터 유발된다.
프로브 카드(170)에서 주파수 대역폭을 제한하는 다른 인자는 도 4d 및 4e에 도시된 전력 및 접지 니들에 있다. 전력 라인이 테스트 중인 디바이스에 충분한 크기의 전류를 보낼 수 있는 경우에는, 디바이스의 테스트 시에 동작 대역폭을 심각하게 제한하지 않는다. 그러나 도 4d에 도시된 바와 같이 전력을 공급하기 위한 일련의 접속 와이어(194)와 니들(190) 뿐 아니라 도 4e에 도시된 바와 같이 전력과 신호를 접지하기 위한 일련의 접속 와이어(194)와 니들(190)이 인덕터에 상당하기 때문에, 고속 전류 흐름이 심각하게 방해받게 된다.
또한 캐패시터(193,195)가 전력 라인과 접지 라인 사이에 제공되어 전력 라인 상의 노이즈 또는 서지 펄스(surge pulse)를 필터링함으로써 테스트 중인 디바이스의 적절한 성능을 보장해준다. 캐패시터(193)는 10㎌와 같은 비교적 큰 값을 가지며, 필요시에 스위치에 의해 전력 라인으로부터 접속 해지될 수 있다. 캐패시터(195)는 0.01㎌와 같이 비교적 작은 값을 가지며, DUT(테스트 중인 디바이스)에 근접하여 고정적으로 접속된다. 이러한 캐패시터는 전력 라인 상에서 고주파수 디커플링(decoupling)으로서 작용한다. 환언하면, 캐패시터는 프로브 콘택터의 고주파수 성능을 제한하는 것이다.
따라서, 상기한 바와 같은 가장 광범위하게 사용된 프로브 콘택터는 최근의 반도체 디바이스를 테스트하는 데에는 불충분한 약 200㎒의 주파수 대역폭으로 제한된다. 당업계에서는 현재 1㎓ 이상인 테스터 성능에 대등한 주파수 대역폭이 근자에 필요할 것이라 여기고 있다. 또한 당업계에서는 프로브 카드가 다수의 반도체 디바이스, 특히 테스트 스루풋을 증가시키기 위한 병렬 방식으로 32 또는 그 이상의 메모리 디바이스를 취급할 수 있을 것을 바라고 있다.
도 3에 도시된 바와 같은 종래의 기술의 프로브 카드 및 프로브 콘택터는 수공 제작되어 품질이 일정하지 않다. 이러한 불균일한 품질에는 사이즈, 주파수 대역폭, 접촉력 및 저항 등의 변동이 포함된다. 종래의 프로브 콘택터에 있어서, 접점 성능을 신뢰성없게 만드는 다른 요인은 테스트 중인 반도체 웨이퍼와 프로브 콘택터가 서로 다른 온도 팽창율을 갖고 있는 범위에서의 온도변화이다. 따라서 변동하는 온도 하에서 변경되는 접점 위치는 접촉력, 접점 저항 및 대역폭에 악영향을 미친다.
본 발명자는 종래의 기술에 포함된 문제점을 해소하기 위해 1999년 6월 19일자 출원된 미국 특허출원 제09/099,614호와 1999년 4월 30일자 출원된 미국 특허출원 제09/303,475호에 새로운 타입의 접점 구조물을 제시한 바 있다. 상술한 특허출원에 개시되지 않은 접점 구조물을 생성하는 다양한 방법들이 존재한다.
본 발명의 목적은 높은 주파수 대역폭, 높은 핀 카운트(pin count) 및 높은 접점 성능 뿐 아니라 높은 신뢰성을 얻을 수 있는 접점 타겟과 전기접속시키기 위한 접점 구조물의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 차세대 반도체 기술에서의 테스트 요건을 만족시키기 위하여 매우 높은 주파수 대역폭을 가지며, 반도체 디바이스 등의 테스팅과 같은 용도에 전기접속을 이루기 위한 프로브 콘택터(probe contactor)와 같은 접점 구조물의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 다수의 반도체 디바이스를 동시에 병렬로 테스트하는데 적합하며, 반도체 디바이스의 테스팅과 같은 용도에 전기접속을 이루기 위한 접점 구조물의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 수공 조립 및 처리하지 않는 반도체 제조 프로세스로 제조하여 품질의 균일성을 얻을 수 있으며, 반도체 디바이스의 테스팅시에 전기접속을 이루기 위한 접점 구조물의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 디바이스의 테스팅시에 전기접속을 이루기 위해 플라스틱 몰딩(핫 엠보싱, hot embossing) 프로세스를 통한 접점 구조물의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 디바이스의 테스팅시에 전기접속을 이루기 위해 그레이-톤(gray-tone) 포토마스크를 이용한 포토리소그래피 프로세스를 통한 접점 구조물의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 테스트 중인 반도체 디바이스의 열 팽창계수를 보상할 수 있는 반도체 디바이스를 테스팅하기 위한 프로브 카드(probe card) 상에 실장되는 접점 구조물의 제조방법을 제공하는 것이다.
본 발명에서 접점 타겟과 전기접속을 이루기 위한 접점 구조물은, 기판의 평면 상에 콘택터를 그레이-톤 포토마스크를 포함한 포토리소그래피 기술 또는 플라스틱 몰딩 기술을 이용하여 마이크로 가공 프로세스로 형성함으로써 형성된다.
본 발명의 한 측면에서, 콘택터를 포함하는 접점 구조물의 제조방법은 플라스틱 몰딩 기술을 포함한다. 이 제조방법은 평면을 갖는 기판을 제공하는 단계와, 기판의 평면에 플라스틱 층을 형성하는 단계와, 콘택터의 적어도 일부가 기판 상에 형성될 수 있도록 이루어진 형상을 갖는 몰드 인서트(mold insert)를 플라스틱 층 상에 배치하는 단계와, 몰드 인서트를 플라스틱 층 내로 고온 분위기 하에서 프레싱하는 단계와, 몰드 인서트를 플라스틱 층으로부터 저온 분위기 하에서 제거하여 몰드 인서트로부터 전이된 도금 패턴(transferred plating pattern)을 플라스틱 층 상에 형성하는 단계와, 플라스틱 층 상의 도금 패턴을 전기도금하여 콘택터를 형성하는 단계와, 다른 몰드 인서트에 대해 몰드 인서트를 프레싱하고 제거하는 단계를 반복하여 콘택터의 나머지 부분을 형성하는 단계와, 그리고 하나 또는 그 이상의 플라스틱 층을 기판으로부터 제거하는 단계를 포함하며, 콘택터는 수평부와, 수평부의 한 쪽 단부에 수직으로 형성된 접점부를 포함하고, 수평부는 콘택터가 접점 타겟에 대해 프레싱될 때 접촉력을 발생시킨다.
본 발명의 다른 측면에서, 콘택터를 포함하는 접점 구조물의 제조방법은 그레이-톤(gray-tone) 포토마스크를 이용한 포토리소그래피 프로세스를 포함한다. 이 제조방법은 평면을 갖는 기판을 제공하는 단계와, 기판의 평면에 포토레지스트 층을 형성하는 단계와, 투명부, 불투명부 및 반투명부로 표시된 콘택터의 적어도 일부를 형성하는 패턴을 갖는 포토마스크를 포토레지스트 층 상방에 배치하는 단계와, 포토레지스트 층을 노광하고 포토레지스트의 경화되지 않은 부분을 제거하여 포토마스크로부터 전이된 포토레지스트 층 상에 도금 패턴을 형성하는 단계와, 포토레지스트 층 상의 도금 패턴을 전기도금하여 콘택터를 형성하는 단계와, 상기 공정을 반복하여 콘택터의 나머지 부분을 형성하는 단계와, 그리고 하나 또는 그 이상의 포토레지스트 층을 기판으로부터 제거하는 단계를 포함하며, 콘택터는 수평부와, 수평부의 한 쪽 단부에 수직으로 형성된 접점부를 포함하고, 수평부는 콘택터가 접점 타겟에 대해 프레싱될 때 접촉력을 발생시킨다.
본 발명에 따라서, 접점 구조물은 차세대 반도체 기술의 테스트 요건을 만족시키기 위한 매우 높은 주파수 대역폭을 갖는다. 접점 구조물은 반도체 제조 프로세스에서 사용된 최신 소형화 기술을 통해 형성되기 때문에, 다수의 콘택터를 작은 스페이스에 배치시킬 수 있는데, 이것은 다수의 반도체 디바이스를 동시에 테스트하는데 적합하다. 본 발명의 접점 구조물은 또한 IC 리드, IC 패키징 및 기타 전기접속부를 포함한 보다 일반적인 용도에도 사용할 수 있다.
다수의 콘택터를 수공처리하지 않는 마이크로 제조기술을 이용하여 기판에 동시에 제작하기 때문에, 접점 성능에 있어서 품질의 균일성, 높은 신뢰성 및 긴 수명을 얻을 수 있다. 또한 콘택터를 테스트 중인 디바이스와 동일한 재료로 제조할 수 있기 때문에, 테스트 중인 디바이스의 온도 팽창계수를 보상할 수 있으므로 위치 에러를 피할 수 있다.
본 발명의 접점 구조물의 제1 예는 도 5 및 6a-6c에 도시되어 있고, 본 발명의 접점 구조물의 제2 예는 도 8a 및 8b에 도시되어 있다. 접점 구조물의 제1 예의 제조 프로세스는 도 7a-7m과 도10a-10g에 도시되어 있고, 접점 구조물의 제2 예의 제조 프로세스는 도 9a-9n과 도 11a-11e에 도시되어 있다.
제1 예와 관련하여, 도 5는 전형적으로 실리콘 기판인 기판(220) 상에 형성된 복수개의 콘택터(230)를 갖는 접점 구조물을 도시한 것이다. 유리섬유, 세라믹, 알루미나 또는 그 밖의 유전성 재료와 같은 다른 재료를 기판용으로 사용할 수도 있다. 모든 콘택터(230)는 동일한 제조 프로세스로 실리콘 기판(220) 상에 동시에 형성한다. 이와 같은 반도체 제조 프로세스는 포토리소그래피 프로세스, 마이크로 가공 프로세스, 플라스틱 몰딩 프로세스(핫 엠보싱, hot embossing) 등을 포함한다.
테스트 중인 반도체 웨이퍼(300)가 상향 이동하면, 콘택터(230)는 테스트할 웨이퍼(300) 상의 대응 접점 타겟(320, 전극 또는 접점 패드)과 접촉하게 된다. 접점 패드(320) 사이의 피치(pitch)는 30㎛ 또는 그 이하로 작다. 본 발명의 콘택터(230)는 웨이퍼(300)를 제조하는 반도체 제조 프로세스와 동일한 프로세스로 제조하기 때문에 동일한 피치로 용이하게 배치시킬 수 있다.
실리콘 기판(220) 상의 콘택터(230)는 도 3에 도시된 바와 같이 프로브 카드(probe card) 상에 직접 실장할 수 있거나, 또는 리드를 갖는 통상의 IC 패키지와 같은 패키지에 몰딩하고 이 패키지를 프로브 카드 상에 실장할 수 있다. 콘택터(230)는 매우 작은 사이즈로 제조할 수 있기 때문에, 본 발명의 콘택터를 실장하는 프로브 카드의 주파수 대역폭을 2㎓ 또는 그 이상으로 용이하게 증가시킬 수 있다. 또한 작은 사이즈로 인하여, 프로브 카드 상의 콘택터의 수는 예로서 2000개까지 증가시킬 수 있어서 32 또는 그 이상의 메모리 디바이스를 동시에 병렬로 테스트할 수 있다.
더욱이 본 발명의 콘택터(230)는 실리콘 기판(220) 상에 형성되기 때문에, 실리콘 기판의 온도 팽창율과 같은 환경변화는 테스트 중인 반도체 웨이퍼(300)의 것과 동일하다. 따라서 콘택터(230)와 패드(320) 사이의 정확한 위치선정을 테스트 중에 유지시킬 수 있다.
도 6a-6c는 콘택터(230)를 실리콘 기판(220) 상에 갖는 접점 구조물의 상세도로서, 프로브 카드 또는 IC 패키지와의 상호접속을 상기한 바와 같이 이루기 위한 3 가지 기본적인 유형의 전기통로를 예로서 설명하기 위한 것이다. 도 6a는 전기접속이 기판의 상부에 형성된 것이고, 도 6b는 전기접속이 기판의 하부에 형성된 것이며, 도 6c는 전기접속이 기판의 에지에 형성된 것이다. 기존의 IC 패키지 디자인 또는 프로브 카드 디자인의 어떠한 유형도 대부분 도 6a 내지 6c에 도시된 유형의 상호접속부 중 적어도 한 가지를 수용할 수 있다.
도 6a의 예는 기판(220) 상의 상호접속 트레이스(232, 또한 a로 표시)와 상호접속 패드(233)를 포함한다. 상호접속 트레이스(232)는 콘택터(230)로부터 상호접속 패드(233)로의 전기통로를 이룬다. 도 6b의 예는 상호접속 트레이스(232), 기판(220)을 통한 상호접속 패드(235) 및 기판(220)의 저부에서의 상호접속 패드(236)를 포함한다. 도 6c의 예에서, 상호접속 트레이스(232)는 기판(220)의 에지로 연장되어 있다. 각각의 예에서, 상호접속 트레이스(232)는 콘택터(230)의 작은 피치를 큰 피치로 부채꼴로 펼쳐서 프로브 카드나 IC 패키지에 맞추는 기능도 갖고 있다.
도 6a-6c의 각각에 도시된 바와 같이, 콘택터(230)는 수직부(b,d)와 수평 빔(c) 및 첨단부(e)를 포함한다. 콘택터(230)의 첨단부(e)는 접점 타겟(320)에 대해 프레싱될 때 금속 산화물 층을 통한 침입에 필요한 스크러빙 효과(scrubbing effect)를 얻는데 적합하도록 뾰족하게 되어있다. 예로서, 웨어퍼(300) 상의 접점 타겟(320)이 그 표면 상에 알루미늄 산화물을 갖는 경우에, 스크러빙 효과는 낮은 접촉 저항을 갖는 전기접속을 이루는데 필요하다. 수평 빔(c)의 탄성력은 접점 패드(320)에 대해 적당한 접촉력을 부여한다. 수평 빔(c)의 탄성력에 의해 발생된 탄성은 또한 콘택터(230), 실리콘 기판(220), 접점 패드(320) 및 반도체 웨이퍼(300)의 사이즈의 차이 및 평면성의 변동을 보상하는 기능도 갖는다.
콘택터(230)의 재료로는 니켈, 알루미늄, 구리를 예로 들 수 있다. 첨단부(e)는 니켈 팔라듐, 로듐, 니켈 금, 이리듐 또는 다수의 다른 퇴적가능한 재료로 도금될 수 있다. 프로브 테스트용을 위한 콘택터의 사이즈의 일례는 접점 타겟(320) 사이의 피치가 50㎛인 경우에 전체 높이가 100-400㎛이고, 수평 길이는 50-400㎛이며, 두께는 30-60㎛이다.
도 7a-7m은 플라스틱 몰딩(핫 엠보싱) 기술을 통해 본 발명의 접점 구조물을 제조하기 위한 프로세스의 일례를 도시한 것이다. 그레이-톤 포토마스크를 이용한 포토리소그래피 프로세스를 포함한 제조 프로세스의 다른 예는 도 10a-10g를 참조로 하여 설명한다. 도 7a-7m의 몰딩 프로세스는 한번의 몰딩 프로세스로 복수 레벨의 콘택터 구조물을 형성하는데 특히 유용하다. 예로서, 도 5 및 6에 도시된 콘택터의 수직 빔과 수평 빔을 동시에 제조할 수 있는 것이다.
도 7a를 참조하면, 예로서 구리로 된 얇은 금속 층(237)이 실리콘 기판(220) 상에 제공되어 있다. 금속 층(237)은 전기도금 프로세스를 통해 도 6의 상호접속 트레이스(232)와 콘택터(230)를 형성하기 위한 전기 전도성을 얻기 위한 시드 층이다. 상호접속 트레이스(232)와 콘택터(230)를 스퍼터링과 같은 다른 퇴적 프로세스를 통해 형성하는 경우에는 시드 층(237)은 불필요하다.
금속 층(237) 상에는 플라스틱 층(242)을 형성하는데, 이 위에 몰드 인서트(280)가 플라스틱 층(242) 상에 도금패턴(plating pattern)을 직접 형성하기 위해 제공된다. 플라스틱 층(242) 재료의 예로는 열가소성 폴리머 또는 열가소성 수지가 있다. 몰드 인서트(280)는 예로서 철, 구리 또는 니켈로 이루어진다. 몰드 인서트(280)의 형상은 전자 빔 기록, 딥 UV 자외선(deep UV) 포토레지스트, 엑시머 레이저 용발(excimer laser ablation), 방전가공, 레이저 컷팅 및 X-선 리소그래피 등과 같은 다양한 방법으로 만든다. 도 7a의 예에서 몰드 인서트(280)는 도 6a-6c에 도시된 콘택터의 수직 빔과 수평 빔에 해당하는 형상을 갖는 인서트 부분을 그 저부에 갖고 있다.
도 7b의 프로세스에서 몰드 인서트(280)는 고온 분위기 하에서 폴리머 층(242)에 대해 완전히 프레싱된다. 몰드 인서트(280)를 저온에서 제거하면, 도 7c에 도시된 공동의 도금 패턴(A)이 플라스틱 층(242) 상에 형성된다. 이와 같은 도금 패턴(A)은 수직 및 수평 빔을 포함하는 복수 레벨 구조의 콘택터(230)를 나타낸다.
도 7d는 잔류물을 제거하기 위한 세정 프로세스와, 도금 프로세스를 위한 준비로서의 시드 층 형성 프로세스와 같은 필수 공정의 상황을 도시한 것이다. 즉 얇은 전도성 막인 시드 층(239)을 도 7d에 도시된 바와 같이 폴리머 층(242) 상에 형성한다. 이와 같은 세정 및 시드 층 형성 프로세스는 간단한 설명을 위하여 재차 설명하지는 않지만 접점 구조물의 다른 부분을 형성하기 위한 후단계에서 반복할 수 있다.
도 7e에서는 사전에 플라스틱 몰딩에 의해 형성된 패턴 상에 전기도금 프로세스를 실행하여 도 6a-6c에 도시된 빔 부분(a, b)을 갖는 콘택터(230)를 형성한다. 도금 프로세스에서 콘택터(230)를 위한 전도성 재료의 예로는 니켈, 알루미늄 및 구리가 있다. 도 7f에 도시된 다음 단계에서는 콘택터(230)의 과도금 부분(overplating portion)을 제거하고 평면화한다.
도 7g에서는 얇은 금속 층(235)과 플라스틱(폴리머) 층(243)을 도 7f의 평면 상에 형성한다. 도 7h에서는 콘택터의 상부 수직 빔에 해당하는 인서트 부분을 갖는 몰드 인서트(282)를 폴리머 층(243) 상방에 준비한다. 몰드 인서트(282)는 고온 분위기 하에서 도 7i에 도시된 바와 같이 폴리머 층 내로 프레싱한다. 몰드 인서트(282)를 저온 하에서 제거하면, 도 7j에 도시된 도금 패턴(B)이 폴리머 층(243) 상에 생성된다.
도금 프로세스를 다시 적용하여 도 6a-6c에서 부분(c)인 콘택터(230)의 수직 빔을 도 7k에 도시된 바와 같이 형성한다. 도 7k의 콘택터(230)의 과도금된 부분은 도 7l에 도시된 바와 같이 그라인딩(평탄화)으로 제거한다. 폴리머 층(242,243)과 시드 층(235)은 도 7m에 도시된 바와 같이 특수 솔벤트로 박리한다. 전술한 바와 같이 플라스틱 몰딩(핫 엠보싱) 프로세스에 의해 실리콘 기판(220) 상에 콘택터(230)가 형성하게 된다. 이전 설명에서는 단지 하나의 콘택터(230)만을 도시하고 있지만, 다수의 콘택터(230)를 본 발명의 제조방법에 따라서 동시에 형성할 수 있다.
도 8a 및 8b는 본 발명의 접점 구조물의 제2 예를 도시한 것이다. 이 예에서는 접점 구조물은 그 구조가 전술한 제1 예보다 간단한 콘택터(530)를 갖는다. 콘택터(530)는 전형적으로 실리콘 기판 또는 유전체 기판인 기판(520) 상에 형성된다. 콘택터(530)는 수평 빔과 수직 빔으로 이루어지는데, 수평 빔은 콘택터가 접점 타겟에 대해 프레싱될 때 탄성력을 발휘한다. 리세스(recess)(550)는 기판(520) 상에 제공된다. 리세스(550)는 수직 빔의 아래에 위치하여, 도 8a 및 8b에서와 같이 하향으로 프레싱될 때 접촉력을 부여하기 위해 콘택터(530)가 들어갈 수 있는 자유공간을 제공한다.
도 8b의 예에서, 콘택터(530)에 접속된 상호접속 트레이스(532)는 인쇄회로기판이나 패키지(비도시)와 같은 외부 콤포넌트와의 상호접속을 이루기 위한 것이다. 도 8a의 예에서와 같이, 이와 같은 상호접속부는 외부 콤포넌트와 콘택터(530) 사이에 직접 형성될 수도 있다. 도 8a 및 8b에 도시되어 있는 얇은 금속 층(537)은 후술하는 바와 같이 콘택터(530)를 형성하기 위해 전기도금 프로세스를 위한 시드 층으로서 작용한다.
도 5의 예와 유사한 제2 예의 접점 구조물에 있어서, 복수개의 콘택터(530)를 공통 기판, 전형적으로는 실리콘 기판(520) 상에 형성할 수 있다. 모든 콘택터(530)는 동일한 제조 프로세스로 실리콘 기판(520) 상에 동시에 형성한다. 이와 같은 제조 프로세스에는 포토리소그래피 프로세스, 마이크로 가공 프로세스, 플라스틱 몰딩 프로세스(핫 엠보싱) 등이 있다.
실리콘 기판(520) 상의 콘택터(530)는 도 3에 도시된 바와 같이 프로브 카드 상에 직접 실장할 수 있거나, 또는 리드를 갖는 전통적인 IC 패키지와 같은 패키지에 몰딩하고 이 패키지를 프로브 카드 상에 실장할 수 있다. 콘택터(530)는 매우 작은 사이즈로 제조할 수 있으므로, 본 발명의 콘택터를 실장하는 프로브 카드의 주파수 대역폭은 2㎓ 또는 그 이상으로 용이하게 증가시킬 수 있다. 또한 작은 사이즈로 인하여 프로브 카드 상의 콘택터 수를 예로서 2000 개까지 증가시킬 수 있고, 이에 따라서 32 또는 그 이상의 메모리 디바이스를 동시에 병렬로 테스트할 수 있다.
더욱이 본 발명의 콘택터(530)는 실리콘 기판(520) 상에 형성되기 때문에, 접점 구조물의 실리콘 기판(520)의 온도 팽창율과 같은 환경변화에 의해 야기된 변동조건은 테스트 중인 반도체 웨이퍼(300)의 변동조건과 동일하다. 따라서 콘택터(530)와 웨이퍼(300) 상의 접점 패드 사이의 정확한 위치선정이 테스트 중에 유지될 수 있다.
콘택터(530)의 재료로는 니켈, 알루미늄, 구리를 예로 들 수 있다. 콘택터(530)의 첨단부(e)는 니켈 팔라듐, 로듐, 니켈 금, 이리듐 또는 다수의 다른 퇴적가능한 재료로 도금할 수 있다. 프로브 테스트용을 위한 콘택터(530)의 사이즈의 일례는 접점 타겟 사이의 피치가 50㎛인 경우에 전체 높이가 50-200㎛이고, 수평 길이는 50-400㎛이며, 두께는 약30-60㎛이다.
도 9a-9j는, 다른 프로세스도 적용 가능하지만, 플라스틱 몰딩 프로세스를 채용하는 도 8에서 본 발명의 접점 구조물을 제조하기 위한 일례의 프로세스를 도시한 것이다. 그레이-톤 포토마스크를 이용하는 포토리소그래피 프로세스를 포함하는 제조 프로세스의 다른 예는 도 11a-11e를 참조하여 후술한다.
도 9a에서, 포토레지스트 층(542)은 포토리소그래피 프로세스로 기판(520) 상에 형성한다. 포토리소그래피 프로세스는 포토레지스트 코팅, 마스킹, 노광 및 포토레지스트 박리와 같은 당업계에 잘 알려진 단계를 포함한다. 도시하지는 않았지만, 포토레지스트 층(542) 상방에는 포토 마스크가 정렬되어 포토레지스트 층(542)이 포토 마스크에 인쇄된 패턴을 기초로 하여 자외선 광에 노출되도록 되어 있다. 포지티브 작용 포토레지스트를 사용하는 경우에는, 포토 마스크의 불투명부로 커버된 포토레지스트는 노출 후에 경화된다. 레지스트의 노출부는 용해시키고 세정으로 제거하여 에칭 영역을 한정되는 도 9a의 포토 마스크 층(542)을 남긴다.
에칭 프로세스를 통해 오목한 부분(그루브)(555)을 도 9b에 도시된 바와 같이 기판(520) 상에 형성한다. 도 9a의 포토레지스트 층(542)은 용해 용매를 사용하여 제거한다. 도 9c에서는 희생부(548)를 기판(520)의 오목한 부분(555)에 형성한다. 희생부(548)는 예로서 실리콘 산화물(SiO2)로 구성되며, 화학증착(CVD)과 같은 퇴적 프로세스로 형성한다. 얇은 금속 층(537)은 기판 상에서 형성되어 도금 시드 층으로서 작용한다.
금속 층(537) 상에는 플라스틱 층(542)을 형성하고, 이 위에 몰드 인서트(580)를 제공하여 플라스틱 층(542) 상에 도금패턴(plating pattern)을 직접 형성한다. 플라스틱 층(542)의 재료의 예로는 열가소성 폴리머 및 열가소성 수지가 있다. 몰드 인서트(580)는 예로서 철, 구리 또는 니켈로 이루어진다. 몰드 인서트(580)의 형상은 전자 빔 기록, 딥 UV 포토레지스트, 엑시머 레이저 용발, 방전가공, 레이저 컷팅 및 X-선 리소그래피 등과 같은 다양한 방법으로 만든다. 도 9d의 예에서는 몰드 인서트(580)가 도 8a 및 8b에 도시된 콘택터(530)의 수평 빔에 해당하는 형상을 갖는 인서트 부분을 그 저부에 갖고 있다.
도 9e의 프로세스에서 몰드 인서트(580)는 고온 분위기 하에서 폴리머 층(542)에 대해 완전히 프레싱된다. 몰드 인서트(580)를 저온에서 제거하면, 도 9f에 도시된 공동의 도금 패턴(A)이 플라스틱 층(542) 상에 형성된다. 도시하지는 않았지만 잔류물을 제거하기 위한 세정 프로세스와, 도금 프로세스를 위한 준비로서의 시드 층 형성 프로세스와 같은 필수 공정을 거친다.
도 9g에서는 앞서의 플라스틱 몰딩에 의해 형성된 도금 패턴 상에 전기도금 프로세스를 실행하여 수평 빔을 갖는 콘택터(530)를 형성한다. 도금 프로세스에서 콘택터(530)를 위한 전도성 재료의 예로는 니켈, 알루미늄 및 구리가 있다. 도 9h에 도시된 다음 단계에서는 콘택터(530)의 과도금 부분을 제거하고 평탄화한다.
도 9i에서는 얇은 금속(시드) 층과 플라스틱(폴리머) 층(543)을 도 9h의 평탄화 표면 상에 형성한다. 도 9i에서도 콘택터(530)의 수직 빔에 해당하는 인서트 부분을 갖는 몰드 인서트(582)를 플라스틱 층(543) 상방에 준비한다. 몰드 인서트(582)는 고온 분위기 하에서 도 9j에 도시된 바와 같이 폴리머 층 내로 프레싱한다. 몰드 인서트(582)를 저온에서 제거하면, 도 9k에 도시된 도금 패턴(B)이 폴리머 층(543) 상에 나타난다.
도금 프로세스를 다시 적용하여 콘택터(530)의 수직 빔을 도 9l에 도시된 바와 같이 형성한다. 도 9l의 콘택터(530)의 과도금된 부분은 도 9m에 도시된 바와 같이 그라인딩(평탄화)으로 제거한다. 폴리머 층(542,543)은 도 9n에서 특수 용매로 박리한다. 전술한 바와 같이 플라스틱 몰딩(핫 엠보싱) 프로세스에 의해 실리콘 기판(520) 상에 콘택터(530)가 형성하게 된다. 앞선 설명에서는 간단히 하기 위해 단지 하나의 콘택터(530)만을 도시하고 있지만, 다수의 콘택터(530)를 본 발명의 제조방법에 따라서 동시에 형성할 수 있다.
도 10a-10g는 도 5 및 6에 도시된 구조를 갖는 본 발명의 콘택터를 생산하기 위한 공정의 또 다른 예를 도시한 것이다. 도 10a-10g의 제조방법은 그레이-톤 포토마스크를 이용한 포토리소그래피 프로세스를 포함한다. 본 발명에서, 그레이-톤 포토마스크는 하나의 노출 프로세스로 복수 레벨 구조의 콘택터를 형성하는데 사용하기 위한 것이다. 예로서, 도 5 및 6에 도시된 콘택터의 베이스 수직 빔과 수평 빔을 하나의 포토마스크로 형성한다.
도 10a에서 도금 시드(얇은 금속) 층(637)은 실리콘 기판(620)의 표면에 형성한다. 실리콘 기판(620)은 또한 시드 층(637) 상에 포토레지스트 층(642)이 구비된다. 포토레지스트 층(642)은 도 10g에 도시된 콘택터(630)의 수직 빔과 수평 빔에 해당하는 도금 패턴을 수용하기 위한 비교적 큰 두께를 갖는다. 이 예에서 포토레지스트(642)는 포지티브 레지스트이다.
포토마스크(680)는 자외선 노광을 위해 포토레지스트 층(642) 상방에 위치한다. 포토마스크(680)는 투명 및 불투명 부분 뿐 아니라 중간(반투명 또는 그레이(gray)) 부분을 포함한다. 마스크(680)의 불투명(검은) 부분으로 인해 자외선 광에 노출되지 않은 포토레지스트는 경화되고, 마스크(680)의 투명(흰) 부분으로 인해 자외선 광에 노출되는 포토레지스트는 경화되지 않으며, 마스크의 반투명(어두운) 부분으로 인해 자외선 광에 충분히 노출되지 않은 포토레지스트는 하부에서는 경화되고 상부에서는 경화되지 않는다.
따라서, 경화되지 않은 포토레지스트를 제거하면, 도 10b에 도시된 도금 패턴(A)이 형성된다. 도 10b의 도금 패턴(A)에 전기도금 프로세스를 적용하고, 또 과도금 부분을 평탄화하여 도 10c에 도시된 바와 같이 콘택터(630)의 수직 빔과 수평 빔을 형성한다. 도금 프로세스에서 콘택터(630)를 위한 전도성 재료의 예로는 니켈, 알루미늄 및 구리가 있다.
도 10d-10f는 후속 포토리소그래피 프로세스를 도시한 것으로서, 콘택터(630)의 상부 수직 빔이 수평 빔 상에 형성되어 있다. 도 10d에서는 얇은 금속 층(비도시)과 포토레지스트 층(643)을 도 10c의 프로세스에서 평탄화된 표면에 형성한다. 포토마스크(682)를 포토레지스트 층(643) 상방에 정렬하고, 이를 통해 포토레지스트를 자외선 광에 노출시킨다. 경화되지 않은 레지스트를 제거하여 도 10e에 도시된 도금 패턴(B)을 형성한다. 도 10f에서는 콘택터(630)의 상부 수직 빔을 패턴(B)을 도금하여 형성한다. 포토레지스트 층(642,643)을 제거하면, 도 10g에 도시된 바와 같은 콘택터(630)가 기판(620) 상에 형성하게 된다. 앞선 설명에서는 단지 하나의 콘택터(630)만을 도시했지만, 다수의 콘택터(630)를 본 발명의 방법에 따라 동시에 생산할 수 있다.
도 10a-10g의 제조방법과 유사하게 그레이-톤 마스크를 이용한 포토리소그래피에 의해 도 8a 및 8b에 도시된 구조를 갖는 콘택터의 제조공정의 예를 도 11a-11e에서 설명한다. 전술한 바와 같이, 그레이-톤 마스크는 복수 레벨 구조의 콘택터를 한번의 노출 프로세스로 형성하는데 사용한다. 도 11a-11e의 예에서는 도 8a 및 8b(또한 도 11e)에 도시된 콘택터의 전체 구조를 하나의 포토마스크를 이용하여 형성하고 있다.
도 11a에서는 도금 시드(얇은 금속) 층(737)과 희생부(748)를 도 9a-9c에서 설명한 프로세스로 실리콘 기판(720)의 표면에 형성한다. 실리콘 기판(720)은 또한 시드 층(737) 상에 포토레지스트 층(742)을 갖는다. 포토레지스트 층(742)은 도 8a 및 8b에 도시된 콘택터(530)(도 11e에서는 730)의 전체 높이에 해당하는 도금 패턴을 수용하기 위한 충분한 두께를 갖는다. 이 예에서 포토레지스트(642)는 네거티브 레지스트이다.
포토마스크(780)는 자외선 노광을 위해 포토레지스트 층(742) 상에 위치한다. 포토마스크(780)는 투명, 불투명 및 반투명(그레이) 부분을 포함한다. 마스크(780)의 투명(흰) 부분으로 인해 자외선 광에 노출되는 포토레지스트는 경화되고, 마스크(780)의 불투명(검은) 부분으로 인해 자외선 광에 노출되지 않은 포토레지스트는 경화되지 않으며, 마스크(780)의 반투명(그레이) 부분으로 인해 자외선 광에 충분히 노출되지 않은 포토레지스트는 상부에서는 경화되고 하부에서는 경화되지 않는다.
경화되지 않은 포토레지스트를 제거하면, 도 11c에 도시된 도금 패턴(A)이 형성된다. 도 11c의 도금 패턴(A)에 전기도금 프로세스를 적용하고, 과도금 부분을 평탄화하여 도 11d에 도시된 바와 같이 수직 빔과 수평 빔을 갖는 콘택터(730)를 형성한다. 도금 프로세스에서 콘택터(730)를 위한 전도성 재료의 예로는 니켈, 알루미늄 및 구리가 있다. 포토레지스트 층(742)과 희생부(748)를 제거함으로써 도 11e에 도시된 콘택터(730)가 기판(720) 상에 형성된다. 도 11e의 공동부(오목부)(750)는 콘택터(730)가 접점 타겟에 대해 프레싱되고 후방으로 굴절될 때 리세스(recess)의 기능을 한다. 앞선 설명에서는, 단지 하나의 콘택터(730)만을 도시했지만, 다수의 콘택터(730)를 본 발명의 방법에 따라 동시에 형성할 수 있다.
본 발명에 따르면, 접점 구조물은 차세대 반도체 기술의 테스트 요건을 만족시키기 위한 매우 높은 주파수 대역폭을 갖는다. 접점 구조물은 반도체 제조 프로세스에서 사용된 최신 소형화 기술을 통해 형성되기 때문에, 다수의 콘택터를 작은 스페이스에 배치시킬 수 있는데, 이것은 다수의 반도체 디바이스를 동시에 테스트하는데 적합하다. 본 발명의 접점 구조물은 또한 IC 리드, IC 패키징 및 기타 전기접속부를 포함한 보다 일반적인 용도에도 사용할 수 있다.
다수의 콘택터를 수공처리하지 않는 마이크로 제조기술을 이용하여 기판에 동시에 제작하기 때문에, 접점 성능에 있어서 품질의 균일성, 높은 신뢰성 및 긴 수명을 얻을 수 있다. 또한 콘택터를 테스트 중인 디바이스와 동일한 기판 재료 상에 제조할 수 있기 때문에, 테스트 중인 디바이스의 온도 팽창계수를 보상할 수 있으므로 위치 에러를 피할 수 있다.
이상 본 발명의 바람직한 실시예만을 예시하고 설명했지만, 본 발명의 사상과 범주를 벗어나지 않고 첨부된 특허청구범위 이내 및 상기 개시 내용에 따라 본 발명의 여러 가지 변형과 수정이 가능하다.
본 발명에 따른 접점 구조물은 차세대 반도체 기술의 테스트 요건을 만족시키기 위한 매우 높은 주파수 대역폭을 갖는다. 접점 구조물은 반도체 제조 프로세스에서 사용된 최신 소형화 기술을 통해 형성되기 때문에, 다수의 콘택터를 작은 스페이스에 배치시킬 수 있는데, 이것은 다수의 반도체 디바이스를 동시에 테스트하는데 적합하다. 또한 다수의 콘택터를 수공처리하지 않는 마이크로 제조기술을 이용하여 기판에 동시에 제작하기 때문에, 접점 성능에 있어서 품질의 균일성, 높은 신뢰성 및 긴 수명을 얻을 수 있다. 아울러 콘택터를 테스트 중인 디바이스와 동일한 기판 재료 상에 제조할 수 있기 때문에, 테스트 중인 디바이스의 온도 팽창계수를 보상할 수 있으므로 위치 에러를 피할 수 있다.
도 1은 기판 핸들러와, 테스트 헤드를 갖는 반도체 테스트 시스템 사이의 구조적 관계의 개략도,
도 2는 반도체 테스트 시스템의 테스트 헤드를 인터페이스 콤포넌트를 통해 기판 핸들러에 접속시키기 위한 상세 구조물의 일례의 개략도,
도 3은 종래 기술의 복수개의 프로브 콘택터(니들 또는 캔틸레버)를 실장하기 위한 에폭시 링을 갖는 프로브 카드의 일례의 저면도,
도 4a-4e는 도 3의 프로브 카드의 등가 회로의 회로도,
도 5는 마이크로 제조 프로세스에 의해 제조된 본 발명의 접점 구조물의 개략도,
도 6a-6c는 기판 상에 형성된 본 발명의 접점 구조물의 구성의 일례를 나타내는 개략도,
도 7a-7m은 도 5 및 6에 도시된 본 발명의 접점 구조물을 형성하기 위해 플라스틱 몰딩 기술을 이용한 제조 프로세스의 일례를 나타내는 개략도,
도 8a 및 8b는 본 발명에 따라서 기판 상에 형성된 접점 구조물의 다른 예의 개략도,
도 9a-9n은 도 8a에 도시된 본 발명의 접점 구조물을 형성하기 위해 플라스틱 몰딩 기술을 이용한 제조 프로세스의 일례를 나타내는 개략도.
도 10a-10g는 도 5 및 6의 접점 구조물을 형성하기 위해 그레이-톤 포토마스크를 이용한 본 발명의 제조 프로세스의 일례를 나타내는 개략도,
도 11a-11e는 도 8a 및 8b의 접점 구조물을 형성하기 위해 그레이-톤 포토마스크를 이용한 본 발명의 제조 프로세스의 일례를 나타내는 개략도.
<도면의 주요부분에 대한 부호의 설명>
100 : 테스트 헤드
110 : 케이블 묶음
120 : 성능 보드
121 : 접점 단자
124 : 동축 케이블
130 : 프로그 링
140 : 인터페이스 콤포넌트
141 : 접점 핀
150 : 인쇄회로기판
160 : 코넥터
170 : 프로브 카드
180 : 척
190 : 프로브 코넥터
193,195 : 캐패시터
194 : 와이어
196 : 스트립 라인
197 : 전극
220,520,620,720 : 기판
230,530,630 : 콘택터
232 : 상호접속 트레이스
233,235,236 : 상호접속 패드
237,537,637,737 : 금속 층
239 : 시드 층
242,243,542,543,642,643,742 : 플라스틱 층
280,580,582 : 몰드 인서트
300 : 웨이퍼
320 : 접점 타겟
400 : 기판 핸들러
500 : 조작기
510 : 구동모터
548,748 : 희생부
550 : 리세스
555,750 : 그루브
680,682,780 : 포토마스크
a : 기부 (base portion)
b, d : 수직부
c : 수평부
e :첨단부
A, B : 도금 패턴

Claims (18)

  1. 접점 타겟 (contact target)과 전기접속을 이루기 위한 콘택터 (contactor)를 갖는 접점 구조물의 제조방법에 있어서,
    평면을 갖는 기판을 제공하는 단계;
    상기 기판의 상기 평면위에 플라스틱 층을 형성하는 단계;
    상기 기판 위에 형성되는 상기 콘택터의 적어도 일부분을 나타내는 형상을 갖는 몰드 인서트 (mold insert)를 상기 플라스틱 층 상방에 배치하는 단계;
    고온 분위기 하에서 상기 몰드 인서트를 상기 플라스틱 층내로 프레싱하는 단계;
    저온 분위기 하에서 상기 몰드 인서트를 상기 플라스틱 층으로부터 제거하여 상기 몰드 인서트로부터 전이된 도금 패턴(plating pattern)을 상기 플라스틱 층 위에 형성하는 단계;
    상기 플라스틱 층 위의 상기 도금 패턴을 전기도금하여 상기 콘택터를 형성하는 단계;
    다른 몰드 인서트에 대해 몰드 인서트를 프레싱하고 제거하는 단계를 반복하여 상기 콘택터의 나머지 부분을 형성하는 단계; 및
    하나 또는 그 이상의 플라스틱 층을 상기 기판으로부터 제거하는 단계
    를 포함하며,
    상기 콘택터는 수평부와, 상기 수평부의 한 쪽 단부위에 수직으로 형성된 접점부를 포함하고, 상기 수평부는 상기 콘택터가 상기 접점 타겟에 대해 프레싱될 때 접촉력을 발생시키는
    것을 특징으로 하는 접점 구조물의 제조방법.
  2. 제1항에 있어서,
    상기 기판은 유전체 기판 또는 실리콘 기판인 것을 특징으로 하는 접점 구조물의 제조방법.
  3. 제1항에 있어서,
    상기 콘택터는 상기 전기도금 단계에 의해 형성된 전도성 금속으로 이루어지는 것을 특징으로 하는 접점 구조물의 제조방법.
  4. 제1항에 있어서,
    상기 콘택터는 상기 기판과 상기 수평부 사이의 기부 (base portion)를 더 포함하며, 상기 기부는 상기 콘택터의 상기 수평부 및 접점부를 지지하는 수직 빔인 것을 특징으로 하는 접점 구조물의 제조방법.
  5. 제1항에 있어서,
    상기 플라스틱 층은 열가소성 폴리머 또는 열가소성 수지로 이루어진 것을 특징으로 하는 접점 구조물의 제조방법.
  6. 접점 타겟과 전기접속을 이루기 위한 콘택터를 갖는 접점 구조물의 제조방법에 있어서,
    평면을 갖는 기판을 제공하는 단계;
    상기 기판의 상기 평면에 그루브 (groove)를 형성하고 상기 그루브에 희생 재료 (sacrificial material)를 충진하는 단계;
    상기 기판의 상기 평면 및 상기 희생 재료위에 플라스틱 층을 형성하는 단계;
    상기 기판 위에 형성되는 상기 콘택터의 적어도 일부분을 나타내는 형상을 갖는 몰드 인서트를 상기 플라스틱 층 상방에 배치하는 단계;
    고온 분위기 하에서 상기 몰드 인서트를 상기 플라스틱 층 내로 프레싱하는 단계;
    저온 분위기 하에서 상기 몰드 인서트를 상기 플라스틱 층으로부터 제거하여 상기 몰드 인서트로부터 전이된 도금 패턴을 상기 플라스틱 층 위에 형성하는 단계;
    상기 플라스틱 층 위의 상기 도금 패턴을 전기도금하여 상기 콘택터를 형성하는 단계; 및
    상기 플라스틱 층 및 상기 희생 재료를 상기 기판으로부터 제거하는 단계
    를 포함하며,
    상기 콘택터는 수평부, 및 상기 수평부의 한 쪽 단부위에 수직으로 형성된 접점부를 포함하고, 상기 수평부는 상기 콘택터가 상기 접점 타겟에 대해 프레싱될 때 접촉력을 발생시키는
    것을 특징으로 하는 접점 구조물의 제조방법.
  7. 제6항에 있어서,
    상기 기판은 유전체 기판 또는 실리콘 기판인 것을 특징으로 하는 접점 구조물의 제조방법.
  8. 제6항에 있어서,
    상기 콘택터는 상기 전기도금 단계에 의해 형성된 전도성 금속으로 이루어지는 것을 특징으로 하는 접점 구조물의 제조방법.
  9. 제6항에 있어서,
    상기 플라스틱 층은 열가소성 폴리머 또는 열가소성 수지로 이루어지는 것을 특징으로 하는 접점 구조물의 제조방법.
  10. 제6항에 있어서,
    상기 기판위의 상기 희생 재료는 실리콘 산화물(silicon dioxide)로 이루어지며, 상기 콘택터 형성 이후 상기 기판으로부터 제거되어 상기 콘택터 아래에 리세스 (recess)를 형성하는 것을 특징으로 하는 접점 구조물의 제조방법.
  11. 접점 타겟과 전기접속을 이루기 위한 콘택터를 갖는 접점 구조물의 제조방법에 있어서,
    평면을 갖는 기판을 제공하는 단계;
    상기 기판의 상기 평면에 포토레지스트 층을 형성하는 단계;
    투명부, 불투명부 및 반투명부로 표시된 상기 콘택터의 적어도 일부를 나타내는 패턴을 갖는 포토마스크를 상기 포토레지스트 층 상방에 배치하는 단계;
    상기 포토레지스트 층을 노광하고 상기 포토레지스트의 경화되지 않은 부분을 제거하여 상기 포토레지스트 층 위에 상기 포토마스크로부터 전이된 도금 패턴을 형성하는 단계 -상기 포토마스크의 상기 반투명부에 대응하는 도금 패턴 부분은 상기 포토마스크의 상기 투명부와 상기 불투명부에 대응하는 부분들 사이의 중간 깊이를 가짐-;
    상기 포토레지스트 층 위에 상기 도금 패턴을 전기도금하여 상기 콘택터를 형성하는 단계;
    상기 단계들을 반복하여 상기 콘택터의 나머지 부분을 형성하는 단계; 및
    하나 또는 그 이상의 포토레지스트 층을 상기 기판으로부터 제거하는 단계
    를 포함하며,
    상기 콘택터는 수평부, 및 상기 수평부의 한 쪽 단부위에 수직으로 형성된 접점부를 포함하고, 상기 수평부는 상기 콘택터가 상기 접점 타겟에 대해 프레싱될 때 접촉력을 발생시키는
    것을 특징으로 하는 접점 구조물의 제조방법.
  12. 제11항에 있어서,
    상기 기판은 유전체 기판 또는 실리콘 기판인 것을 특징으로 하는 접점 구조물의 제조방법.
  13. 제11항에 있어서,
    상기 콘택터는 상기 전기도금 단계에 의해 형성된 전도성 금속으로 이루어지는 것을 특징으로 하는 접점 구조물의 제조방법.
  14. 제11항에 있어서,
    상기 콘택터는 상기 기판과 상기 수평부 사이의 기부를 더 포함하고, 상기 기부는 상기 콘택터의 상기 수평부 및 접점부를 지지하는 수직 빔인 것을 특징으로 하는 접점 구조물의 제조방법.
  15. 접점 타겟과 전기접속을 이루기 위한 콘택터를 갖는 접점 구조물의 제조방법에 있어서,
    평면을 갖는 기판을 제공하는 단계;
    상기 기판의 상기 평면에 그루브를 형성하고 상기 그루브에 희생 재료를 충진하는 단계;
    상기 기판의 상기 평면 및 상기 희생 재료위에 포토레지스트 층을 형성하는 단계;
    투명부, 불투명부 및 반투명부로 표시된 상기 콘택터를 나타내는 패턴을 갖는 포토마스크를 상기 포토레지스트 층 상방에 배치하는 단계;
    상기 포토레지스트 층을 노광하고 상기 포토레지스트의 경화되지 않은 부분을 제거하여 상기 포토레지스트 층 위에 상기 포토마스크로부터 전이된 도금 패턴을 형성하는 단계 -상기 포토마스크의 상기 반투명부에 대응하는 도금 패턴 부분은 상기 포토마스크의 상기 투명부와 상기 불투명부에 대응하는 부분들 사이의 중간 깊이를 가짐-;
    상기 플라스틱 층 위에 상기 도금 패턴을 전기도금하여 상기 콘택터를 형성하는 단계; 및
    상기 포토레지스트 층 및 상기 희생 재료를 상기 기판으로부터 제거하는 단계
    를 포함하며,
    상기 콘택터는 수평부, 및 상기 수평부의 한 쪽 단부위에 수직으로 형성된 접점부를 포함하고, 상기 수평부는 상기 콘택터가 상기 접점 타겟에 대해 프레싱될 때 접촉력을 발생시키는
    것을 특징으로 하는 접점 구조물의 제조방법.
  16. 제15항에 있어서,
    상기 기판은 유전체 기판 또는 실리콘 기판인 것을 특징으로 하는 접점 구조물의 제조방법.
  17. 제15항에 있어서,
    상기 콘택터는 상기 전기도금 단계에 의해 형성된 전도성 금속으로 이루어지는 것을 특징으로 하는 접점 구조물의 제조방법.
  18. 제15항에 있어서,
    상기 기판위의 상기 희생 재료는 실리콘 산화물로 이루어지며, 상기 콘택터 형성 이후 상기 기판으로부터 제거되어 상기 콘택터 아래에 리세스를 형성하는 것을 특징으로 하는 접점 구조물의 제조방법.
KR10-2000-0035564A 1999-06-28 2000-06-27 접점 구조물의 제조방법 KR100502125B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/344,851 1999-06-28
US9/344,851 1999-06-28
US09/344,851 US6218203B1 (en) 1999-06-28 1999-06-28 Method of producing a contact structure

Publications (2)

Publication Number Publication Date
KR20010029844A KR20010029844A (ko) 2001-04-16
KR100502125B1 true KR100502125B1 (ko) 2005-07-19

Family

ID=23352326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0035564A KR100502125B1 (ko) 1999-06-28 2000-06-27 접점 구조물의 제조방법

Country Status (6)

Country Link
US (1) US6218203B1 (ko)
JP (1) JP4678918B2 (ko)
KR (1) KR100502125B1 (ko)
DE (1) DE10031543A1 (ko)
SG (1) SG80101A1 (ko)
TW (1) TW463280B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344752B1 (en) * 1998-08-12 2002-02-05 Tokyo Electron Limited Contactor and production method for contractor
EP1041036B1 (en) * 1998-10-13 2007-05-09 Seiko Epson Corporation Method of manufacturing of a micromachine
US6436802B1 (en) * 1998-11-30 2002-08-20 Adoamtest Corp. Method of producing contact structure
US6420884B1 (en) * 1999-01-29 2002-07-16 Advantest Corp. Contact structure formed by photolithography process
KR20030046854A (ko) * 2001-12-06 2003-06-18 이호도 엘씨디 검사용 프로브 탐침 구조물 및 이의 제조방법
US9533376B2 (en) 2013-01-15 2017-01-03 Microfabrica Inc. Methods of forming parts using laser machining
US20040119485A1 (en) * 2002-12-20 2004-06-24 Koch Daniel J. Probe finger structure and method for making a probe finger structure
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
CN100543884C (zh) * 2003-08-22 2009-09-23 泰科电子荷兰公司 生产电导体元件的方法及电导体元件
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US7659739B2 (en) * 2006-09-14 2010-02-09 Micro Porbe, Inc. Knee probe having reduced thickness section for control of scrub motion
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US9097740B2 (en) * 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US7759949B2 (en) * 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US7733101B2 (en) * 2004-05-21 2010-06-08 Microprobe, Inc. Knee probe having increased scrub motion
JP4382593B2 (ja) * 2004-06-29 2009-12-16 山一電機株式会社 プローブユニット及びその製造方法
US6956389B1 (en) * 2004-08-16 2005-10-18 Jem America Corporation Highly resilient cantilever spring probe for testing ICs
JP2006119024A (ja) * 2004-10-22 2006-05-11 Tokyo Electron Ltd プローブおよびその製造方法
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
WO2007021046A1 (en) * 2005-08-19 2007-02-22 Microfriend Inc. Method of manufacturing needle for probe card using fine processing technology, needle manufactured by the method, and probe card comprising the needle
US8967394B2 (en) 2005-09-12 2015-03-03 Rtc Industries, Inc. Product management display system with trackless pusher mechanism
US7649367B2 (en) * 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
KR100750802B1 (ko) * 2006-07-27 2007-08-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7786740B2 (en) * 2006-10-11 2010-08-31 Astria Semiconductor Holdings, Inc. Probe cards employing probes having retaining portions for potting in a potting region
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7514948B2 (en) * 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US8723546B2 (en) * 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
US7671610B2 (en) * 2007-10-19 2010-03-02 Microprobe, Inc. Vertical guided probe array providing sideways scrub motion
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US8073019B2 (en) * 2009-03-02 2011-12-06 Jian Liu 810 nm ultra-short pulsed fiber laser
CN103324035B (zh) * 2013-06-20 2015-07-01 深圳市华星光电技术有限公司 掩膜板和阵列基板的制作方法
KR101689547B1 (ko) * 2015-01-22 2016-12-26 주식회사 유니드 전기 접속 구조의 제조 방법
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
CN105182625A (zh) * 2015-09-28 2015-12-23 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11973301B2 (en) 2018-09-26 2024-04-30 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US12000865B2 (en) 2019-02-14 2024-06-04 Microfabrica Inc. Multi-beam vertical probes with independent arms formed of a high conductivity metal for enhancing current carrying capacity and methods for making such probes
US11867721B1 (en) 2019-12-31 2024-01-09 Microfabrica Inc. Probes with multiple springs, methods for making, and methods for using
US11761982B1 (en) 2019-12-31 2023-09-19 Microfabrica Inc. Probes with planar unbiased spring elements for electronic component contact and methods for making such probes
US11774467B1 (en) 2020-09-01 2023-10-03 Microfabrica Inc. Method of in situ modulation of structural material properties and/or template shape
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850146A (ja) * 1994-06-03 1996-02-20 Hitachi Ltd 接続装置およびその製造方法
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482424A (en) * 1983-05-06 1984-11-13 At&T Bell Laboratories Method for monitoring etching of resists by monitoring the flouresence of the unetched material
US4577392A (en) * 1984-08-03 1986-03-25 Advanced Micro Devices, Inc. Fabrication technique for integrated circuits
JPH04155378A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 表示装置のフロントマスク
DE69214389T2 (de) * 1991-08-26 1997-04-30 Hughes Aircraft Co Elektrischer Messfühler mit geformten Kontakten
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
JP3022312B2 (ja) * 1996-04-15 2000-03-21 日本電気株式会社 プローブカードの製造方法
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
JPH1116961A (ja) * 1997-06-27 1999-01-22 Mitsubishi Materials Corp 屈曲部を有する金属体およびその成形方法と前記金属体を用いたコンタクトプローブおよびその製造方法
JPH1164380A (ja) * 1997-08-12 1999-03-05 Mitsubishi Materials Corp 屈曲部を有する金属体の成形方法とこの成形方法を用いたコンタクトプローブの製造方法
JP3123483B2 (ja) * 1997-10-28 2001-01-09 日本電気株式会社 プローブカード及びプローブカード形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850146A (ja) * 1994-06-03 1996-02-20 Hitachi Ltd 接続装置およびその製造方法
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe

Also Published As

Publication number Publication date
KR20010029844A (ko) 2001-04-16
US6218203B1 (en) 2001-04-17
DE10031543A1 (de) 2001-01-18
JP2001057378A (ja) 2001-02-27
TW463280B (en) 2001-11-11
JP4678918B2 (ja) 2011-04-27
SG80101A1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
KR100502125B1 (ko) 접점 구조물의 제조방법
KR100508419B1 (ko) 마이크로 제조 프로세스에 의해 형성된 접점 구조물
US6452407B2 (en) Probe contactor and production method thereof
KR100472580B1 (ko) 포토리소그래피 공정에 의해 형성된 콘택트 구조
US6736665B2 (en) Contact structure production method
US6576485B2 (en) Contact structure and production method thereof and probe contact assembly using same
US6250933B1 (en) Contact structure and production method thereof
US6504223B1 (en) Contact structure and production method thereof and probe contact assembly using same
US6676438B2 (en) Contact structure and production method thereof and probe contact assembly using same
US6750136B2 (en) Contact structure production method
JP4560292B2 (ja) シリコンフィンガーコンタクタを有するコンタクトストラクチャ
US6641430B2 (en) Contact structure and production method thereof and probe contact assembly using same
US6612861B2 (en) Contact structure and production method thereof
KR20090026815A (ko) 접속 구조물 및 그의 제조 방법과 그를 사용하는 탐침 접속조립체
US20020048973A1 (en) Contact structure and production method thereof and probe contact assembly using same
US20030176066A1 (en) Contact structure and production method thereof and probe contact assemly using same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee