JP4430594B2 - 多重積層膜構造の金属窒化膜の蒸着方法 - Google Patents

多重積層膜構造の金属窒化膜の蒸着方法 Download PDF

Info

Publication number
JP4430594B2
JP4430594B2 JP2005237827A JP2005237827A JP4430594B2 JP 4430594 B2 JP4430594 B2 JP 4430594B2 JP 2005237827 A JP2005237827 A JP 2005237827A JP 2005237827 A JP2005237827 A JP 2005237827A JP 4430594 B2 JP4430594 B2 JP 4430594B2
Authority
JP
Japan
Prior art keywords
film
metal nitride
nitride film
deposition rate
tin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005237827A
Other languages
English (en)
Other versions
JP2006057180A (ja
Inventor
永熏 朴
相奎 李
泰旭 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ips Ltd
Original Assignee
Ips Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ips Ltd filed Critical Ips Ltd
Publication of JP2006057180A publication Critical patent/JP2006057180A/ja
Application granted granted Critical
Publication of JP4430594B2 publication Critical patent/JP4430594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Description

本発明は薄膜蒸着方法、特に、多重積層金属窒化（ＴｉＮ）膜の蒸着方法に関するものである。
半導体製造工程において、キャパシタの上部電極蒸着工程またはコンタクトバリアメタル蒸着工程は、半導体業界で進行されている回路線幅の超微細化の趨勢に従い、今後より低い温度での蒸着にもかかわらず、より良い段差塗布性を有しなければならない。このような金属窒化膜をより低い温度で蒸着することになると、様々な問題点を伴うことになり、高い比抵抗および不純物含有度、大気／湿気への露出に際して、急激な抵抗変化、結果的に高い比抵抗の金属窒化膜が覆われることによる素子特性の低下までつながる。このような金属窒化膜の代表的な例としてＴｉＮがある。これから、縦横比がもっと大きいパターンにもっと低い温度で比抵抗が高くなくて不純物も比較的少なく含有され、段差塗布性も低下しない蒸着方法の開発が半導体業界で次第に大きく要求される見込みである。
したがって、本発明はこのような問題点に鑑みてなされたもので、その目的は、素子回路線幅の超微細化、パターン縦横比の増加、蒸着温度の低下にもかかわらず、膜特性、段差塗布性（step coverage）、大気／湿気露出による膜質変化に対する安定性を全て満足させる、多重積層膜構造の金属窒化膜の蒸着方法を提供することにある。
上記課題を解決するために、本発明は、基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、（ａ）基板上に第１蒸着速度で第１下部金属窒化膜を形成する段階；（ｂ）前記第１下部金属窒化膜上に第２蒸着速度で第２下部金属窒化膜を形成する段階；および（ｃ）前記（ａ）、（ｂ）段階によって形成された下部金属窒化膜、例えばＴｉＮ膜上に、大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量の多い上部金属窒化膜を第３蒸着速度で形成する段階；を含み、前記ｎ番目膜の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする、多重積層膜構造の金属窒化膜の蒸着方法を提供するものである。
前記ｎ番目膜の蒸着のための第１反応ガス（金属元素含み）／第２反応ガス（Ｎ元素含み）の比Ｋｎ（ｎ=１、２、３）はＫ２≧Ｋ１≧Ｋ３であることができる。
前記金属窒化膜は、第１反応ガスのＡｒと第２反応ガスのＡｒを互いに連通しないシャワーヘッドを通じて基板上に連続的に噴射しつつ、前記金属元素、例えばＴｉ元素を含む第１反応ガスと前記Ｎ元素を含む第２反応ガスとの同時噴射または交互的噴射により蒸着することができる。
第１下部金属窒化膜は、界面安定化と接着層(glue layer)の役目をし、第２下部金属窒化膜より少ない不純物を含み、小さな厚みに蒸着することができる。
第２下部金属窒化膜は、多重積層膜のなかで最も大きい厚みを形成し、バリアの役目をする膜であり、より低い温度で優れた段差塗布性を示しながら他の積層膜より早く蒸着することができる。
前記多重積層膜は、同一チャンバーで積層構造を形成することができる。
前記多重積層膜は、移送チャンバーに付設された他のチャンバーで積層構造を形成することができる。
また、上記課題を解決するために、本発明は、基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、（ａ）基板上に第１蒸着速度でＡＬＤ ＴｉＮ膜を蒸着する段階；（ｂ）前記ＡＬＤ ＴｉＮ膜上に第２蒸着速度でＣＶＤ ＴｉＮ膜を蒸着して下部ＴｉＮ膜を形成する段階；及び（ｃ）前記下部ＴｉＮ積層膜上に、大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量の多い上部ＴｉＮ膜を第３蒸着速度で積層させる段階；を含み、前記ｎ番目膜の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする多重積層膜構造の金属窒化膜の蒸着方法を提供するものである。
シャワーヘッド底部からヒーター表面までの距離を工程間隔と定義すると、前記ＡＬＤ(Atomic Layer Deposition)・ＴｉＮ膜は第１工程間隔を維持しながら蒸着され、前記ＣＶＤ ＴｉＮ膜は第１工程間隔と同一であるかまたはそれより大きい第２工程間隔を維持しながら蒸着することができる。
前記ＡＬＤ ＴｉＮ膜および前記ＣＶＤ ＴｉＮ膜は同一反応チャンバーで蒸着することができる。
前記ＡＬＤ ＴｉＮ膜は、移送チャンバーに付設された第１反応チャンバーで第１温度で維持されるウェーハブロック上に基板が配置された後に形成され、前記ＣＶＤ ＴｉＮ膜は、移送チャンバーに付設された第２反応チャンバーで第１温度より高い第２温度で維持されるウェーハブロック上に基板が配置された後に形成することができる。
また、上記課題を解決するために、本発明は、基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、（ａ）基板上に第１蒸着速度で第１ＡＬＤ ＴｉＮ膜を蒸着する段階；（ｂ）前記第１ＡＬＤ ＴｉＮ膜上に第２蒸着速度で第２ＡＬＤ ＴｉＮ膜を蒸着して下部ＴｉＮ膜を形成する段階；及び（ｃ）前記下部ＴｉＮ積層膜上に、大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量の多い上部ＴｉＮ膜を第３蒸着速度で積層させる段階；を含み、前記ｎ番目膜の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする、多重積層膜構造の金属窒化膜の蒸着方法を提供する。
シャワーヘッド底部からヒーター表面までの距離を工程間隔と定義すると、前記第１ＡＬＤ ＴｉＮ膜は第１工程間隔を維持しながら蒸着され、前記第２ＡＬＤ ＴｉＮ膜は第１工程間隔と同一であるかまたはそれより大きい第２工程間隔を維持しながら蒸着することができる。
前記第２ＡＬＤ ＴｉＮ膜のサイクル当たり蒸着原子層の高さは、第１ＡＬＤ ＴｉＮ膜のサイクル当たり蒸着原子層の高さより大きくすることができる。
前記第１ＡＬＤ ＴｉＮ膜および前記第２ＡＬＤ ＴｉＮ膜は同一反応チャンバーで蒸着することができる。
前記第１ＡＬＤ ＴｉＮ膜は、移送チャンバーに付設された第１反応チャンバーで第１温度で維持されるウェーハブロック上に基板が配置された後に形成され、前記第２ＡＬＤ ＴｉＮ膜は、移送チャンバーに付設された第２反応チャンバーで第１温度より高い第２温度で維持されるウェーハブロック上に基板が配置された後に形成することができる。
また、上記課題を解決するために、本発明は、基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、（ａ）基板上に第１蒸着速度で第１ＣＶＤ ＴｉＮ膜を蒸着する段階；（ｂ）前記第１ＣＶＤ ＴｉＮ膜上に第２蒸着速度で第２ＣＶＤ ＴｉＮ膜を蒸着して下部ＴｉＮ膜を形成する段階；及び（ｃ）前記下部ＴｉＮ積層膜上に、大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量の多い上部ＴｉＮ膜を第３蒸着速度で積層させる段階；を含み、前記ｎ番目膜の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする、多重積層膜構造の金属窒化膜の蒸着方法を提供する。
シャワーヘッド底部からヒーター表面までの距離を工程間隔と定義すると、前記第１ＣＶＤ ＴｉＮ膜は第１工程間隔を維持しながら蒸着され、前記第２ＣＶＤ ＴｉＮ膜は第１工程間隔と同一であるかまたはそれより大きい第２工程間隔を維持しながら蒸着することができる。
前記第１ＣＶＤ ＴｉＮ膜および前記第２ＣＶＤ ＴｉＮ膜は同一反応チャンバーで蒸着することができる。
前記第１ＣＶＤ ＴｉＮ膜は、移送チャンバーに付設された第１反応チャンバーで第１温度で維持されるウェーハブロック上に基板が配置された後に形成され、前記第２ＣＶＤ ＴｉＮ膜は、移送チャンバーに付設された第２反応チャンバーで第１温度より高い第２温度で維持されるウェーハブロック上に基板が配置された後に形成することができる。
前記上部ＴｉＮ膜は、Ｔｉ元素を含む第１反応ガスの流量よりＮ元素を含む第２反応ガスの流量を少なくとも１０倍以上維持しながら蒸着することができる。
前記Ｔｉ元素を含む第１反応ガスはＴｉＣｌ４であり、前記Ｎ元素を含む第２反応ガスはＮＨ３であることができる。
前記第１蒸着速度は５０〜５５Å／分、前記第２蒸着速度は５０〜５００Å／分、前記第３蒸着速度は５Å／分以下であることができる。
前記多重積層膜構造の金属窒化膜は、電極間誘電膜と電極物質との間にバリア膜として使われるか、あるいはメタルコンタクト形成工程においてＴｉ膜上にバリア膜として蒸着することができる。
前記多重積層膜構造の金属窒化膜は、第１金属窒化膜の厚み（Ｔ１）、第２金属窒化膜の厚み（Ｔ２）、第３金属窒化膜の厚み（Ｔ３）が、（Ｔ２）＞（Ｔ１）＞（Ｔ３）であるのが好ましい。
本発明によれば、素子回路線幅の超微細化、パターン縦横比の増加、蒸着温度の低下にもかかわらず、膜特性、段差塗布性（step coverage）、大気／湿気露出による膜質変化に対する安定性を全て満足させる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
本発明の最も核心となる薄膜蒸着方法を図１〜図４に示し、本発明の具現のための薄膜蒸着装置の概念を図５および図６に示す。また、本発明が具体的に適用される半導体素子における具体的な応用例を図７および図８に示す。
図１は本発明による多重積層膜構造の金属窒化膜の蒸着方法を包括的に説明するための工程図である。
半導体素子の金属窒化膜蒸着工程において、低温でより小さい縦横比を有するパターンに蒸着するとき、特性低下または段差塗布性、および大気／湿気露出に対する安定性を最大限高めるための方法の一つを提示する。
その基本原理は金属窒化膜を三段階に分けて蒸着することであり、第１段階では、基板上に第１蒸着速度で第１下部金属窒化（ＴｉＮ）膜を形成し（Ｓ１０１）、第２段階では、基板上に形成された第１下部金属窒化膜上に第２蒸着速度で第２下部金属窒化膜を形成し（Ｓ１０２）、第３段階では、前記第１下部金属窒化膜と第２下部金属窒化膜からなった下部金属窒化膜上に、大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量の多い上部金属窒化膜を第３蒸着速度で形成する（Ｓ１０３）。
前記第１〜第３段階で形成する窒化膜の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度である。
最初の二つの段階（Ｓ１０１、Ｓ１０２）の薄膜を下部金属窒化膜と定義し、第３段階（Ｓ１０３）の薄膜を上部金属窒化膜と定義する。前記上部金属窒化膜は、三つの段階の薄膜のなかで最も小さい厚みおよび遅い蒸着速度を有するが、最も高いＮ−ｒｉｃｈ膜であり、バリア性と大気／湿気露出に対する全体膜の保護の役目をする。
図７および図８は本発明による多重積層膜構造の金属窒化膜蒸着の実施形態を示すもので、図７はキャパシタ電極への応用例、図８はコンタクトバリアメタルへの応用例を示す。
第１下部金属窒化膜１は、蒸着速度を二番目に遅く、厚みを二番目に薄くするが、直後に蒸着する第２下部金属窒化膜２よりは純度が高いようにして、前記金属窒化膜が全体的に下部膜との安定的な接触を誘導し、第２下部金属窒化膜（２）に対する接着層の役目をするようにする。第１下部金属窒化膜１の役目と上部金属窒化膜３の役目を先に説明した。つぎに、第２下部金属窒化膜２の役目を説明する。通常、金属窒化膜の役目はなによりもバリア特性にある。
図７においては、誘電膜と上部電極IIとの間に蒸着することにより、キャパシタの漏洩電流をさらに少なくして静電容量の向上をもたらすようにし、図８においては、上部の金属と下部のシリコンが反応することを防ぐ役目を前記金属窒化膜が担当することになる。
一例として、電極間誘電物質としてアルミナを使用するとき、デザインルールがさらに狭小になるにもかかわらず、素子の動作信頼性を確保するための容易な方法の一つは前記アルミナ上にＴｉＮのような金属窒化膜を蒸着することである。また、第２下部金属窒化膜２の役目を説明すると、バリア特性のためには、最小限の厚み蒸着が必要である。これは、デザインルールおよび多くの具体的な素子の必要条件によって違うが、一定厚み以上に蒸着することがバリア膜の必須条件であると理解することができる。
したがって、第２下部金属窒化膜２が３重積層膜を形成するにあって、最も大きな厚みを形成するので、実質的なバリア役目を担当する膜である。前記第２下部金属窒化膜２の役目は定義したが、より低い温度で段差塗布性をよくしつつ、より早く前記第２下部金属窒化膜２を蒸着することがＣｏＯ減少のための方法である。もちろん、前記方法は工程の１ステップの追加、ＴｉＮ蒸着設備の具備等のような費用上昇要因を伴うことになることは不可避なＣｏＯ（Ｃｏｓｔ ｏｆ Ｏｗｎｅｒｓｈｉｐ）上昇の要因となる。
図２〜図４は、図１の基本原理を中心として、代表的なＴｉＮ膜の例として具体的な発明の実施形態を示す。
図２は本発明による多重積層膜構造の金属窒化膜の蒸着方法の一実施形態を示す工程図である。
図２においては、第１下部金属窒化膜１としてＡＬＤ ＴｉＮ膜を蒸着し（Ｓ２０１）、第２下部金属窒化膜２としてＣＶＤ ＴｉＮ膜を蒸着する（Ｓ２０２）。
まず、前述した膜の役目を充実するために、図５に示すような薄膜蒸着装置を用いる。
図５は本発明によるＴｉＮ積層膜の蒸着方法を説明するための反応チャンバーの一実施形態を示すものである。
反応チャンバー５００内のシャワーヘッド５１０を通じて噴射される第１反応ガスＴｉＣｌ４と第２反応ガスＮＨ４の混合によって基板５２０上に下部ＴｉＮ膜を先に形成する。
その後、所定の時間が経った後、前記下部ＴｉＮ膜上に大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量が多く含まれた上部ＴｉＮ膜を形成する（Ｓ２０３）。
前記上部ＴｉＮ膜は、Ｔｉ元素を含む第１反応ガスの流量より窒素（Ｎ）元素を含む第２反応ガスの流量を少なくとも１０倍以上維持し、前記窒素（Ｎ）元素を含む第２反応ガスを持続的に基板５２０上に噴射しながらＴｉ元素を含む第１反応ガスの基板５２０上への流れをオン／オフして蒸着する。
したがって、前記第１下部金属窒化膜１のＡＬＤ ＴｉＮ膜と、第２下部金属窒化膜２のＣＶＤ ＴｉＮ膜とを１チャンバーで蒸着する場合、ウェーハブロックの温度は固定した状態で、ＡＬＤ ＴｉＮ膜の蒸着時には、第１工程間隔、簡単に言って、工程間隔を十分に狭めて蒸着することにより、ファジー効率を最大限高めて、一層充実なＡＬＤ薄膜を蒸着し、ＣＶＤ ＴｉＮ膜を蒸着する時には、第２工程間隔、すなわち、ＡＬＤ ＴｉＮ膜の蒸着時よりずっと大きく工程間隔を広げることにより、ＣＶＤ工程特有のＬａ分ａｒガスフローが基板上に適用されるように誘導する。ＡＬＤ ＴｉＮ膜の蒸着時とは異なり、ＣＶＤ ＴｉＮ膜の蒸着時、段差塗布性または膜の均一度の面で広い工程間隔が有利である。
また、前記第１下部金属窒化膜１のＡＬＤ ＴｉＮ膜と第２下部金属窒化膜１のＣＶＤ ＴｉＮ膜の蒸着を相違するチャンバーで行うこともできる。この場合、素子によって、ＡＬＤ ＴｉＮ膜１の蒸着段階とＣＶＤ ＴｉＮ膜２の蒸着段階のウェーハブロック温度を互いに異なるようにすることが有利である。
この際、図６に示すようなクラスタツールシステムで移送チャンバー６００に付設された反応チャンバー（Ａ）６０１でＡＬＤ ＴｉＮ膜１を蒸着し、移送チャンバー６００によって移送された反応チャンバー（Ｂ）６０２でＣＶＤ ＴｉＮ膜２の蒸着を行うことが可能である。もちろん、この時、ＡＬＤ ＴｉＮ膜を蒸着する反応チャンバー（Ａ）６０１のウェーハブロック温度とＣＶＤ ＴｉＮ膜を蒸着する反応チャンバー（Ｂ）６０２のウェーハブロック温度は差がある。
図３は本発明による多重積層膜構造の金属窒化膜の蒸着方法の他の実施形態を示す工程図である。
図３においては、第１下部金属窒化膜１としてＡＬＤ ＴｉＮ膜を蒸着し（Ｓ３０１）、第２下部金属窒化膜２としてＡＬＤ ＴｉＮ膜を蒸着する（Ｓ３０２）。すなわち、第１下部金属窒化膜１と第２下部金属窒化膜２を共にＡＬＤ方法で蒸着する場合である。
その後、所定の時間が経った後、前記下部ＴｉＮ膜上に、大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量の多い上部ＴｉＮ膜を形成する（Ｓ３０３）。
実際に、本発明で説明する第２下部金属窒化膜２のＡＬＤ ＴｉＮ膜は、厳密な意味で言うと、一度に一つの単原子層を形成する正確なＡＬＤ蒸着メカニズムのみを意味せず、少なくともＴｉＮ単原子層の１倍以上になる反応、すなわち、ある程度のＣＶＤ反応を含むＡＬＤ蒸着反応までも含む。しかし、反応ガス移送システム内でのバルブ制御方法は、第１ＡＬＤ ＴｉＮ膜１の蒸着時の形態と違わない。このような第２ＡＬＤ ＴｉＮ膜２は、第２ＡＬＤ ＴｉＮ膜２をＡＬＤ形態に蒸着することにおいて、ＡＬＤ方法で蒸着するよりはずっと早い蒸着速度を持たせることにより、純粋なＣＶＤ蒸着法を選ぶ時よりは蒸着速度では損害を被るが、膜の段差塗布性または膜の純度の面で利得を得る。
図４は本発明による多重積層膜構造の金属窒化膜の蒸着方法のさらに他の実施形態を示す工程図である。
図４においては、第１下部金属窒化膜１としてＣＶＤ ＴｉＮ膜を蒸着し（Ｓ４０１）、第２下部金属窒化膜２としてもＣＶＤ ＴｉＮ膜を蒸着する（Ｓ４０２）。すなわち、第１下部金属窒化膜１と第２下部金属窒化膜２を共にＣＶＤ方法で蒸着する場合である。
その後、所定の時間が経った後、前記下部ＴｉＮ膜上に、大気／湿気露出に対する安定性を向上させるために、窒素（Ｎ）含有量の多い上部ＴｉＮ膜を形成する（Ｓ４０３）。
図４に示すものは、これまで説明した発明の実施形態のなかで、縦横比または回路線幅のデザインルールにおいて最も余裕がある場合に適用することが望ましい。すなわち、非常に高い特性よりは高い生産性を有する薄膜蒸着が要求される場合である。
一方、図１〜図４で説明したように、本発明において、全ての実施形態は図５に示すような工程間隔の調整が可能な設備によってさらに効果的に行え、前記全ての実施形態において、金属窒化膜は第１工程ガスのＡｒと第２工程ガスのＡｒを互いに連通しないシャワーヘッドを通じて基板上に連続的に噴射しつつ、前記Ｔｉ元素を含む第１反応ガスと前記Ｎ元素を含む第２反応ガスの同時噴射または交互的噴射により蒸着する。
前述したように、本発明において、Ｔｉ元素を含む第１反応ガスはＴｉＣｌ４であり、前記Ｎ元素を含む第２反応ガスはＮＨ３であり、本発明で適用される第１蒸着速度は５０〜５５Å／分、第２蒸着速度は５０〜５００Å／分、第３蒸着速度は５Å／分以下である。
また、本発明による３重積層構造の金属窒化膜は、電極間誘電膜と電極物質との間にバリア膜として使われるか、またはメタルコンタクト工程においてＴｉ膜上に形成するバリア膜として蒸着され、第１金属窒化膜の厚み（Ｔ１）、第２金属窒化膜の厚み（Ｔ２）、第３金属窒化膜の厚み（Ｔ３）は、（Ｔ２）＞（Ｔ１）＞（Ｔ３）を維持することが望ましい。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、素子回路線幅の超微細化、パターン縦横比の増加、蒸着温度の低下にもかかわらず、膜特性、段差塗布性、大気／湿気露出による膜質変化に対する安定性を全て満足させる、多重積層膜構造の金属窒化膜の蒸着方法に適用可能である。
本発明による多重積層膜構造の金属窒化膜の蒸着方法を説明するための工程図である。 本発明による多重積層膜構造の金属窒化膜の蒸着方法の実施形態を示す工程図である。 本発明による多重積層膜構造の金属窒化膜の蒸着方法の他実施形態を示す工程図である。 本発明による多重積層膜構造の金属窒化膜の蒸着方法のさらに他の実施形態を示す工程図である。 本発明によるＴｉＮ積層膜を蒸着する方法を説明するために提供される反応チャンバーを示す図である。 本発明によるＴｉＮ積層膜を蒸着する方法を説明するために提供されるクラスタシステムを示す図である。 本発明による多重積層膜構造の金属窒化膜蒸着の実施形態を示すもので、キャパシタ電極への応用例を示す図である。 本発明による多重積層膜構造の金属窒化膜の蒸着方法のさらに他の実施形態を示すもので、コンタクトバリアメタルへの応用例を示す図である。
符号の説明
１ 第１下部金属窒化膜
２ 第２下部金属窒化膜
３ 上部金属窒化膜
５００ 反応チャンバー
５１０ シャワーヘッド
５２０ 基板
６００ 移送チャンバー
６０１ 反応チャンバーＡ
６０２ 反応チャンバーＢ



Claims (26)

  1. 基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、
    （ａ）基板上に第１蒸着速度で第１下部金属窒化膜を形成する工程と、
    （ｂ）前記第１下部金属窒化膜上に第２蒸着速度で第２下部金属窒化膜を形成する工程と、
    （ｃ）前記（ａ）、（ｂ）の工程によって形成された第１下部金属窒化膜および第２下部金属窒化膜からなる下部金属窒化膜上に、前記下部金属窒化膜よりも窒素（Ｎ）含有量の多い上部金属窒化膜を第３蒸着速度で形成する工程と、を含み、
    前記（ａ）の工程から（ｃ）の工程の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする、多重積層膜構造の金属窒化膜の蒸着方法。
  2. 前記第１下部金属窒化膜、第２下部金属窒化膜及び上部金属窒化膜の蒸着のための各々の第１反応ガス（金属元素含有）／第２反応ガス（Ｎ元素含有）の比Ｋｎ（ｎ=１、２、３）はＫ２≧Ｋ１≧Ｋ３であることを特徴とする、請求項１に記載の蒸着方法。
  3. 前記金属窒化膜は、第１工程ガスＡｒと第２工程ガスＡｒを互いに連通しないシャワーヘッドを通じて基板上に連続的に噴射しつつ、前記第１工程ガスＡｒとともに供給される、前記金属元素を含む第１反応ガスと、前記第２工程ガスＡｒとともに供給される、前記Ｎ元素を含む第２反応ガスとの同時噴射または交互的噴射により蒸着することを特徴とする、請求項１に記載の蒸着方法。
  4. 第１下部金属窒化膜は、第２下部金属窒化膜より少ない不純物を含み、かつ、前記第２下部金属窒化膜より小さな厚みで蒸着することを特徴とする、請求項１に記載の蒸着方法。
  5. 第２下部金属窒化膜は、多重積層膜のなかで最も大きい厚みを有する、バリアの役目をする膜であり、より低い温度で優れた段差塗布性を示し他の積層膜より早く蒸着することを特徴とする、請求項１に記載の蒸着方法。
  6. 前記多重積層膜は、同一チャンバーで積層構造を形成することを特徴とする、請求項１に記載の蒸着方法。
  7. 前記多重積層膜は、移送チャンバーに付設された他のチャンバーで積層構造を形成することを特徴とする、請求項１に記載の蒸着方法。
  8. 基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、
    （ａ）基板上に第１蒸着速度でＡＬＤ ＴｉＮ膜を蒸着する工程と、
    （ｂ）前記ＡＬＤ ＴｉＮ膜上に第２蒸着速度でＣＶＤ ＴｉＮ膜を蒸着して下部ＴｉＮ膜を形成する工程と、
    （ｃ）前記下部ＴｉＮ積層膜上に、前記下部ＴｉＮ積層膜よりも窒素（Ｎ）含有量の多い上部ＴｉＮ膜を第３蒸着速度で積層させる工程と、を含み、
    前記（ａ）の工程から（ｃ）の工程の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする多重積層膜構造の金属窒化膜の蒸着方法。
  9. シャワーヘッド底部からヒーター表面までの距離を工程間隔と定義すると、前記ＡＬＤ ＴｉＮ膜は第１工程間隔を維持しながら蒸着され、前記ＣＶＤ ＴｉＮ膜は第１工程間隔と同一であるかまたはそれより大きい第２工程間隔を維持しながら蒸着することを特徴とする、請求項８に記載の蒸着方法。
  10. 前記ＡＬＤ ＴｉＮ膜および前記ＣＶＤ ＴｉＮ膜は同一反応チャンバーで蒸着することを特徴とする、請求項８に記載の蒸着方法。
  11. 前記ＡＬＤ ＴｉＮ膜は、移送チャンバーに付設された第１反応チャンバーで第１温度で維持されるウェーハブロック上に基板が配置された後に形成され、前記ＣＶＤ ＴｉＮ膜は、移送チャンバーに付設された第２反応チャンバーで第１温度より高い第２温度で維持されるウェーハブロック上に基板が配置された後に形成することを特徴とする、請求項８に記載の蒸着方法。
  12. 基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、
    （ａ）基板上に第１蒸着速度で第１ＡＬＤ ＴｉＮ膜を蒸着する工程と、
    （ｂ）前記第１ＡＬＤ ＴｉＮ膜上に第２蒸着速度で第２ＡＬＤ ＴｉＮ膜を蒸着して下部ＴｉＮ膜を形成する工程と、
    （ｃ）前記下部ＴｉＮ積層膜上に、前記下部ＴｉＮ積層膜よりも窒素（Ｎ）含有量の多い上部ＴｉＮ膜を第３蒸着速度で積層させる工程と、を含み、
    前記（ａ）の工程から（ｃ）の工程の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする、多重積層膜構造の金属窒化膜の蒸着方法。
  13. シャワーヘッド底部からヒーター表面までの距離を工程間隔と定義すると、前記第１ＡＬＤ ＴｉＮ膜は第１工程間隔を維持しながら蒸着され、前記第２ＡＬＤ ＴｉＮ膜は第１工程間隔と同一であるかまたはそれより大きい第２工程間隔を維持しながら蒸着することを特徴とする、請求項１２に記載の蒸着方法。
  14. 前記第２ＡＬＤ ＴｉＮ膜のサイクル当たり蒸着原子層の高さは、第１ＡＬＤ ＴｉＮ膜のサイクル当たり蒸着原子層の高さより大きいことを特徴とする、請求項１３に記載の蒸着方法。
  15. 前記第１ＡＬＤ ＴｉＮ膜および前記第２ＡＬＤ ＴｉＮ膜は同一反応チャンバーで蒸着することを特徴とする、請求項１３に記載の蒸着方法。
  16. 前記第１ＡＬＤ ＴｉＮ膜は、移送チャンバーに付設された第１反応チャンバーで第１温度で維持されるウェーハブロック上に基板が配置された後に形成され、前記第２ＡＬＤ ＴｉＮ膜は、移送チャンバーに付設された第２反応チャンバーで第１温度より高い第２温度で維持されるウェーハブロック上に基板が配置された後に形成することを特徴とする、請求項１３に記載の蒸着方法。
  17. 基板上に相違する蒸着速度を有する多重金属窒化膜を形成する方法において、
    （ａ）基板上に第１蒸着速度で第１ＣＶＤ ＴｉＮ膜を蒸着する工程と、
    （ｂ）前記第１ＣＶＤ ＴｉＮ膜上に第２蒸着速度で第２ＣＶＤ ＴｉＮ膜を蒸着して下部ＴｉＮ膜を形成する工程と、
    （ｃ）前記下部ＴｉＮ積層膜上に、大気／湿気露出に対する安定性を向上させるために、前記下部ＴｉＮ積層膜よりも窒素（Ｎ）含有量の多い上部ＴｉＮ膜を第３蒸着速度で積層させる工程と、を含み、
    前記（ａ）の工程から（ｃ）の工程の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度であることを特徴とする、多重積層膜構造の金属窒化膜の蒸着方法。
  18. シャワーヘッド底部からヒーター表面までの距離を工程間隔と定義すると、前記第１ＣＶＤ ＴｉＮ膜は第１工程間隔を維持しながら蒸着され、前記第２ＣＶＤ ＴｉＮ膜は第１工程間隔と同一であるかまたはそれより大きい第２工程間隔を維持しながら蒸着することを特徴とする、請求項１７に記載の蒸着方法。
  19. 前記第１ＣＶＤ ＴｉＮ膜および前記第２ＣＶＤ ＴｉＮ膜は同一反応チャンバーで蒸着することを特徴とする、請求項１８に記載の蒸着方法。
  20. 前記第１ＣＶＤ ＴｉＮ膜は、移送チャンバーに付設された第１反応チャンバーで第１温度で維持されるウェーハブロック上に基板が配置された後に形成され、前記第２ＣＶＤ ＴｉＮ膜は、移送チャンバーに付設された第２反応チャンバーで第１温度より高い第２温度で維持されるウェーハブロック上に基板が配置された後に形成することを特徴とする、請求項１８に記載の蒸着方法。
  21. 前記上部金属窒化膜は、金属元素を含む第１反応ガスの流量よりＮ元素を含む第２反応ガスの流量を少なくとも１０倍以上維持しながら蒸着することを特徴とする、請求項１に記載の蒸着方法。
  22. 前記Ｔｉ元素を含む第１反応ガスはＴｉＣｌ４であり、前記Ｎ元素を含む第２反応ガスはＮＨ３であることを特徴とする、請求項２１に記載の蒸着方法。
  23. 前記第１蒸着速度は５０〜５５Å／分、前記第２蒸着速度は５０〜５００Å／分、前記第３蒸着速度は５Å／分以下であることを特徴とする、請求項１、８、１２または１７のいずれか１項に記載の蒸着方法。
  24. 前記多重積層膜構造の金属窒化膜は、電極間誘電膜と電極物質との間にバリア膜として使われるか、あるいはメタルコンタクト形成工程においてＴｉ膜上にバリア膜として蒸着することを特徴とする、請求項１、８、１２または１７のいずれか１項に記載の蒸着方法。
  25. 前記多重積層膜構造の金属窒化膜は、第１金属窒化膜の厚み（Ｔ１）、第２金属窒化膜の厚み（Ｔ２）、第３金属窒化膜の厚み（Ｔ３）が、（Ｔ２）＞（Ｔ１）＞（Ｔ３）であることを特徴とする、請求項１、８、１２または１７のいずれか１項に記載の蒸着方法。
  26. 前記上部ＴｉＮ膜は、Ｔｉ元素を含む第１反応ガスの流量よりＮ元素を含む第２反応ガスの流量を少なくとも１０倍以上維持しながら蒸着することを特徴とする、請求項８、１２または１７のいずれか１項に記載の蒸着方法。
JP2005237827A 2004-08-19 2005-08-18 多重積層膜構造の金属窒化膜の蒸着方法 Active JP4430594B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065300A KR100589285B1 (ko) 2004-08-19 2004-08-19 다중 적층막 구조의 금속 질화 막 증착 방법

Publications (2)

Publication Number Publication Date
JP2006057180A JP2006057180A (ja) 2006-03-02
JP4430594B2 true JP4430594B2 (ja) 2010-03-10

Family

ID=36080752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237827A Active JP4430594B2 (ja) 2004-08-19 2005-08-18 多重積層膜構造の金属窒化膜の蒸着方法

Country Status (5)

Country Link
US (1) US7253101B2 (ja)
JP (1) JP4430594B2 (ja)
KR (1) KR100589285B1 (ja)
CN (1) CN100424835C (ja)
TW (1) TWI281953B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642763B1 (ko) * 2005-09-06 2006-11-10 삼성전자주식회사 반도체 소자의 ＴｉＮ 막 구조, 그 제조 방법, ＴｉＮ 막구조를 채용하는 반도체 소자 및 그 제조방법
JP2007081189A (ja) * 2005-09-15 2007-03-29 Elpida Memory Inc 半導体記憶装置及びその製造方法
US8815014B2 (en) * 2005-11-18 2014-08-26 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
TWI388078B (zh) * 2008-01-30 2013-03-01 Osram Opto Semiconductors Gmbh 電子組件之製造方法及電子組件
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
TWI488997B (zh) * 2010-09-30 2015-06-21 Ｓ Ｏ Ｉ 科技矽公司 以熱化氣體注入器產生增量前驅氣體及以此等注入器進行材料沉積之方法
JP2012193445A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd 窒化チタン膜の形成方法、窒化チタン膜の形成装置及びプログラム
CN103811319B (zh) * 2012-11-08 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种形成高k金属栅极的方法
CN103805967B (zh) * 2012-11-14 2016-05-25 理想能源设备(上海)有限公司 金属有机化学气相沉积装置
CN106756808B (zh) * 2016-11-29 2019-04-02 深圳倍声声学技术有限公司 一种提高动铁部件抗腐蚀性能的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653209A (ja) * 1992-07-30 1994-02-25 Sharp Corp 半導体装置の製造方法
US6686288B1 (en) * 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6194310B1 (en) * 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
KR100404941B1 (ko) 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR20020045257A (ko) * 2000-12-08 2002-06-19 박종섭 단원자 화학 기상 증착 장비 및 이를 이용한 티타늄나이트라이드막 형성 방법
KR100519376B1 (ko) * 2001-06-12 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 확산 방지막 형성 방법
CN1275313C (zh) * 2002-05-15 2006-09-13 旺宏电子股份有限公司 制造接触插塞的方法

Also Published As

Publication number Publication date
CN1738009A (zh) 2006-02-22
TW200607881A (en) 2006-03-01
JP2006057180A (ja) 2006-03-02
US7253101B2 (en) 2007-08-07
CN100424835C (zh) 2008-10-08
US20060040495A1 (en) 2006-02-23
TWI281953B (en) 2007-06-01
KR100589285B1 (ko) 2006-06-14
KR20060016864A (ko) 2006-02-23

Similar Documents

Publication Publication Date Title
JP4430594B2 (ja) 多重積層膜構造の金属窒化膜の蒸着方法
US7616426B2 (en) Capacitor and method for fabricating the same
JP5013662B2 (ja) キャパシタ及びその製造方法
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
KR100327328B1 (ko) 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US8256077B2 (en) Method for forming a capacitor dielectric having tetragonal phase
US20060128127A1 (en) Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
US20070228442A1 (en) Thin Film Capacitor, Method for Forming Same, and Computer Readable Recording Medium
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US7759717B2 (en) Capacitors comprising dielectric regions having first and second oxide material portions of the same chemical compositon but different densities
JP2007073926A (ja) 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法
US20110128667A1 (en) Semiconductor device including carbon-containing electrode and method for fabricating the same
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
US7300887B2 (en) Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers
US20110222207A1 (en) Methods of forming a dielectric layer structure, and methods of manufacturing a capacitor using the same
CN100565881C (zh) 金属-绝缘体-金属电容结构及其制造方法
Lee et al. Atomic layer deposition: an enabling technology for microelectronic device manufacturing
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
US20030054636A1 (en) Method for manufacturing a semiconductor device and method for processing substrate
KR20020058483A (ko) 원자층 증착 장치
US7166884B2 (en) Method for fabricating semiconductor device and semiconductor device
KR20030087351A (ko) 반도체 장치의 박막 적층 방법
KR20020001382A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4430594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250