CN1738009A - 用于淀积具有多层结构的TiN薄膜的方法 - Google Patents

用于淀积具有多层结构的TiN薄膜的方法 Download PDF

Info

Publication number
CN1738009A
CN1738009A CNA2005100906708A CN200510090670A CN1738009A CN 1738009 A CN1738009 A CN 1738009A CN A2005100906708 A CNA2005100906708 A CN A2005100906708A CN 200510090670 A CN200510090670 A CN 200510090670A CN 1738009 A CN1738009 A CN 1738009A
Authority
CN
China
Prior art keywords
film
deposit
deposition rate
metal nitride
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100906708A
Other languages
English (en)
Other versions
CN100424835C (zh
Inventor
朴永熏
李相奎
徐泰旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lap Yi Cmi Holdings Ltd
Wonik IPS Co Ltd
Original Assignee
Integrated Process Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Process Systems Ltd filed Critical Integrated Process Systems Ltd
Publication of CN1738009A publication Critical patent/CN1738009A/zh
Application granted granted Critical
Publication of CN100424835C publication Critical patent/CN100424835C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供了一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，该方法包括以下步骤：以第一淀积速率在衬底上形成第一下层金属氮化物膜；以第二淀积速率在第一下层金属氮化物膜上形成第二下层金属氮化物膜；以第三淀积速率在由第一下层金属氮化物膜和第二下层金属氮化物膜形成的下层TiN膜上形成具有高的氮(N)含量的上层金属氮化物膜，以提高与暴露至空气/湿气相关的稳定性。该具有多层结构的金属氮化物膜的淀积速率满足这样的关系，即，第二淀积速率≥第一淀积速率≥第三淀积速率。

Description

用于淀积具有多层结构的TiN薄膜的方法
技术领域
本发明涉及一种淀积薄膜的方法，特别涉及一种用于淀积具有多层结构的金属氮化物(TiN)膜的方法。
背景技术
在半导体制造工艺中，根据在半导体商业领域中尤为引人关注的使电路连线具有超细宽度趋势，在电容器的上部淀积电极的工艺或者淀积接触阻隔金属的工艺需要具有在较低的温度下进行淀积的能力，并且需要具有优良的阶梯覆盖特征。当在较低的温度下淀积金属氮化物膜时会产生各种问题，例如高的电阻率(specific resistance)和杂质含量以及当暴露在空气/湿气中时阻抗的快速变化。结果，由于器件被具有高电阻率的金属氮化物膜覆盖，因此器件的性能劣化。金属氮化物膜的一个典型的例子是氮化钛(TiN)。由此，在半导体领域中非常需要这样一种淀积方法，它能够在较低的温度下在具有高的深宽比(aspect ratio)的图案(pattern)中提供低电阻率和相对低的杂质含量，并且不会使阶梯覆盖劣化。
发明内容
为了解决上述和/或其它问题，本发明提供了一种淀积具有多层结构的金属氮化物膜的方法，该方法可以保证膜的特性、阶梯覆盖以及与暴露至空气/湿气相关的膜的质量变化的稳定性，而不管电路连线的超细的宽度、图形的深宽比的增加、淀积温度的降低等情况。
根据本发明的一个方面，一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，包括以下步骤：(a)以第一淀积速率在所述衬底上形成第一下层金属氮化物膜；(b)以第二淀积速率在所述第一下层金属氮化物膜上形成第二下层金属氮化物膜；以及(c)以第三淀积速率在由步骤(a)和(b)形成的下层TiN膜上形成具有高的氮(N)含量的上层金属氮化物膜，以提高与暴露至空气/湿气相关的稳定性；其中，所述具有多层结构的金属氮化物膜的所述淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
根据本发明的另一个方面，一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，包括以下步骤：(a)以第一淀积速率在所述衬底上淀积ALD TiN膜；(b)通过以第二淀积速率在所述ALDTiN膜上淀积CVD TiN膜以形成下层TiN膜；以及(c)以第三淀积速率在所述下层TiN膜上淀积具有高的氮(N)含量的上层TiN膜，以提高与暴露至空气/湿气相关的稳定性，其中，具有多层结构的金属氮化物膜的淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
根据本发明的又一个方面，一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，包括以下步骤：(a)以第一淀积速率在所述衬底上淀积第一ALD TiN膜；(b)通过以第二淀积速率在所述第一ALD TiN膜上淀积第二ALD TiN膜来形成下层TiN膜；以及(c)以第三淀积速率在所述下层TiN膜上淀积具有高的氮(N)含量的上层TiN膜，以提高与暴露至空气/湿气相关的稳定性，其中，具有多层结构的金属氮化物膜的淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
根据本发明的再一个方面，一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，包括以下步骤：(a)以第一淀积速率在所述衬底上淀积第一CVD TiN膜；(b)通过以第二淀积速率在所述第一CVD TiN膜上淀积第二CVD TiN膜以形成下层TiN膜；以及(c)以第三淀积速率在所述下层TiN膜上淀积具有高的氮(N)含量的上层TiN膜，以提高与暴露至空气/湿气相关的稳定性，其中，具有多层结构的金属氮化物膜的淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
附图说明
图1的流程图用于说明根据本发明的淀积具有多层结构的金属氮化物膜的方法的原理；
图2的流程图用于说明根据本发明的一个实施方案的淀积具有多层结构的金属氮化物膜的方法；
图3的流程图用于说明根据本发明的另一个实施方案的淀积具有多层结构的金属氮化物膜的方法；
图4的流程图用于说明根据本发明的又一个实施方案的淀积具有多层结构的金属氮化物膜的方法；
图5是显示了被提供用以说明根据本发明的淀积TiN膜的方法的反应室的视图；
图6是显示了被提供用以说明根据本发明的淀积TiN膜的方法的组合系统的视图；
图7是显示了根据本发明的淀积具有多层结构的金属氮化物膜的方法的一个实施例的视图，该实施例为应用于电容器电极的实施例；
图8是显示了根据本发明的淀积具有多层结构的金属氮化物膜的方法的另一个实施例的视图，该实施例为应用于接触阻隔金属的实施例；
具体实施方式
图1至图4中描述了根据本发明的实施方案的淀积金属氮化物膜的方法。在此描述了一种核心薄膜(core thin film)淀积方法。图5和图6中显示了用于淀积薄膜以实现本发明的装置的原理。另外，图7和图8中描述了本发明应用于半导体器件的实施例。
图1的流程图用于说明根据本发明的淀积具有多层结构的金属氮化物膜的方法的原理。
在淀积半导体器件的金属氮化物膜的工艺中，本发明被建议作为多种方法中的一种，以用来当在低温下被淀积到具有窄的深宽比的图案上时，使阶梯覆盖以及暴露至空气/湿气时的稳定性最大化，并同时不会使其性能劣化。
本发明的基本原理是通过三个步骤来实现金属氮化物膜的淀积。在第一步中，以第一淀积速率在衬底上形成第一下层金属氮化物(TiN)膜(S101)。在第二步中，以第二淀积速率在形成于衬底上的第一下层金属氮化物膜上形成第二下层金属氮化物膜(S102)。在第三步中，以第三淀积速率在由第一下层金属氮化物膜和第二下层金属氮化物膜形成的下层金属氮化物膜上形成上层金属氮化物膜(S103)，该上层金属氮化物膜具有高的氮(N)含量用以提高与暴露至空气/湿气相关的稳定性。
在第一步到第三步中，金属氮化物膜的淀积速率是这样的，即，第二淀积速率≥第一淀积速率≥第三淀积速率。
第一步S101和第二步S102中的薄膜被定义为下层金属氮化物膜，而第三步S103中的薄膜被定义为上层金属氮化物膜。虽然上层金属氮化物膜在三层薄膜中具有最薄的厚度并且具有慢的淀积速率，但是由于其为高富含氮的膜，因此其可以起到阻隔作用并且可以保护整个膜以使其不被暴露在空气/湿气中。
图7和图8描述了根据本发明的淀积具有多层结构的金属氮化物膜的方法的实施例。图7显示了应用于电容电极的实施例，图8显示了应用于接触阻隔金属(contact barrier metal)的实施例。
第一下层金属氮化物膜1的淀积速率是第二低的并且第一下层金属氮化物膜1是第二薄的，但是其纯度高于将在其后被淀积的第二下层金属氮化物膜2。由此，第一下层金属氮化物膜1与其下面的层产生稳定的整体接触，并且起到了与第二下层金属氮化物膜2相关的粘合层(glue layer)的作用。以下将首先描述第一下层金属氮化物膜1和上层金属氮化物膜3的功能，然后描述第二下层TiN膜2的功能。典型地，金属氮化物膜的功能在于其阻隔性能。
在图7中，金属氮化物膜被淀积在电介质层和上电极II之间，用以通过降低电容器的漏电流来提高电容。在图8中，金属氮化物膜具有防止上部中的金属与下部中的硅发生反应的作用。
作为一个例子，当氧化铝被用作电极之间的电介质材料时，虽然设计规范被进一步限制，但是保证器件的工作可靠性的一个简单的方法是在氧化铝上淀积例如TiN的金属氮化物膜。参照第二下层金属氮化物膜2的功能，待要淀积的第二下层金属氮化物膜2具有一定的最小厚度以实现阻隔性能。虽然该厚度可以根据器件的设计规范和各种具体需求而不同，但是可以看出，对于阻隔膜来说，将其淀积为具有一定厚度或者更大的厚度是先决条件。
由此，因为第二下层金属氮化物膜2在三层淀积膜中具有最大的厚度，所以它实际上起到了阻隔膜的作用。第二下层金属氮化物膜2的功能被如上所述地定义，并且在较低的温度下尽可能快地淀积呈现出良好阶梯覆盖的第二下层金属氮化物膜2是一种用于降低CoO(拥有成本(Cost of Ownership))的方法。这一方法需要增加一个工艺步骤以及TiN淀积设备，这样必然会增加CoO。
图2到图4通过基于图1的基本原理的TiN膜的实施例描绘了本发明的具体实施方案。图2是用于说明根据本发明的一个实施方案的淀积具有多层结构的金属氮化物膜的方法的流程图。在图2中，ALD TiN膜作为第一下层金属氮化物膜1而被淀积(S201)并且CVD TiN膜作为第二下层金属氮化物膜2而被淀积(S202)。
如图5所示的薄膜淀积装置被用于提供具有上述功能的膜。图5的视图被提供用以说明根据本发明的淀积TiN膜的方法的反应室。
首先，利用第一反应气体TiCL4和第二反应气体NH4的混合物(它通过反应室500中的喷头510喷射)在衬底520上形成下层TiN膜。在经过预定的时间后，为了提高与下层TiN膜暴露至空气/湿气相关的稳定性，形成具有高的氮(N)含量的上层TiN膜(S203)。
通过打开/关闭流向衬底520的含有Ti元素的第一反应气体，同时保持使含有Ti元素的第一反应气体的流量为至少大于含有氮(N)元素的第二反应气体的流量的十倍，并且不断地向衬底520上注入含有氮(N)元素的第二反应气体的流量，从而淀积TiN膜。
由此当作为第一下层金属氮化物膜1的ALD TiN薄膜和作为第二下层金属氮化物膜2的CVD TiN膜被在一个腔室中淀积时，在晶片台(waferblock)的温度被固定的状态下，在ALD TiN膜的淀积过程中，第一处理间隔(即足够的处理间隔)被减小，由此ALD薄膜通过最大化模糊效率(fuzzyefficiency)而被充分地淀积，并且在CVD TiN膜的淀积过程中，处理间隔被增加为远大于第二处理间隔(即用于ALD TiN膜淀积的处理间隔)，由此固有用于CVD处理的层流被引入以被施加于衬底。与ALD TiN膜的淀积不同的是，在CVD TiN膜的淀积中，从阶梯覆盖或者膜的均匀性的角度来看，宽的处理间隔是有利的。
作为第一下层金属氮化物膜1的ALD TiN膜和作为第二下层金属氮化物膜2的CVD TiN膜可以被在不同的腔室中淀积。此举是在这样的情况下被执行的，在这种情况中，区分ALD TiN膜的淀积步骤和CVD TiN膜的淀积步骤中的晶片台的温度是更为有利的。在这种情况下，在如图6所示的组合工具(cluster tool)系统中，可以在附着于传输腔室600的反应室A 601中淀积ALD TiN膜，并且在由传输腔室600传输的反应室B 602中淀积CVDTiN膜。反应室A 601(其中淀积ALD TiN膜)的晶片台的温度和反应室B602(其中淀积CVD TiN膜)的晶片台的温度是彼此不同的。
图3的流程图用于说明根据本发明的另一个实施方案的淀积具有多层结构的金属氮化物膜的方法。在图3中，ALD TiN膜被淀积为第一下层金属氮化物膜1(S301)，而ALD TiN膜被淀积为第二下层金属氮化物膜2(S302)。即，第一下层金属氮化物膜1和第二下层金属氮化物膜2都通过ALD方法淀积。然后，在经过预定的时间后，为了提高下层TiN膜与暴露至空气/湿气相关的稳定性，形成具有高的氮(N)含量的上层TiN膜(S303)。
从严格的意义上说，本发明中所描述的第二下层金属氮化物膜2的ALDTiN膜包括含有一定程度的CVD反应的ALD淀积反应，也就是说，TiN单原子层的至少一倍，而不是仅表示每次只形成一个单原子层的精确的ALD淀积机制。然而，反应气体传送系统中的阀控制方法与第一ALD TiN膜的淀积过程中的形式没有不同。从阶梯覆盖或膜的纯度的角度来看，第二ALDTiN膜(其中第二ALD TiN膜被以ALD形式在远快于ALD方法的淀积中的淀积速率下淀积)是有益的，虽然与采用单纯的CVD淀积方法相比它在淀积速率方面是不利的。
图4的流程图用于说明根据本发明的又一个实施方案的淀积具有多层结构的金属氮化物膜的方法的原理。参照图4，CVD TiN膜被淀积为第一下层金属氮化物膜1(S401)，并且CVD TiN膜被淀积为第二下层金属氮化物膜2(S402)。即，第一下层金属氮化物膜1和第二下层金属氮化物膜2都通过CVD方法淀积。然后，在经过预定的时间后，在下层TiN膜上形成含有高的氮(N)含量的上层TiN膜以提高与暴露至空气/湿气相关的稳定性(S403)。
图4中所描述的方法优选地被应用于上述实施方案中在深宽比或者电路连线宽度设计规范方面具有最大容限的一个实施方案中。即，上述方法优选地应用在需要具有高生产率的薄膜淀积而不是极高的性能的情况当中。
如图1到图4所示，本发明的所有上述实施方案可以通过如图5所示的能够调整处理间隔的设备而被更加有效的执行。在所有这些实施方案中，通过同时地或者交替地注入包括Ti元素的第一反应气体和包括N元素的第二反应气体，并通过用不与这两种处理气体连接的喷射头将第一处理气体“Ar”和第二处理气体“Ar”连续地注入到衬底上，从而实现金属氮化物膜的淀积。
在以上描述的这些实施方案中，包括Ti元素的第一反应气体是TiCL4，包括N的第二反应气体是NH3。另外，在这些实施方案中，第一淀积速率为50-55/min，第二淀积速率为50-500/min，第三淀积速率不大于5/min。
另外，根据本发明的具有三层结构的金属氮化物膜被用作电极间的介质层与电极的材料之间的阻隔膜，或者被用作金属接触工艺中形成在Ti膜上的阻隔膜。在第一金属氮化物膜的厚度T1、第二金属氮化物膜的厚度T2、第三金属氮化物膜的厚度T3中，优选地保持T2＞T1＞T3的关系。
虽然参照优选实施方案具体的显示并且描述了本发明，但是本领域技术人员可以理解，在不背离由所附权利要求所限定的本发明的精神和范围的情况下，可以在其中进行各种形式和细节上的变化。
工业应用性
如上所述，根据本发明，尽管存在电路连线的超细的宽度、图案的深宽比的增加、淀积温度的降低等情况，但是膜的特性、台阶覆盖和与暴露至空气/湿气相关的膜的质量变化的稳定性全部可以得到保证。

Claims (25)

1.一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，所述方法包括以下步骤：
(a)以第一淀积速率在所述衬底上形成第一下层金属氮化物膜；
(b)以第二淀积速率在所述第一下层金属氮化物膜上形成第二下层金属氮化物膜；以及
(c)以第三淀积速率在由所述步骤(a)和(b)形成的下层TiN膜上形成具有高的氮含量的上层金属氮化物膜，以提高与暴露至空气/湿气相关的稳定性，
其中，所述具有多层结构的金属氮化物膜的所述淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
2.如权利要求1所述的方法，其特征在于，用于淀积具有多层结构的金属氧化物膜的含有金属元素的第一反应气体与含有N元素的第二反应气体的比Kn，其中n＝1、2、3，满足K2≥K1≥K3的关系。
3.如权利要求1所述的方法，其特征在于，通过同时地或者交替地注入包括Ti元素的第一反应气体和包括N元素的第二反应气体，并通过用不与这两种处理气体连接的喷射头将第一处理气体Ar和第二处理气体Ar连续地注入到衬底上，从而实现金属氮化物膜的淀积。
4.如权利要求1所述的方法，其特征在于，所述第一下层金属氮化物膜使交界面稳定并且起到粘合层的作用，并且包括少于第二下层金属氮化物膜的杂质，并且被以较薄的厚度淀积。
5.如权利要求1所述的方法，其特征在于，在形成多层淀积膜时，所述第二下层金属氮化物膜具有最大的厚度，其起到阻隔膜的作用，在较低的温度下呈现出良好的阶梯覆盖，并且比其它淀积膜更快地淀积。
6.如权利要求1所述的方法，其特征在于，所述多层淀积膜在同一个腔室中形成淀积结构。
7.如权利要求1所述的方法，其特征在于，所述多层淀积膜在连接至传输腔室的另外一个腔室中形成淀积结构。
8.一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，所述方法包括以下步骤：
(a)以第一淀积速率在所述衬底上淀积ALD TiN膜；
(b)通过以第二淀积速率在所述ALD TiN膜上淀积CVD TiN膜以形成下层TiN膜；以及
(c)以第三淀积速率在所述下层TiN膜上淀积具有高的氮含量的上层TiN膜，以提高与暴露至空气/湿气相关的稳定性，
其中，具有多层结构的金属氮化物膜的淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
9.如权利要求8所述的方法，其特征在于，当从喷射头的底部到加热器的表面之间的距离被定义为处理间隔时，在保持第一处理间隔的情况下淀积所述ALD TiN膜，并且在保持第二处理间隔的情况下淀积所述CVD TiN膜，所述第二处理间隔不小于所述第一处理间隔。
10.如权利要求9所述的方法，其特征在于，在同一个反应室中淀积所述ALD TiN膜和所述CVD TiN膜。
11.如权利要求9所述的方法，其特征在于，在所述衬底被容纳于晶片台上之后形成所述ALD TiN膜，所述晶片台位于连接至传输腔室的第一反应室中并且被保持为第一温度；以及在所述衬底被容纳于晶片台上之后形成所述CVD TiN膜，所述晶片台位于连接至所述传输腔室的第二反应室中并且被保持为高于所述第一温度的第二温度。
12.一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，所述方法包括以下步骤：
(a)以第一淀积速率在所述衬底上淀积第一ALD TiN膜；
(b)通过以第二淀积速率在所述第一ALD TiN膜上淀积第二ALDTiN膜来形成下层TiN膜；以及
(c)以第三淀积速率在所述下层TiN膜上淀积具有高的氮含量的上层TiN膜，以提高与暴露至空气/湿气相关的稳定性，
其中，具有多层结构的金属氮化物膜的淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
13.如权利要求12所述的方法，其特征在于，当从喷射头的底部到加热器的表面之间的距离被定义为处理间隔时，在保持第一处理间隔的情况下淀积所述ALD TiN膜，并且在保持第二处理间隔的情况下淀积所述ALD TiN膜，所述第二处理间隔不小于所述第一处理间隔。
14.如权利要求13所述的方法，其特征在于，在每个周期内淀积的所述第二ALD TiN膜的原子层的高度大于在每个周期内淀积的所述第一ALD TiN膜的原子层的高度。
15.如权利要求13所述的方法，其特征在于，在同一个反应室中淀积所述第一ALD TiN膜和所述第二ALD TiN膜。
16.如权利要求13所述的方法，其特征在于，在所述衬底被容纳于晶片台上之后形成所述第一ALD TiN膜，所述晶片台位于连接至传输腔室的第一反应室中并且被保持为第一温度；以及在所述衬底被容纳于晶片台上之后形成所述第二ALD TiN膜，所述晶片台位于连接至所述传输腔室的第二反应室中并且被保持为高于所述第一温度的第二温度。
17.一种在衬底上淀积具有多层结构和不同淀积速率的金属氮化物膜的方法，所述方法包括以下步骤：
(a)以第一淀积速率在所述衬底上淀积第一CVD TiN膜；
(b)通过以第二淀积速率在所述第一CVD TiN膜上淀积第二CVDTiN膜以形成下层TiN膜；以及
(c)以第三淀积速率在所述下层TiN膜上淀积具有高的氮含量的上层TiN膜，以提高与暴露至空气/湿气相关的稳定性，
其中，具有多层结构的金属氮化物膜的淀积速率满足这样的关系，即，所述第二淀积速率≥所述第一淀积速率≥所述第三淀积速率。
18.如权利要求17所述的方法，其特征在于，当从喷射头的底部到加热器的表面之间的距离被定义为处理间隔时，在保持第一处理间隔的情况下淀积所述第一CVD TiN膜，并且在保持第二处理间隔的情况下淀积所述第二CVD TiN膜，所述第二处理间隔不小于所述第一处理间隔。
19.如权利要求18所述的方法，其特征在于，在同一个反应室中淀积所述第一CVD TiN膜和所述第二CVD TiN膜。
20.如权利要求18所述的方法，其特征在于，在所述衬底被容纳于晶片台上之后形成所述第一CVD TiN膜，所述晶片台位于连接至传输腔室的第一反应室中并且被保持为第一温度；以及在所述衬底被容纳于晶片台上之后形成所述第二CVD TiN膜，所述晶片台位于连接至所述传输腔室的第二反应室中并且被保持为高于所述第一温度的第二温度。
21.如权利要求1、8、12或17中的任意一项所述的方法，其特征在于，在含有N元素的第二反应气体的流量被保持为至少大于含有Ti元素的第一反应气体的流量十倍的情况下淀积所述上层TiN膜。
22.如权利要求21所述的方法，其特征在于，包括Ti元素的所述第一反应气体是TiCL4，包括所述N元素的所述第二反应气体是NH3。
23.如权利要求1、8、12或17中的任意一项所述的方法，其特征在于，所述第一淀积速率为50-55/min，所述第二淀积速率为50-500/min，所述第三淀积速率不大于5/min。
24.如权利要求1、8、12或17中的任意一项所述的方法，其特征在于，所述具有多层结构的金属氮化物膜被用作电极间的介质层与电极的材料之间的阻隔膜，或者被淀积为金属接触处理中形成在Ti膜上的阻隔膜。
25.如权利要求1、8、12或17中的任意一项所述的方法，其特征在于，第一金属氮化物膜的厚度T1、第二金属氮化物膜的厚度T2、第三金属氮化物膜的厚度T3满足T2＞T1＞T3的关系。
CNB2005100906708A 2004-08-19 2005-08-18 用于淀积具有多层结构的TiN薄膜的方法 Expired - Fee Related CN100424835C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0065300 2004-08-19
KR1020040065300A KR100589285B1 (ko) 2004-08-19 2004-08-19 다중 적층막 구조의 금속 질화 막 증착 방법
KR1020040065300 2004-08-19

Publications (2)

Publication Number Publication Date
CN1738009A true CN1738009A (zh) 2006-02-22
CN100424835C CN100424835C (zh) 2008-10-08

Family

ID=36080752

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100906708A Expired - Fee Related CN100424835C (zh) 2004-08-19 2005-08-18 用于淀积具有多层结构的TiN薄膜的方法

Country Status (5)

Country Link
US (1) US7253101B2 (zh)
JP (1) JP4430594B2 (zh)
KR (1) KR100589285B1 (zh)
CN (1) CN100424835C (zh)
TW (1) TWI281953B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811319A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种形成高k金属栅极的方法
CN103805967A (zh) * 2012-11-14 2014-05-21 理想能源设备(上海)有限公司 金属有机化学气相沉积装置
CN106756808A (zh) * 2016-11-29 2017-05-31 深圳倍声声学技术有限公司 一种提高动铁部件抗腐蚀性能的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642763B1 (ko) * 2005-09-06 2006-11-10 삼성전자주식회사 반도체 소자의 ＴｉＮ 막 구조, 그 제조 방법, ＴｉＮ 막구조를 채용하는 반도체 소자 및 그 제조방법
JP2007081189A (ja) * 2005-09-15 2007-03-29 Elpida Memory Inc 半導体記憶装置及びその製造方法
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
US8815014B2 (en) * 2005-11-18 2014-08-26 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
TWI438953B (zh) 2008-01-30 2014-05-21 Osram Opto Semiconductors Gmbh 電子組件之製造方法及電子組件
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
TWI470113B (zh) * 2010-09-30 2015-01-21 Soitec Silicon On Insulator 產生增量前驅氣體之熱化氣體注入器，包含此等注入器之材料沉積系統及其相關方法
JP2012193445A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd 窒化チタン膜の形成方法、窒化チタン膜の形成装置及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653209A (ja) * 1992-07-30 1994-02-25 Sharp Corp 半導体装置の製造方法
US6686288B1 (en) * 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6194310B1 (en) * 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
KR100404941B1 (ko) 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR20020045257A (ko) * 2000-12-08 2002-06-19 박종섭 단원자 화학 기상 증착 장비 및 이를 이용한 티타늄나이트라이드막 형성 방법
KR100519376B1 (ko) * 2001-06-12 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 확산 방지막 형성 방법
CN1275313C (zh) * 2002-05-15 2006-09-13 旺宏电子股份有限公司 制造接触插塞的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811319A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种形成高k金属栅极的方法
CN103811319B (zh) * 2012-11-08 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种形成高k金属栅极的方法
CN103805967A (zh) * 2012-11-14 2014-05-21 理想能源设备(上海)有限公司 金属有机化学气相沉积装置
CN103805967B (zh) * 2012-11-14 2016-05-25 理想能源设备(上海)有限公司 金属有机化学气相沉积装置
CN106756808A (zh) * 2016-11-29 2017-05-31 深圳倍声声学技术有限公司 一种提高动铁部件抗腐蚀性能的方法
CN106756808B (zh) * 2016-11-29 2019-04-02 深圳倍声声学技术有限公司 一种提高动铁部件抗腐蚀性能的方法

Also Published As

Publication number Publication date
CN100424835C (zh) 2008-10-08
US7253101B2 (en) 2007-08-07
KR100589285B1 (ko) 2006-06-14
TWI281953B (en) 2007-06-01
JP4430594B2 (ja) 2010-03-10
US20060040495A1 (en) 2006-02-23
TW200607881A (en) 2006-03-01
JP2006057180A (ja) 2006-03-02
KR20060016864A (ko) 2006-02-23

Similar Documents

Publication Publication Date Title
CN1738009A (zh) 用于淀积具有多层结构的TiN薄膜的方法
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
KR101623961B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR100717770B1 (ko) 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
KR20040080291A (ko) 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법
CN1977373A (zh) 原子层淀积的含粘附层钽
KR101176900B1 (ko) 반도체 소자의 제조 방법
WO2010021938A2 (en) Showerhead and shadow frame
CN1610096A (zh) 利用自行对准金属硅化物制程形成多晶硅电容器的方法
JP2940051B2 (ja) 絶縁薄膜の形成方法
KR20010074912A (ko) 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도
CN1508868A (zh) 半导体器件及其制造方法
CN1467823A (zh) 半导体器件的电容器的制造方法
CN101345208A (zh) 一种应用于铜互连扩散阻挡层的制作方法
CN1482654A (zh) 用于快闪存储晶单元的ono内复晶介电质及制作方法
US7259059B2 (en) Method for forming capacitor of semiconductor device
CN101075575A (zh) 形成高深宽比连接孔的方法
KR100244251B1 (ko) 반도체 소자의 커패시터 제조 방법
CN1172022C (zh) 沉积过程的工作平台
US8035193B2 (en) Method of fabricating capacitor in semiconductor device
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR20010084675A (ko) 확산방지막을 가진 반도체 장치의 커패시터 형성방법
KR20200021030A (ko) 반도체 소자의 제조 방법 및 그를 이용한 반도체 소자
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
US6979367B2 (en) Method of improving surface planarity

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: WONIK IPS CO., LTD.

Free format text: FORMER OWNER: INTEGRATED PROCESS SYSTEM CO., LTD.

Effective date: 20120119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120119

Address after: Gyeonggi Do, South Korea

Patentee after: WONIK IPS Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Integrated Process System Co.,Ltd.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Gyeonggi Do Korea Pyeongtaek paint 78-40 (jije Dong strange street)

Patentee after: Lap Yi Cmi Holdings Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: WONIK IPS Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20160728

Address after: South Korea Gyeonggi Do Ping Ze Zhenwei Zhenwei group produced 75 road surface

Patentee after: WONIK IPS Co.,Ltd.

Address before: Gyeonggi Do Korea Pyeongtaek paint 78-40 (jije Dong strange street)

Patentee before: Lap Yi Cmi Holdings Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20170818