JP4423583B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP4423583B2 JP4423583B2 JP2001116965A JP2001116965A JP4423583B2 JP 4423583 B2 JP4423583 B2 JP 4423583B2 JP 2001116965 A JP2001116965 A JP 2001116965A JP 2001116965 A JP2001116965 A JP 2001116965A JP 4423583 B2 JP4423583 B2 JP 4423583B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- output
- center conductor
- input
- side center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自動車電話、携帯電話等の通信機器に使用される非可逆回路素子（以下、アイソレータ）に関する。
【０００２】
【従来の技術】
一般にアイソレータは、信号の伝送方向にはほとんど減衰がなく、かつ逆方向には減衰が大きくなる様な機能を有しており、例えばマイクロ波帯、ＵＨＦ帯で使用される携帯電話、自動車電話等の移動体通信器の送受信回路に用いられている。これら通信機器の小型化にともない、アイソレータの小型化、低背化の要求が益々増大している。
【０００３】
このようなアイソレータとして、例えば特開平８−２３２１２号公報に記載されたアイソレータがある。このアイソレータは中心導体が磁性体に埋設された構造の積層型アイソレータである。図９にこの従来例の磁性体の斜視図を示す。
【０００４】
図９に示すように、磁性体の外形は直方体状のものが用いられ、その内部に中心導体が埋設されている。この磁性体９ｅは３ポートの非可逆回路素子を構成するものであり、磁性体９ｅの内部には３つの中心導体９ａ、９ｂ、９cが互いに１２０度の角度をなして交差するように埋設され、これら中心導体の幅はそれぞれが略等しく形成されている。また各中心導体９ａ、９ｂ、９ｃの一方端部には整合容量を得るための容量電極部９ｄが中心導体と一体的に形成されている。この磁性体９ｅは、例えば、その表面に中心導体等を印刷等により形成した３枚の磁性体グリーンシートを含む複数の磁性体グリーンシートを積層し圧着して一体焼成する方法等により形成され、打抜きや切断といった手法により個々の磁性体を得る。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の方法では中心導体の間は磁性体の層が占めているため図１２（ａ）に示すように入力信号が入力側中心導体にて発生する高周波誘導磁場はその一部分が入力側中心導体と出力側中心導体の間隙に漏洩し、図１２（ｂ）に示すように出力側中心導体にかかる高周波磁場が低下する。その結果、出力側中心導体に励起される高周波誘導起電力が小さくなりアイソレータの挿入損失が大きくなるという問題があった。
【０００６】
ここで、挿入損失を軽減する手段として、例えば特開平１０−２００３０９号公報に開示されたものがある。この方法では入力側中心導体と出力側中心導体のＱ値を高める為、各ポートの中心導体を複数層のストリップ導体で構成し、これらストリップ導体層を以下のように積層したものである。即ち、各ポートの中心導体のうち入力側中心導体を構成する導体層１０ａ、１０ｂと出力側中心導体を構成する導体層１１ａ、１１ｂとを交互に積層配置した図１０に示す構造と、中心導体のうち入力側中心導体を構成する導体層１０ａ、１０ｂによって、出力側中心導体を構成する導体層１１ａ、１１ｂを挟み込むように積層配置した図１１に示す構造である。
【０００７】
しかしながら、中心導体を構成する導体層を図１０に示すように積層した場合、図１２（ａ）に示した構造と同様に入力側中心導体１０ｂと出力側中心導体１１ｂの間隙は磁性層であるため透磁率が高く、かつ入力側中心導体で発生した誘導磁場が当該間隙へと流入することを遮る対策がなされていないため、１０ｂによって発生した磁束が１０ｂと１１ｂの間隙に容易に漏洩し、出力側中心導体に印加される高周波磁場が弱められ挿入損失が大きくなる。
また、一般に電流によって誘導される磁場の大きさはその電流からの距離と反比例の関係にあるため、電流から離れるにつれて誘導磁場は急激に小さくなる。そのため図１１に示すように中心導体を構成する導体層を積層した場合、たとえば１０ａ・１１ａ間を例にとると入力側中心導体である１０ａからの距離が非常に近いため１０ａによって発生する磁場（図１１中では右向き矢印で表記）は大きくなるが１０ｂからは距離が離れているため１０ｂによって発生する左向きの磁場がほとんど届かず、そのため１０ａによって誘導された磁場がほとんど相殺されることなく１０ａ・１１ａ間に漏洩する。１１ｂと１０ｂの間隙についても同様の理由により１０ｂによって誘導された磁場が漏洩する。以上の漏洩により出力側中心導体に印加される高周波磁場が弱められ挿入損失が大きくなる。
【０００８】
本発明の目的は、上述の問題を解消する為になされたもので、低挿入損失であり、小型軽量化もはかれるアイソレータを提供するものである。
【０００９】
【課題を解決するための手段】
上記目的を達するため、請求項1記載の発明は、直流磁界が印加される磁性体を介し互いに絶縁状態で交叉するように積層配置した複数個の中心導体と、各中心導体の一端部に接続する整合用コンデンサと、いずれか１つの中心導体の一端部に接続する終端抵抗と、各中心導体の他端部が接続するアース電極を備えた非可逆回路素子において、出力端子に電気的に接続された出力側中心導体１層が、入力端子に電気的に接続された入力側中心導体２層で上下から挟むように積層されたことを特徴とする非可逆回路素子である。
【００１０】
この発明は、出力側中心導体を１層に形成し、出力側中心導体層の上下を入力側中心導体層２層で挟むように積層したものである。図１にこの構造による中心導体と高周波磁場との関係を模式的に示したものを示す。図の（ａ）は入力側中心導体の作る高周波磁場を矢印で示し、（ｂ）は出力側中心導体から見た高周波磁場を矢印で示している。この様な配置に中心導体を積層することにより、図１（ａ）の矢印で示すように入力側中心導体層と出力側中心導体層の間隙では上下の入力側中心導体層にて発生する高周波誘導磁場が相殺し合い磁束の漏洩が抑制される。よって、図１（ｂ）の矢印で示すように出力側中心導体には大きな高周波誘導磁場が印加される。その結果、出力側中心導体部において大きな高周波誘導起電力（信号）が発生し、挿入損失を低下させることができる。
【００１１】
次に、請求項２記載の発明は、直流磁界が印加される磁性体を介し互いに絶縁状態で交叉するように積層配置した複数個の中心導体と、各中心導体の一端部に接続する整合用コンデンサと、いずれか１つの中心導体の一端部に接続する終端抵抗と、各中心導体の他端部が接続するアース電極を備えた非可逆回路素子において、出力端子に電気的に接続された出力側中心導体を複数層有し、かつ入力端子に電気的に接続された入力側中心導体は前記出力側中心導体よりも1層多く有し、出力側中心導体を入力側中心導体で1層づつ挟む様に交互に積層配置したことを特徴とする非可逆回路素子である。
【００１２】
この発明は、非可逆回路素子においては出力側中心導体Ｎ層を入力側中心導体Ｎ＋１層で１枚おきに挟むように積層したものである。図２にこの構造を模式的に示したものを示す。この様に中心導体を積層した場合においても入力側中心導体層と出力側中心導体層の間隙では請求項１の手段と同様に上下の入力側中心導体層にて発生する高周波誘導磁場が相殺し、出力側中心導体には大きな高周波誘導磁場が印加される。以上により請求項１同様に挿入損失を低下させることができる。
【００１３】
また、請求項１または２記載の発明において、整合用コンデンサの電極パターンを磁性体の最上面に、ダミーポート部の終端抵抗を磁性体の外表面に形成することは望ましいことである。これにより、アイソレータ組み立て時の部品点数を削減でき、またトリミングによるコンデンサ容量や抵抗値の調整が可能となり量産上望ましい。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
本発明の第１実施例を図３を用いて説明する。本アイソレータは、（ａ）〜（ｈ）の８層の磁性体シートを積層した構造であり、その最下層（ｈ）の裏面（ｉ）にはアース電極３ａと入力・出力・ダミーポート側の接続用端子３ｂ・３ｃ・３ｄを形成している。（ｆ）層に形成した３ｅは出力側中心導体であり、その上下（ｅ）（ｇ）層に形成した３f、３ｆが対で入力側中心導体を構成している。従って、図のように出力側中心導体が単体で印刷形成された磁性体シート１層（ここでは（ｆ）層）を入力側中心導体が一対に印刷形成された磁性体シート２層（ここでは（ｅ）（ｇ）層）で挟むように重ね合わせて積層したものである。尚、ダミーポート側中心導体３ｇは（ｄ）層で示す１層からなり、図中に示すように上側の入力側中心導体（ｅ）より上層に配置してもよいし下側の入力側中心導体（ｇ）の下層に配置してもよい。
これら入力側、出力側、ダミーポート側の中心導体は、磁性体を介して互いに電気的に絶縁された状態で、それぞれ互いに約１２０度の角度をなして交差するように積層配置され、それぞれの両端は磁性体の側面に露出し、一端が側面電極（図示せず）を介して前記アース電極３ａと電気的に接続され、他端が外部電極（図示せず）を介して下記する接続用端子に接続されている。
【００１５】
磁性体の上部では、ダミー層（ｃ）とアース電極３ｋを形成した（ｂ）層を介して（ａ）層の最上面において入力側・出力側・ダミーポート側の整合用コンデンサパターン３ｈ・３ｉ・３jを形成し、夫々を側面電極を介して最下面の接続用端子３ｂ・３ｃ・３ｄと電気的に接続する。これらコンデンサパターン３ｈ・３ｉ・３ｊの下層にはアース電極３ｋを配置し、側面電極を介して最下面のアース電極３ａと電気的に接続する。このように磁性体最上面に整合用コンデンサ電極パターンを配置することによりコンデンサパターンのトリミングが容易となり、整合容量の調整が可能となる。トリミングにはレーザーを用いてもよいしリューターを用いても良い。加工用レーザーとしてはＣＯ2レーザ(波長1.06μm)やＹＡＧレーザ(波長10.6μm)が適しているが、銀製の導電性パターンに対する反射率はＹＡＧレーザの方が低く加工性が良いのでＹＡＧレーザを用いる方が望ましい。
これら各磁性体層を積層、圧着した後、燒結して積層型の磁性体を構成している。
【００１６】
次に、アイソレータの構成部品および組み立て方を図４に示す。上述のようにして形成した磁性体４aを電極用基板４ｂ上に配置する。電極用基板のアース面４ｃ、入力端子４ｄ、出力端子４ｅ、ダミーポート端子４ｆは磁性体４ａの下面に設けた対応する接続用端子（図３の3a、3b、3c、3dに相当）とそれぞれ電気的に接続される。また、電極用基板上のダミーポート端子４ｆとアース面４ｃを繋ぐようにチップ型抵抗体４ｇを接続する。以上の構造体の上部に直流磁場印加用の永久磁石４ｈを配置し、これらを磁気ヨークを兼ねる金属ケース４ｉ、４ｊで包囲することでアイソレータとしての機能を持つ。
【００１７】
次に、本実施例による高周波構造シミュレーションを行った結果を図６に示す。図６において■が本実施例の結果を、▲が図１０の従来例による結果を示している。この結果より中心周波数１．９５ＧＨｚにおいて挿入損失が１．３ｄＢから０．７ｄＢへと低減されていることが分る。これは上述したように、入力側中心導体層と出力側中心導体層の間隙において磁束の漏洩が抑制されたことにより、前記の挿入損失の低減が図られたものと考える。
【００１８】
本発明の第２の実施例を図５を用いて示す。この例では出力側中心導体をＮ層、入力側中心導体を（Ｎ＋１）層で形成し、出力側中心導体を入力側中心導体で１層づつ挟むように積層したものである。このような形成手段によっても入力側中心導体が発生させる高周波誘導磁場が各中心導体層の間隙に周る事を防ぐことができ、低挿入損失を得ることができる。その他の部分の構造などは第１の実施例と同様につき説明は省略する。
【００１９】
また、第１、第２の実施例では終端抵抗として外付けの抵抗体を用いたが、図７に示すように磁性体外表面部においてダミーポート側中心導体に接するように印刷抵抗を形成することでもアイソレータとしての機能を付与することもできる。この例によれば磁性体の電極パターンを形成するときに同時に抵抗体部分も印刷形成できるので組み立て工数の削減ができる。
図８に図７の磁性体を用いた組み立て状況を示す。磁性体８ａを電極用基板８ｂ上に接続し、その構造体上部に永久磁石８ｈを配置し、磁気ヨークを兼ねる上下ケース８ｉ、８ｊで包囲することでアイソレータとしての機能を有する。これにより部品点数と工数が削減できアイソレータの小型軽量化・低コスト化が可能となる。また印刷抵抗をトリミングすることにより、例えば設計時にダミーポート側のインピーダンスが正確にに５０Ωにできていなくても、終端抵抗を任意の抵抗値に合わせることによりインピーダンス整合の微調整が可能となり十分なアイソレーションを容易に得ることが可能となる。
【００２０】
【発明の効果】
本発明によれば、入力側・出力側中心導体の間隙に流れる高周波誘導磁場を削減できるため、入力側中心導体にて発生した高周波誘導磁場が無駄なく出力側中心導体に伝えられ、アイソレータの挿入損失を小さくすることができる。また整合用コンデンサや終端抵抗の印刷パターンを磁性体表面に形成することにより、トリミングを用いた特性の調整が可能となり、アイソレータの小型軽量化が行える。
【図面の簡単な説明】
【図１】本発明の第１の実施例における中心導体と高周波磁場との関係を模式的に示した図である。
【図２】本発明の第２の実施例における中心導体と高周波磁場との関係を模式的に示した図である。
【図３】本発明の第１の実施例における磁性体の展開図である。
【図４】本発明の第１の実施例におけるアイソレータの組立図である。
【図５】本発明の第２の実施例における磁性体の展開図である。
【図６】実施例の高周波構造シミュレーションによる挿入損失特性を示す特性線図である。
【図７】本発明の他の実施例における磁性体の概観斜視図である。
【図８】本発明の他の実施例におけるアイソレータの組立図である。
【図９】中心導体を磁性体層によって形成する一例を示す概観斜視図である。
【図１０】従来技術における中心導体と高周波磁場との関係を模式的に示した図である。
【図１１】従来技術における中心導体と高周波磁場との関係を模式的に示した図である。
【図１２】従来の中心導体と高周波磁場との関係を模式的に示した図である。
【符号の説明】
３ａ、３ｋ、４ｃ…アース電極パターン
３ｂ、３ｃ、３ｄ …入力・出力・ダミーポート側の接続用電極
３ｆ … 入力側中心導体
３ｅ …出力側中心導体
３ｇ …ダミーポート側中心導体
３ｈ、３ｉ、３ｊ …整合用コンデンサパターン
４ａ、８ａ、９ｅ…磁性体
４ｂ、８ｂ…樹脂と導体版の複合ベース
４ｄ、４ｅ、４ｆ…入力・出力・ダミーポート側の接続用電極
４ｇ…チップ抵抗素子
４ｈ、８ｈ …永久磁石
４ｉ、４ｊ、８ｉ、８ｊ…金属ケース
９ａ、９ｂ、９ｃ …中心導体
１０ａ、１０ｂ…入力側中心導体
１１ａ、１１ｂ…出力側中心導体
１２ａ、１２ｂ…ダミーポート側中心導体
【発明の属する技術分野】
本発明は、自動車電話、携帯電話等の通信機器に使用される非可逆回路素子（以下、アイソレータ）に関する。
【０００２】
【従来の技術】
一般にアイソレータは、信号の伝送方向にはほとんど減衰がなく、かつ逆方向には減衰が大きくなる様な機能を有しており、例えばマイクロ波帯、ＵＨＦ帯で使用される携帯電話、自動車電話等の移動体通信器の送受信回路に用いられている。これら通信機器の小型化にともない、アイソレータの小型化、低背化の要求が益々増大している。
【０００３】
このようなアイソレータとして、例えば特開平８−２３２１２号公報に記載されたアイソレータがある。このアイソレータは中心導体が磁性体に埋設された構造の積層型アイソレータである。図９にこの従来例の磁性体の斜視図を示す。
【０００４】
図９に示すように、磁性体の外形は直方体状のものが用いられ、その内部に中心導体が埋設されている。この磁性体９ｅは３ポートの非可逆回路素子を構成するものであり、磁性体９ｅの内部には３つの中心導体９ａ、９ｂ、９cが互いに１２０度の角度をなして交差するように埋設され、これら中心導体の幅はそれぞれが略等しく形成されている。また各中心導体９ａ、９ｂ、９ｃの一方端部には整合容量を得るための容量電極部９ｄが中心導体と一体的に形成されている。この磁性体９ｅは、例えば、その表面に中心導体等を印刷等により形成した３枚の磁性体グリーンシートを含む複数の磁性体グリーンシートを積層し圧着して一体焼成する方法等により形成され、打抜きや切断といった手法により個々の磁性体を得る。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の方法では中心導体の間は磁性体の層が占めているため図１２（ａ）に示すように入力信号が入力側中心導体にて発生する高周波誘導磁場はその一部分が入力側中心導体と出力側中心導体の間隙に漏洩し、図１２（ｂ）に示すように出力側中心導体にかかる高周波磁場が低下する。その結果、出力側中心導体に励起される高周波誘導起電力が小さくなりアイソレータの挿入損失が大きくなるという問題があった。
【０００６】
ここで、挿入損失を軽減する手段として、例えば特開平１０−２００３０９号公報に開示されたものがある。この方法では入力側中心導体と出力側中心導体のＱ値を高める為、各ポートの中心導体を複数層のストリップ導体で構成し、これらストリップ導体層を以下のように積層したものである。即ち、各ポートの中心導体のうち入力側中心導体を構成する導体層１０ａ、１０ｂと出力側中心導体を構成する導体層１１ａ、１１ｂとを交互に積層配置した図１０に示す構造と、中心導体のうち入力側中心導体を構成する導体層１０ａ、１０ｂによって、出力側中心導体を構成する導体層１１ａ、１１ｂを挟み込むように積層配置した図１１に示す構造である。
【０００７】
しかしながら、中心導体を構成する導体層を図１０に示すように積層した場合、図１２（ａ）に示した構造と同様に入力側中心導体１０ｂと出力側中心導体１１ｂの間隙は磁性層であるため透磁率が高く、かつ入力側中心導体で発生した誘導磁場が当該間隙へと流入することを遮る対策がなされていないため、１０ｂによって発生した磁束が１０ｂと１１ｂの間隙に容易に漏洩し、出力側中心導体に印加される高周波磁場が弱められ挿入損失が大きくなる。
また、一般に電流によって誘導される磁場の大きさはその電流からの距離と反比例の関係にあるため、電流から離れるにつれて誘導磁場は急激に小さくなる。そのため図１１に示すように中心導体を構成する導体層を積層した場合、たとえば１０ａ・１１ａ間を例にとると入力側中心導体である１０ａからの距離が非常に近いため１０ａによって発生する磁場（図１１中では右向き矢印で表記）は大きくなるが１０ｂからは距離が離れているため１０ｂによって発生する左向きの磁場がほとんど届かず、そのため１０ａによって誘導された磁場がほとんど相殺されることなく１０ａ・１１ａ間に漏洩する。１１ｂと１０ｂの間隙についても同様の理由により１０ｂによって誘導された磁場が漏洩する。以上の漏洩により出力側中心導体に印加される高周波磁場が弱められ挿入損失が大きくなる。
【０００８】
本発明の目的は、上述の問題を解消する為になされたもので、低挿入損失であり、小型軽量化もはかれるアイソレータを提供するものである。
【０００９】
【課題を解決するための手段】
上記目的を達するため、請求項1記載の発明は、直流磁界が印加される磁性体を介し互いに絶縁状態で交叉するように積層配置した複数個の中心導体と、各中心導体の一端部に接続する整合用コンデンサと、いずれか１つの中心導体の一端部に接続する終端抵抗と、各中心導体の他端部が接続するアース電極を備えた非可逆回路素子において、出力端子に電気的に接続された出力側中心導体１層が、入力端子に電気的に接続された入力側中心導体２層で上下から挟むように積層されたことを特徴とする非可逆回路素子である。
【００１０】
この発明は、出力側中心導体を１層に形成し、出力側中心導体層の上下を入力側中心導体層２層で挟むように積層したものである。図１にこの構造による中心導体と高周波磁場との関係を模式的に示したものを示す。図の（ａ）は入力側中心導体の作る高周波磁場を矢印で示し、（ｂ）は出力側中心導体から見た高周波磁場を矢印で示している。この様な配置に中心導体を積層することにより、図１（ａ）の矢印で示すように入力側中心導体層と出力側中心導体層の間隙では上下の入力側中心導体層にて発生する高周波誘導磁場が相殺し合い磁束の漏洩が抑制される。よって、図１（ｂ）の矢印で示すように出力側中心導体には大きな高周波誘導磁場が印加される。その結果、出力側中心導体部において大きな高周波誘導起電力（信号）が発生し、挿入損失を低下させることができる。
【００１１】
次に、請求項２記載の発明は、直流磁界が印加される磁性体を介し互いに絶縁状態で交叉するように積層配置した複数個の中心導体と、各中心導体の一端部に接続する整合用コンデンサと、いずれか１つの中心導体の一端部に接続する終端抵抗と、各中心導体の他端部が接続するアース電極を備えた非可逆回路素子において、出力端子に電気的に接続された出力側中心導体を複数層有し、かつ入力端子に電気的に接続された入力側中心導体は前記出力側中心導体よりも1層多く有し、出力側中心導体を入力側中心導体で1層づつ挟む様に交互に積層配置したことを特徴とする非可逆回路素子である。
【００１２】
この発明は、非可逆回路素子においては出力側中心導体Ｎ層を入力側中心導体Ｎ＋１層で１枚おきに挟むように積層したものである。図２にこの構造を模式的に示したものを示す。この様に中心導体を積層した場合においても入力側中心導体層と出力側中心導体層の間隙では請求項１の手段と同様に上下の入力側中心導体層にて発生する高周波誘導磁場が相殺し、出力側中心導体には大きな高周波誘導磁場が印加される。以上により請求項１同様に挿入損失を低下させることができる。
【００１３】
また、請求項１または２記載の発明において、整合用コンデンサの電極パターンを磁性体の最上面に、ダミーポート部の終端抵抗を磁性体の外表面に形成することは望ましいことである。これにより、アイソレータ組み立て時の部品点数を削減でき、またトリミングによるコンデンサ容量や抵抗値の調整が可能となり量産上望ましい。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
本発明の第１実施例を図３を用いて説明する。本アイソレータは、（ａ）〜（ｈ）の８層の磁性体シートを積層した構造であり、その最下層（ｈ）の裏面（ｉ）にはアース電極３ａと入力・出力・ダミーポート側の接続用端子３ｂ・３ｃ・３ｄを形成している。（ｆ）層に形成した３ｅは出力側中心導体であり、その上下（ｅ）（ｇ）層に形成した３f、３ｆが対で入力側中心導体を構成している。従って、図のように出力側中心導体が単体で印刷形成された磁性体シート１層（ここでは（ｆ）層）を入力側中心導体が一対に印刷形成された磁性体シート２層（ここでは（ｅ）（ｇ）層）で挟むように重ね合わせて積層したものである。尚、ダミーポート側中心導体３ｇは（ｄ）層で示す１層からなり、図中に示すように上側の入力側中心導体（ｅ）より上層に配置してもよいし下側の入力側中心導体（ｇ）の下層に配置してもよい。
これら入力側、出力側、ダミーポート側の中心導体は、磁性体を介して互いに電気的に絶縁された状態で、それぞれ互いに約１２０度の角度をなして交差するように積層配置され、それぞれの両端は磁性体の側面に露出し、一端が側面電極（図示せず）を介して前記アース電極３ａと電気的に接続され、他端が外部電極（図示せず）を介して下記する接続用端子に接続されている。
【００１５】
磁性体の上部では、ダミー層（ｃ）とアース電極３ｋを形成した（ｂ）層を介して（ａ）層の最上面において入力側・出力側・ダミーポート側の整合用コンデンサパターン３ｈ・３ｉ・３jを形成し、夫々を側面電極を介して最下面の接続用端子３ｂ・３ｃ・３ｄと電気的に接続する。これらコンデンサパターン３ｈ・３ｉ・３ｊの下層にはアース電極３ｋを配置し、側面電極を介して最下面のアース電極３ａと電気的に接続する。このように磁性体最上面に整合用コンデンサ電極パターンを配置することによりコンデンサパターンのトリミングが容易となり、整合容量の調整が可能となる。トリミングにはレーザーを用いてもよいしリューターを用いても良い。加工用レーザーとしてはＣＯ2レーザ(波長1.06μm)やＹＡＧレーザ(波長10.6μm)が適しているが、銀製の導電性パターンに対する反射率はＹＡＧレーザの方が低く加工性が良いのでＹＡＧレーザを用いる方が望ましい。
これら各磁性体層を積層、圧着した後、燒結して積層型の磁性体を構成している。
【００１６】
次に、アイソレータの構成部品および組み立て方を図４に示す。上述のようにして形成した磁性体４aを電極用基板４ｂ上に配置する。電極用基板のアース面４ｃ、入力端子４ｄ、出力端子４ｅ、ダミーポート端子４ｆは磁性体４ａの下面に設けた対応する接続用端子（図３の3a、3b、3c、3dに相当）とそれぞれ電気的に接続される。また、電極用基板上のダミーポート端子４ｆとアース面４ｃを繋ぐようにチップ型抵抗体４ｇを接続する。以上の構造体の上部に直流磁場印加用の永久磁石４ｈを配置し、これらを磁気ヨークを兼ねる金属ケース４ｉ、４ｊで包囲することでアイソレータとしての機能を持つ。
【００１７】
次に、本実施例による高周波構造シミュレーションを行った結果を図６に示す。図６において■が本実施例の結果を、▲が図１０の従来例による結果を示している。この結果より中心周波数１．９５ＧＨｚにおいて挿入損失が１．３ｄＢから０．７ｄＢへと低減されていることが分る。これは上述したように、入力側中心導体層と出力側中心導体層の間隙において磁束の漏洩が抑制されたことにより、前記の挿入損失の低減が図られたものと考える。
【００１８】
本発明の第２の実施例を図５を用いて示す。この例では出力側中心導体をＮ層、入力側中心導体を（Ｎ＋１）層で形成し、出力側中心導体を入力側中心導体で１層づつ挟むように積層したものである。このような形成手段によっても入力側中心導体が発生させる高周波誘導磁場が各中心導体層の間隙に周る事を防ぐことができ、低挿入損失を得ることができる。その他の部分の構造などは第１の実施例と同様につき説明は省略する。
【００１９】
また、第１、第２の実施例では終端抵抗として外付けの抵抗体を用いたが、図７に示すように磁性体外表面部においてダミーポート側中心導体に接するように印刷抵抗を形成することでもアイソレータとしての機能を付与することもできる。この例によれば磁性体の電極パターンを形成するときに同時に抵抗体部分も印刷形成できるので組み立て工数の削減ができる。
図８に図７の磁性体を用いた組み立て状況を示す。磁性体８ａを電極用基板８ｂ上に接続し、その構造体上部に永久磁石８ｈを配置し、磁気ヨークを兼ねる上下ケース８ｉ、８ｊで包囲することでアイソレータとしての機能を有する。これにより部品点数と工数が削減できアイソレータの小型軽量化・低コスト化が可能となる。また印刷抵抗をトリミングすることにより、例えば設計時にダミーポート側のインピーダンスが正確にに５０Ωにできていなくても、終端抵抗を任意の抵抗値に合わせることによりインピーダンス整合の微調整が可能となり十分なアイソレーションを容易に得ることが可能となる。
【００２０】
【発明の効果】
本発明によれば、入力側・出力側中心導体の間隙に流れる高周波誘導磁場を削減できるため、入力側中心導体にて発生した高周波誘導磁場が無駄なく出力側中心導体に伝えられ、アイソレータの挿入損失を小さくすることができる。また整合用コンデンサや終端抵抗の印刷パターンを磁性体表面に形成することにより、トリミングを用いた特性の調整が可能となり、アイソレータの小型軽量化が行える。
【図面の簡単な説明】
【図１】本発明の第１の実施例における中心導体と高周波磁場との関係を模式的に示した図である。
【図２】本発明の第２の実施例における中心導体と高周波磁場との関係を模式的に示した図である。
【図３】本発明の第１の実施例における磁性体の展開図である。
【図４】本発明の第１の実施例におけるアイソレータの組立図である。
【図５】本発明の第２の実施例における磁性体の展開図である。
【図６】実施例の高周波構造シミュレーションによる挿入損失特性を示す特性線図である。
【図７】本発明の他の実施例における磁性体の概観斜視図である。
【図８】本発明の他の実施例におけるアイソレータの組立図である。
【図９】中心導体を磁性体層によって形成する一例を示す概観斜視図である。
【図１０】従来技術における中心導体と高周波磁場との関係を模式的に示した図である。
【図１１】従来技術における中心導体と高周波磁場との関係を模式的に示した図である。
【図１２】従来の中心導体と高周波磁場との関係を模式的に示した図である。
【符号の説明】
３ａ、３ｋ、４ｃ…アース電極パターン
３ｂ、３ｃ、３ｄ …入力・出力・ダミーポート側の接続用電極
３ｆ … 入力側中心導体
３ｅ …出力側中心導体
３ｇ …ダミーポート側中心導体
３ｈ、３ｉ、３ｊ …整合用コンデンサパターン
４ａ、８ａ、９ｅ…磁性体
４ｂ、８ｂ…樹脂と導体版の複合ベース
４ｄ、４ｅ、４ｆ…入力・出力・ダミーポート側の接続用電極
４ｇ…チップ抵抗素子
４ｈ、８ｈ …永久磁石
４ｉ、４ｊ、８ｉ、８ｊ…金属ケース
９ａ、９ｂ、９ｃ …中心導体
１０ａ、１０ｂ…入力側中心導体
１１ａ、１１ｂ…出力側中心導体
１２ａ、１２ｂ…ダミーポート側中心導体
Claims (4)
- 直流磁界が印加される磁性体を介し互いに絶縁状態で交叉するように積層配置した複数個の中心導体と、各中心導体の一端部に接続する整合用コンデンサと、いずれか１つの中心導体の一端部に接続する終端抵抗と、各中心導体の他端部が接続するアース電極を備えた非可逆回路素子において、出力端子に電気的に接続された出力側中心導体１層が、入力端子に電気的に接続された入力側中心導体２層で上下から挟むように積層されたことを特徴とする非可逆回路素子。
- 直流磁界が印加される磁性体を介し互いに絶縁状態で交叉するように積層配置した複数個の中心導体と、各中心導体の一端部に接続する整合用コンデンサと、いずれか１つの中心導体の一端部に接続する終端抵抗と、各中心導体の他端部が接続するアース電極を備えた非可逆回路素子において、出力端子に電気的に接続された出力側中心導体を複数層有し、かつ入力端子に電気的に接続された入力側中心導体は前記出力側中心導体よりも1層多く有し、出力側中心導体を入力側中心導体で1層づつ挟む様に交互に積層配置したことを特徴とする非可逆回路素子。
- ダミーポート側中心導体に接続される終端抵抗を前記磁性体の外表面に印刷形成したことを特徴とする請求項１または２に記載の非可逆回路素子。
- 各ポートに接続される整合容量の電極パターンを前記磁性体の最上面に配置したことを特徴とする請求項１乃至３の何れかに記載の非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116965A JP4423583B2 (ja) | 2001-04-16 | 2001-04-16 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116965A JP4423583B2 (ja) | 2001-04-16 | 2001-04-16 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314307A JP2002314307A (ja) | 2002-10-25 |
| JP4423583B2 true JP4423583B2 (ja) | 2010-03-03 |
Family
ID=18967610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001116965A Expired - Lifetime JP4423583B2 (ja) | 2001-04-16 | 2001-04-16 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4423583B2 (ja) |
-
2001
- 2001-04-16 JP JP2001116965A patent/JP4423583B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314307A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1098386B1 (en) | Nonreciprocal device with lumped elements | |
| EP0779673B1 (en) | Non-reciprocal circuit element | |
| JP3807071B2 (ja) | 非可逆回路素子 | |
| JP3147615B2 (ja) | 高周波用非可逆回路素子 | |
| KR100335877B1 (ko) | 비가역 회로 소자 및 그것의 제조 방법 | |
| JP4423583B2 (ja) | 非可逆回路素子 | |
| US5638032A (en) | Nonreciprocal circuit element | |
| EP1309031B1 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP4711038B2 (ja) | 非可逆回路モジュール | |
| JPH10270911A (ja) | 非可逆回路素子及びその実装構造 | |
| JP4517326B2 (ja) | 非可逆回路素子及びこれを用いた無線通信機器 | |
| JP3939622B2 (ja) | 非可逆回路素子及びアイソレータ並びに非可逆回路素子の製造方法 | |
| JPH05299904A (ja) | 非可逆回路素子およびその製造方法 | |
| JP3467840B2 (ja) | 非可逆回路素子 | |
| US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
| JPH0661054A (ja) | Ｌｃ複合部品 | |
| JP2004015430A (ja) | ２ポート型非可逆回路素子および通信装置 | |
| JP4457335B2 (ja) | 非可逆回路素子 | |
| JP3807589B2 (ja) | アイソレータ | |
| JP3178153B2 (ja) | マイクロ波用非可逆回路素子 | |
| JP2003017903A (ja) | 非可逆回路素子 | |
| JP3077057B2 (ja) | 非可逆回路素子 | |
| JP2002344207A (ja) | 非可逆回路素子 | |
| JPH08330811A (ja) | 集中定数型サーキュレータ | |
| JP2002111423A (ja) | ノイズフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4423583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |