JP4387172B2

JP4387172B2 - 電源回路及びその電源回路の出力電圧変更方法

Info

Publication number: JP4387172B2
Application number: JP2003403184A
Authority: JP
Inventors: 実杉山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-12-02
Filing date: 2003-12-02
Publication date: 2009-12-16
Anticipated expiration: 2023-12-02
Also published as: JP2005168169A; US7638987B2; US20050116692A1

Description

本発明は、出力電圧値を変えることができるスイッチングレギュレータに関し、特に、出力電圧を上昇させる際に発生するオーバーシュートや、負荷電流の急激な変化を低減させることによって、電源回路及び負荷への悪影響を防止することができる電源回路及びその電源回路の出力電圧変更方法に関するものである。

現在、携帯電話やデジタルカメラ等、電池を電源とした携帯機器の電源回路としては、高効率でしかも小型化が可能な、インダクタを用いた非絶縁型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）が広く用いられている。
一方、スイッチングレギュレータは、回路構成上、出力電圧を上昇させるときにオーバーシュート電圧が発生する。特に、スイッチングレギュレータの電源投入時には大きなオーバーシュートが発生するため、従来のスイッチングレギュレータは、図４で示すようにソフトスタート回路が設けられ、出力電圧を徐々に上昇させる方式が採用されていた。なお、図４では、入力電圧を降圧するタイプのスイッチングレギュレータを示しているが、入力電圧を昇圧するタイプのスイッチングレギュレータでもよい。

図４において、スイッチングレギュレータ１００は、入力電圧Ｖｉｎの出力制御を行うスイッチングトランジスタＭａと、エネルギー変換用のインダクタＬａ及びコンデンサＣａと、フライホイールダイオードＤａと、スイッチングトランジスタＭａのスイッチング制御を行うＰＷＭ制御回路１０１と、出力電圧検出用抵抗Ｒａ及びＲｂとを備えている。更に、スイッチングレギュレータ１００は、基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１０２と、出力電圧Ｖｏｕｔが出力電圧検出用抵抗Ｒａ及びＲｂで分圧された分圧電圧Ｖｄと基準電圧Ｖｒｅｆとの電圧比較を行うコンパレータＣＭＰａと、電源投入時に基準電圧Ｖｒｅｆを徐々に上昇させてコンパレータＣＭＰａに印加するための時定数回路を構成する抵抗Ｒｃ及びコンデンサＣｂと、スイッチＳＷ１とで構成されている。

ここで、ソフトスタート回路についてのみ説明する。
スイッチＳＷ１は、電源投入と同時にオンし、コンデンサＣｂが抵抗Ｒｃを介して基準電圧Ｖｒｅｆで充電される。このため、コンパレータＣＭＰａの非反転入力端の電圧Ｖａは、図５で示すように徐々に上昇する。スイッチングレギュレータ１００の出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに比例するため、出力電圧Ｖｏｕｔも図５で示すように徐々に上昇する。これらのことから、オーバーシュート電圧を防止することができる。また、電源制御用ＩＣを使用した電源装置において、オーバーシュートを発生させることなく出力電圧の緩やかな立ち上がりを制御できる電源装置があった（例えば、特許文献１参照。）。
特開２０００−１０２２４３号公報

しかし、電源が立ち上がった後で、出力電圧を更に上昇させる場合は、従来のソフトスタート回路は作動しないため、有害なオーバーシュート電圧が発生してしまうという問題があった。また、急激な出力電圧の上昇に伴って出力端子に接続されている容量成分への急速充電が行われるため、短時間ではあるが電源回路から過大な電流が出力される。このため、ノイズによる誤動作や、負荷やスイッチングレギュレータのスイッチングトランジスタに過大な電流が流れることによる素子の不具合や劣化を引き起こす等の悪影響が生じるという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、出力電圧を上昇させたときのオーバーシュート電圧と過大な出力電流の発生を防止することができる電源回路及びその電源回路の出力電圧変更方法を得ることを目的とする。

この発明に係る電源回路は、入力端子ＩＮと出力端子ＯＵＴとの間に設けられたインダクタにエネルギーを蓄え、そのエネルギーを放出することで入力電圧Ｖｉｎを所定の電圧に変換して前記出力端子ＯＵＴから出力する、出力電圧Ｖｏｕｔが変更可能な非絶縁型のスイッチングレギュレータをなす電源回路において、
入力された制御信号に応じてスイッチングを行い、前記入力電圧Ｖｉｎの出力端子ＯＵＴへの出力制御を行うスイッチングトランジスタと、
設定された電圧の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路部と、
前記出力電圧Ｖｏｕｔを検出し、該検出した出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
前記比例電圧Ｖｄが前記基準電圧Ｖｒｅｆになるように前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
を備え、
前記基準電圧発生回路部は、起動時に出力電圧Ｖｏｕｔが所定値まで上昇して安定した後、該出力電圧Ｖｏｕｔを更に上昇させる場合は、基準電圧Ｖｒｅｆを所望の値まで段階的に上昇させて出力し、該出力電圧Ｖｏｕｔを低下させる場合は、所望の値に基準電圧Ｖｒｅｆを低下させて出力するものである。

具体的には、前記基準電圧発生回路部は、
入力されたデジタルデータに応じた電圧の基準電圧Ｖｒｅｆを生成して出力するＤ／Ａコンバータと、
該Ｄ／Ａコンバータにデジタルデータを出力して、出力される基準電圧Ｖｒｅｆの電圧値を制御するＤＡＣ制御回路と、
を備え、
前記ＤＡＣ制御回路は、Ｄ／Ａコンバータに対して、前記出力電圧Ｖｏｕｔを上昇させる場合、所望の値まで基準電圧Ｖｒｅｆを段階的に上昇させるようにデジタルデータを段階的に変えて生成し、前記出力電圧Ｖｏｕｔを低下させる場合、所望の値に基準電圧Ｖｒｅｆを低下させるようにデジタルデータを変えて生成するようにした。

また、前記ＤＡＣ制御回路は、前記出力電圧Ｖｏｕｔを上昇させる場合、Ｄ／Ａコンバータに出力するデジタルデータを１ビットずつ変化させるようにしてもよい。

また、この発明に係る電源回路の出力電圧変更方法は、入力端子ＩＮと出力端子ＯＵＴとの間に設けられたインダクタにエネルギーを蓄え、そのエネルギーを放出することで入力電圧Ｖｉｎを所定の電圧に変換して前記出力端子ＯＵＴから出力する、出力電圧Ｖｏｕｔが変更可能な非絶縁型のスイッチングレギュレータをなす電源回路の出力電圧変更方法において、
前記出力電圧Ｖｏｕｔを検出し該検出した出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、
設定された電圧の基準電圧Ｖｒｅｆを生成し、
前記比例電圧Ｖｄが前記基準電圧Ｖｒｅｆになるように前記入力電圧Ｖｉｎの出力端子ＯＵＴへの出力制御を行い、
起動時に出力電圧Ｖｏｕｔが所定値まで上昇して安定した後、
該出力電圧Ｖｏｕｔを更に上昇させる場合は、所望の値まで基準電圧Ｖｒｅｆを段階的に上昇させ、
前記出力電圧Ｖｏｕｔを低下させる場合は、所望の値に基準電圧Ｖｒｅｆを低下させるようにした。

具体的には、前記基準電圧Ｖｒｅｆは、デジタルデータをＤ／Ａ変換して生成され、前記出力電圧Ｖｏｕｔを上昇させる場合、該デジタルデータを１ビットずつ変化させて所望の値まで基準電圧Ｖｒｅｆを段階的に上昇させるようにした。

本発明の電源回路及びその電源回路の出力電圧変更方法によれば、出力電圧を上昇させる場合は出力電圧の設定値を段階的に大きくして、出力電圧を段階的に上昇させるようにしたことから、スイッチングレギュレータ等において出力電圧を上昇させる際に発生するオーバーシュート電圧を低減することができる。

また、出力電圧上昇させる場合、上昇させる１段当たりの電圧で発生するオーバーシュート電圧が負荷や電源回路自身に悪影響を与えないレベルに留めるようにすることにより、出力電圧を上昇させる段数を少なくすることができ、出力電圧変更に要する時間を短縮することができる。

更に、出力電圧の設定をＤ／Ａコンバータを利用した基準電圧で行い、設定電圧の１段をＤ／Ａコンバータの１ビットに対応させるようにしたことから、Ｄ／Ａコンバータの回路規模を小さくすることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源回路の構成例を示した図である。なお、図１では、降圧タイプのスイッチングレギュレータに応用した場合を例にして示している。
図１におけるスイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、エネルギー変換用のインダクタＬ１及びコンデンサＣ１と、フライホイールダイオード（転流ダイオードともいう）Ｄ１と、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄを生成して出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。

また、スイッチングレギュレータ１は、入力されたデジタルコードに応じた基準電圧Ｖｒｅｆを生成して出力するＤ／ＡコンバータＤＡＣ１と、設定されたデジタルコードをＤ／ＡコンバータＤＡＣ１に出力してＤ／ＡコンバータＤＡＣ１の動作制御を行うＤＡＣ制御回路２とを備えている。更に、スイッチングレギュレータ１は、前記分圧電圧Ｖｄと前記基準電圧Ｖｒｅｆとの電圧比較を行い、該比較結果に応じた電圧を出力するコンパレータＣＭＰ１と、該コンパレータＣＭＰ１の出力電圧に応じてスイッチングトランジスタＭ１に対してＰＷＭ制御を行ってスイッチングトランジスタＭ１のスイッチング制御を行うＰＷＭ制御回路３とを備えている。

入力電圧Ｖｉｎが入力される入力端子ＩＮと出力端子ＯＵＴとの間には、スイッチングトランジスタＭ１とインダクタＬ１が直列に接続されている。スイッチングトランジスタＭ１とインダクタＬ１との接続部にダイオードＤ１のカソードが接続され、ダイオードＤ１のアノードは接地電圧ＧＮＤに接続されている。出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ１及びＲ２の直列回路、並びにコンデンサＣ１が並列に接続され、抵抗Ｒ１及びＲ２は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄを生成してコンパレータＣＭＰ１の反転入力端に出力する。Ｄ／ＡコンバータＤＡＣ１は、ＤＡＣ制御回路２から入力されたデジタルコードが示す電圧の基準電圧Ｖｒｅｆを生成してコンパレータＣＭＰ１の非反転入力端に出力する。また、出力端子ＯＵＴと接地電圧ＧＮＤとの間には、負荷１０が接続されている。

このような構成において、Ｄ／ＡコンバータＤＡＣ１から出力される基準電圧Ｖｒｅｆに対応する出力電圧Ｖｏｕｔは、インダクタＬ１のインダクタンスをＬ、スイッチングトランジスタＭ１がオンしている時間をＴｏｎ、スイッチングトランジスタＭ１がオフしている時間をＴｏｆｆとすると下記（１）式で表すことができる。
Ｖｏｕｔ＝Ｖｉｎ×Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）………………（１）

また、スイッチングレギュレータ１の目標出力電圧Ｖｏｕｔ１は、Ｄ／ＡコンバータＤＡＣ１からの基準電圧Ｖｒｅｆと出力電圧検出用の抵抗Ｒ１とＲ２の各抵抗値を用いて下記（２）式で表すことができる。
Ｖｏｕｔ１＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２………………（２）
なお、前記（２）式では、Ｒ１は抵抗Ｒ１の抵抗値を、Ｒ２は抵抗Ｒ２の抵抗値をそれぞれ示している。

ＰＷＭ制御回路３は、スイッチングトランジスタＭ１のゲートに方形波を出力し、スイッチングトランジスタＭ１がオン／オフする時間の比を制御して、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔ１になるように制御する。スイッチングレギュレータ１の出力電圧Ｖｏｕｔを変更するには、前記（２）式の変数であるＤ／ＡコンバータＤＡＣ１の出力電圧Ｖｒｅｆか、又は出力電圧検出用抵抗Ｒ１若しくはＲ２の抵抗値のいずれかを変更すればよい。

ここで、図２は、Ｄ／ＡコンバータＤＡＣ１から出力される基準電圧Ｖｒｅｆの電圧を変えたときの出力電圧Ｖｏｕｔの波形例を示した図であり、図２（ａ）は、基準電圧ＶｒｅｆをＶｒｅｆ１から直ちにＶｒｅｆ２に変化させた従来の場合を示し、図２（ｂ）は、基準電圧ＶｒｅｆをＶｒｅｆ１から段階的にＶｒｅｆ２へ変化させた本第１の実施の形態の場合を示している。
図２（ａ）において、時間ｔ１で、Ｄ／ＡコンバータＤＡＣ１からの基準電圧ＶｒｅｆをＶｒｅｆ１からＶｒｅｆ２に変更すると、スイッチングレギュレータ１の出力電圧ＶｏｕｔはＶｏｕｔ１からＶｏｕｔ２に上昇するが、このとき、出力電圧ＶｏｕｔがＶｏｕｔ２を大きく超えてオーバーシュート電圧が発生する。

これは、入力端子ＩＮと出力端子ＯＵＴとの間にスイッチングトランジスタＭ１とインダクタＬ１の直列回路が接続されているためである。すなわち、スイッチングトランジスタＭ１がオンしているときの入力端子ＩＮと出力端子ＯＵＴとの間のインピーダンスが非常に小さい。このため、出力電圧Ｖｏｕｔを急速に上昇させることができるが、スイッチングレギュレータ１の応答速度が比較的遅いため、制御に時間がかかり、大きなオーバーシュート電圧が発生してしまう。

これに対して、図２（ｂ）では、時間ｔ１から、Ｄ／ＡコンバータＤＡＣ１からの基準電圧Ｖｒｅｆを段階的にＶｒｅｆ１からＶｒｅｆ２に上昇させると、これに伴って、出力電圧Ｖｏｕｔも段階的に上昇するが、１段階の電圧上昇で発生するオーバーシュート電圧は、図２（ａ）の場合と比較して非常に小さくすることができる。Ｄ／ＡコンバータＤＡＣ１から出力する基準電圧Ｖｒｅｆを上昇させる段数を多くして、１段当たりの出力電圧Ｖｏｕｔの電圧変化を小さくすればするほどオーバーシュート電圧は低減するが、出力電圧ＶｏｕｔがＶｏｕｔ１からＶｏｕｔ２に達するまでの時間が長くなり不都合が生じる。このため、基準電圧Ｖｒｅｆを１段階上昇させたときの出力電圧Ｖｏｕｔの電圧上昇で発生するオーバーシュート電圧が、負荷１０やスイッチングレギュレータ１自体に影響を及ぼさないように、１段あたりの基準電圧Ｖｒｅｆの上昇値を設定するようにすればよい。

また、Ｄ／ＡコンバータＤＡＣ１の回路を簡素化するために、１段あたりの基準電圧Ｖｒｅｆの上昇値を、Ｄ／ＡコンバータＤＡＣ１の１ビットに割り当てるのが最も経済的である。なお、時間ｔ２で、Ｄ／ＡコンバータＤＡＣ１からの基準電圧ＶｒｅｆをＶｒｅｆ２からＶｒｅｆ１に低下させる場合は、出力電圧Ｖｏｕｔにアンダーシュートは発生しない。これは、出力電圧Ｖｏｕｔが低下するときはスイッチングトランジスタＭ１がオフし、しかも、出力端子ＯＵＴに接続されているダイオードＤ１は逆極性に接続されていることから、負荷１０側から見たスイッチングレギュレータ１のインピーダンスは非常に高くなる。このため、出力電圧Ｖｏｕｔは、コンデンサＣ１を含めた負荷１０の容量を放電しながら低下するため、図２（ａ）及び図２（ｂ）でそれぞれ示すようにゆっくりと低下する。

このように、出力電圧Ｖｏｕｔを上昇させる場合は、ＤＡＣ制御回路２は、Ｄ／ＡコンバータＤＡＣ１から出力される基準電圧Ｖｒｅｆが段階的に上昇するように、デジタルコード段階的に変えてＤ／ＡコンバータＤＡＣ１に出力する。例えば、出力電圧Ｖｏｕｔが１段階で上昇する電圧を１００ｍＶ以下にすると問題が起きないレベルまでオーバーシュート電圧を低下させることができ、出力電圧Ｖｏｕｔを上昇させる時間は、１段階で３０μｓｅｃ以上になるようにすればよい。このようにすることにより、出力電圧Ｖｏｕｔを所定の電圧まで上昇させるのに、従来のソフトスタートでは約３ｍｓｅｃ必要であったのに対して、約１ｍｓｅｃで行うことができる。これに対して、出力電圧Ｖｏｕｔを低下させる場合は、ＤＡＣ制御回路２は、Ｄ／ＡコンバータＤＡＣ１から出力される基準電圧Ｖｒｅｆが所望の電圧に低下するように、デジタルコードを変えてＤ／ＡコンバータＤＡＣ１に出力する。

一方、前記説明では、スイッチングレギュレータ１が降圧タイプである場合を例にして説明したが、本発明は、昇圧タイプのスイッチングレギュレータにも適用することができる。
図３は、本発明の第１の実施の形態における電源回路の他の構成例を示した図であり、図３では、昇圧タイプのスイッチングレギュレータに応用した場合を例にして示している。なお、図３では、図１と同じもの又は同様のものは図１と同じ符号で示している。
図３におけるスイッチングレギュレータ１は、ＮＭＯＳトランジスタからなるスイッチングトランジスタＭ２と、インダクタＬ２と、コンデンサＣ２と、転流ダイオードＤ２と、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄを生成し出力する出力電圧検出用の抵抗Ｒ３，Ｒ４とを備えている。

また、スイッチングレギュレータ１は、入力されたデジタルコードに応じた基準電圧Ｖｒｅｆを生成して出力するＤ／ＡコンバータＤＡＣ２と、設定されたデジタルコードをＤ／ＡコンバータＤＡＣ２に出力してＤ／ＡコンバータＤＡＣ２の動作制御を行うＤＡＣ制御回路１２とを備えている。更に、スイッチングレギュレータ１は、前記分圧電圧Ｖｄと前記基準電圧Ｖｒｅｆとの電圧比較を行い、該比較結果に応じた電圧を出力するコンパレータＣＭＰ２と、該コンパレータＣＭＰ２の出力電圧に応じてスイッチングトランジスタＭ２に対してＰＷＭ制御を行ってスイッチングトランジスタＭ２のスイッチング制御を行うＰＷＭ制御回路１３とを備えている。

入力端子ＩＮと接地電圧ＧＮＤとの間には、インダクタＬ２とスイッチングトランジスタＭ２が直列に接続され、インダクタＬ２とスイッチングトランジスタＭ２との接続部と出力端子ＯＵＴとの間にはダイオードＤ２が接続されている。出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ３及びＲ４の直列回路、並びにコンデンサＣ２が並列に接続され、抵抗Ｒ３及びＲ４は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄを生成してコンパレータＣＭＰ２の反転入力端に出力する。Ｄ／ＡコンバータＤＡＣ２は、ＤＡＣ制御回路１２から入力されたデジタルコードが示す電圧の基準電圧Ｖｒｅｆを生成してコンパレータＣＭＰ２の非反転入力端に出力する。出力端子ＯＵＴと接地電圧ＧＮＤとの間には、負荷１０が接続されている。

このような構成において、図３で示した昇圧タイプのスイッチングレギュレータ１は、ＮＭＯＳトランジスタであるスイッチングトランジスタＭ２とインダクタＬ２とダイオードＤ２の配置が図１の降圧タイプと異なるが、出力電圧Ｖｏｕｔを上昇させるときの入力端子ＩＮと出力端子ＯＵＴとの間のインピーダンスは、インダクタＬ２とダイオードＤ２の順方向となることから非常に低くなり、図１の降圧タイプと同様、図２（ａ）で示すような大きなオーバーシュート電圧が発生する。逆に、出力電圧Ｖｏｕｔを低下させる場合は、スイッチングトランジスタＭ２がオフとなっており、ダイオードＤ２の極性も逆方向なので、負荷１０から見たスイッチングレギュレータのインピーダンスはきわめて高くなり、降圧タイプで説明したように、出力電圧Ｖｏｕｔはゆっくり低下する。

このため、図３においても、出力電圧Ｖｏｕｔを上昇させる場合は、ＤＡＣ制御回路１２は、Ｄ／ＡコンバータＤＡＣ２から出力される基準電圧Ｖｒｅｆが段階的に上昇するように、デジタルコードを段階的に変えてＤ／ＡコンバータＤＡＣ２に出力する。これに対して、出力電圧Ｖｏｕｔを低下させる場合は、ＤＡＣ制御回路１２は、Ｄ／ＡコンバータＤＡＣ２から出力される基準電圧Ｖｒｅｆが所望の電圧に低下するように、デジタルコードを変えてＤ／ＡコンバータＤＡＣ２に出力する。

なお、図２（ｂ）では、基準電圧Ｖｒｅｆを同じ電圧幅で等間隔に上昇させるように示しているが、これは一例であり、本発明は、これに限定するものではなく、基準電圧Ｖｒｅｆを段階的に上昇させて出力電圧Ｖｏｕｔを段階的に上昇させるものである。

このように、本第１の実施の形態におけるスイッチングレギュレータは、ＤＡＣ制御回路が、出力電圧Ｖｏｕｔを上昇させる場合は、Ｄ／Ａコンバータから出力される基準電圧Ｖｒｅｆが段階的に上昇するように、デジタルコードを段階的に変えてＤ／Ａコンバータに出力し、出力電圧Ｖｏｕｔを低下させる場合は、Ｄ／Ａコンバータから出力される基準電圧Ｖｒｅｆが所望の電圧に低下するように、デジタルコードを変えてＤ／Ａコンバータに出力するようにした。このため、出力電圧を上昇させたときのオーバーシュート電圧と過大な出力電流の発生を防止することができる。

本発明の第１の実施の形態における電源回路の構成例を示した図である。図１のＤ／ＡコンバータＤＡＣ１から出力される基準電圧Ｖｒｅｆの電圧を変えたときの出力電圧Ｖｏｕｔの波形例を示した図である。本発明の第１の実施の形態における電源回路の他の構成例を示した図である。従来の電源回路の構成例を示した図である。電源投入時における図４の各部の波形例を示した図である。

符号の説明

１スイッチングレギュレータ
２，１２ＤＡＣ制御回路
３，１３ＰＷＭ制御回路
１０負荷
ＤＡＣ１，ＤＡＣ２Ｄ／Ａコンバータ
ＣＭＰ１，ＣＭＰ２コンパレータ
Ｍ１，Ｍ２スイッチングトランジスタ
Ｌ１，Ｌ２インダクタ
Ｃ１，Ｃ２コンデンサ
Ｄ１，Ｄ２ダイオード
Ｒ１〜Ｒ４抵抗

Claims

入力端子ＩＮと出力端子ＯＵＴとの間に設けられたインダクタにエネルギーを蓄え、そのエネルギーを放出することで入力電圧Ｖｉｎを所定の電圧に変換して前記出力端子ＯＵＴから出力する、出力電圧Ｖｏｕｔが変更可能な非絶縁型のスイッチングレギュレータをなす電源回路において、
入力された制御信号に応じてスイッチングを行い、前記入力電圧Ｖｉｎの出力端子ＯＵＴへの出力制御を行うスイッチングトランジスタと、
設定された電圧の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路部と、
前記出力電圧Ｖｏｕｔを検出し、該検出した出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
前記比例電圧Ｖｄが前記基準電圧Ｖｒｅｆになるように前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
を備え、
前記基準電圧発生回路部は、起動時に出力電圧Ｖｏｕｔが所定値まで上昇して安定した後、該出力電圧Ｖｏｕｔを更に上昇させる場合は、基準電圧Ｖｒｅｆを所望の値まで段階的に上昇させて出力し、該出力電圧Ｖｏｕｔを低下させる場合は、所望の値に基準電圧Ｖｒｅｆを低下させて出力することを特徴とする電源回路。
前記基準電圧発生回路部は、
入力されたデジタルデータに応じた電圧の基準電圧Ｖｒｅｆを生成して出力するＤ／Ａコンバータと、
該Ｄ／Ａコンバータにデジタルデータを出力して、出力される基準電圧Ｖｒｅｆの電圧値を制御するＤＡＣ制御回路と、
を備え、
前記ＤＡＣ制御回路は、Ｄ／Ａコンバータに対して、前記出力電圧Ｖｏｕｔを上昇させる場合、所望の値まで基準電圧Ｖｒｅｆを段階的に上昇させるようにデジタルデータを段階的に変えて生成し、前記出力電圧Ｖｏｕｔを低下させる場合、所望の値に基準電圧Ｖｒｅｆを低下させるようにデジタルデータを変えて生成することを特徴とする請求項１記載の電源回路。
前記ＤＡＣ制御回路は、前記出力電圧Ｖｏｕｔを上昇させる場合、Ｄ／Ａコンバータに出力するデジタルデータを１ビットずつ変化させることを特徴とする請求項２記載の電源回路。
入力端子ＩＮと出力端子ＯＵＴとの間に設けられたインダクタにエネルギーを蓄え、そのエネルギーを放出することで入力電圧Ｖｉｎを所定の電圧に変換して前記出力端子ＯＵＴから出力する、出力電圧Ｖｏｕｔが変更可能な非絶縁型のスイッチングレギュレータをなす電源回路の出力電圧変更方法において、
前記出力電圧Ｖｏｕｔを検出し該検出した出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、
設定された電圧の基準電圧Ｖｒｅｆを生成し、
前記比例電圧Ｖｄが前記基準電圧Ｖｒｅｆになるように前記入力電圧Ｖｉｎの出力端子ＯＵＴへの出力制御を行い、
起動時に出力電圧Ｖｏｕｔが所定値まで上昇して安定した後、
該出力電圧Ｖｏｕｔを更に上昇させる場合は、所望の値まで基準電圧Ｖｒｅｆを段階的に上昇させ、
前記出力電圧Ｖｏｕｔを低下させる場合は、所望の値に基準電圧Ｖｒｅｆを低下させることを特徴とする電源回路の出力電圧変更方法。
前記基準電圧Ｖｒｅｆは、デジタルデータをＤ／Ａ変換して生成され、前記出力電圧Ｖｏｕｔを上昇させる場合、該デジタルデータを１ビットずつ変化させて所望の値まで基準電圧Ｖｒｅｆを段階的に上昇させることを特徴とする請求項４記載の電源回路の出力電圧変更方法。