JP4383936B2 - 定電圧回路及び複数の定電圧回路を有する定電圧電源回路 - Google Patents
定電圧回路及び複数の定電圧回路を有する定電圧電源回路 Download PDFInfo
- Publication number
- JP4383936B2 JP4383936B2 JP2004082513A JP2004082513A JP4383936B2 JP 4383936 B2 JP4383936 B2 JP 4383936B2 JP 2004082513 A JP2004082513 A JP 2004082513A JP 2004082513 A JP2004082513 A JP 2004082513A JP 4383936 B2 JP4383936 B2 JP 4383936B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- circuit unit
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000007600 charging Methods 0.000 claims description 17
- 238000007599 discharging Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- UUDAMDVQRQNNHZ-UHFFFAOYSA-N (S)-AMPA Chemical compound CC=1ONC(=O)C=1CC(N)C(O)=O UUDAMDVQRQNNHZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010277 constant-current charging Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、出力電圧の立ち上がり時間及び／又は立ち下がり時間を変えることができる定電圧回路、及び複数の該定電圧回路を有し、各定電圧回路の出力電圧の立ち上がり時間及び／又は立ち下がり時間を揃えることができるようにした定電圧電源回路に関するものである。
近年、携帯電話やデジタルカメラ等の携帯機器では機能が豊富になり、これに伴って、各機能が電源に要求する性能及び仕様も多岐にわたるようになってきた。このため、同じ機器内で、電圧や電流容量の異なる何種類もの電源が必要になってきている。また、携帯機器では、使用できる時間をできるだけ長くするため、現在使われていない機能の回路を待機状態にしたり、又は電源をオフにしたりして、電池の寿命を延ばすように制御している。この結果、機器内では、多くの電源回路が頻繁に作動したり、停止したりしている。
また、基準電圧が立ち上がっている状態であってもソフトスタートを行うことができる直流安定化電源装置があった（例えば、特許文献１参照。）。
また、基準電圧が立ち上がっている状態であってもソフトスタートを行うことができる直流安定化電源装置があった（例えば、特許文献１参照。）。
ここで、複数の電源回路が同時に作動を開始するような場合、出力電圧の立ち上がり時間が各電源回路で大きく異なると、電源供給を受けている回路において、思わぬ大きな無効電流が流れたり、ラッチアップしたりする等のトラブルが発生してしまう。このため、電源回路の立ち上がり時間に関しては、所定の時間に収まるように設計しなければならなかった。同様に、電源供給を停止する際にも、各電源回路の出力電圧の低下速度が異なると、電源供給を受けている回路において、大きな無効電流が流れたり、ラッチアップしたりする等のトラブルが発生してしまう。そのため、電源回路の立ち下がり時間に関しても、所定の時間に収まるように設計しなければならない。
図８は、複数の定電圧回路を有する定電圧電源回路の従来例を示した図であり、１つの負荷に複数の定電圧回路から電力を供給する回路の１例である。
定電圧電源回路１００は、３つの定電圧回路１０１〜１０３と、該各定電圧回路１０１〜１０３の作動及び停止をそれぞれ制御する制御回路１０４とで構成されている。制御回路１０４から出力されたチップイネーブル信号ＣＥ１〜ＣＥ３に応じて、対応する定電圧回路１０１〜１０３が作動を開始し、定電圧回路１０１〜１０３の各出力電圧Ｖｏａ〜Ｖｏｃは、図９で示すように、所定の定格電圧Ｖａ〜Ｖｃまでそれぞれ上昇する。
定電圧電源回路１００は、３つの定電圧回路１０１〜１０３と、該各定電圧回路１０１〜１０３の作動及び停止をそれぞれ制御する制御回路１０４とで構成されている。制御回路１０４から出力されたチップイネーブル信号ＣＥ１〜ＣＥ３に応じて、対応する定電圧回路１０１〜１０３が作動を開始し、定電圧回路１０１〜１０３の各出力電圧Ｖｏａ〜Ｖｏｃは、図９で示すように、所定の定格電圧Ｖａ〜Ｖｃまでそれぞれ上昇する。
定電圧回路１０１の出力電圧Ｖｏａが所定の定格電圧Ｖａまで上昇する時間がＴａ、定電圧回路１０２の出力電圧Ｖｏｂが所定の定格電圧Ｖｂまで上昇する時間がＴｂ、定電圧回路１０３の出力電圧Ｖｏｃが定格電圧Ｖｃまで上昇する時間がＴｃである。このように、各定電圧回路１０１〜１０３の出力電圧がそれぞれ定格電圧に達するまでの時間が異なると、先に立ち上がった定電圧回路１０１から接地電圧ＧＮＤや他の定電圧回路に思わぬ大電流が流れ、回路の不具合や、ラッチアップを引き起こす原因になっていた。
図１０は、図８の定電圧回路１０１〜１０３の回路例を示した図であり、定電圧回路の出力電圧の立ち上がり時間は、主に出力電圧制御トランジスタＭａの電流駆動能力、過電流保護回路の制限電流値、誤差増幅回路ＡＭＰａの位相補償の量、負荷ＲＬに流れる負荷電流、負荷ＲＬに接続されたバイパスコンデンサＣａの容量等の組み合わせによって決まる。
負荷電流やバイパスコンデンサＣａの容量は回路ごとに異なるため、定電圧回路の出力電圧の立ち上がり時間を所定の時間内に設定するには、負荷電流やバイパスコンデンサＣａの容量に合わせて、過電流保護回路の制限電流値をレーザトリミング等で調整したり、出力電圧の立ち上げ時には電流駆動能力の異なる出力電圧制御トランジスタに切り替えたりしていた。
負荷電流やバイパスコンデンサＣａの容量は回路ごとに異なるため、定電圧回路の出力電圧の立ち上がり時間を所定の時間内に設定するには、負荷電流やバイパスコンデンサＣａの容量に合わせて、過電流保護回路の制限電流値をレーザトリミング等で調整したり、出力電圧の立ち上げ時には電流駆動能力の異なる出力電圧制御トランジスタに切り替えたりしていた。
また、電源オフ時における定電圧回路の出力電圧の立ち下がり時間に関しては、電源をオフすると同時又は直後にシンクトランジスタＭｂをオンさせて、バイパスコンデンサＣａに充電された電荷を急速に放電して、定電圧回路の出力電圧の立ち下がり時間を早める方法を取っていた。
特開２００３−２１６２５１号公報
しかし、従来のレーザトリミングを使用して設定する方法は、過電流保護電流との兼ね合いで任意の制限電流値に設定することができなかった。また、制限電流も１つに固定されているため汎用性がなくなるという問題があった。このため、定電圧回路の起動時における負荷電流が、起動時の条件によって異なるような負荷では、ある条件でトリミングを行っても、該条件が変化した場合は、他の定電圧回路の立ち上がり時間と差が生じてしまうといった問題があった。
また、起動時には電流駆動能力の異なる出力電圧制御トランジスタに切り替える方法では、起動時の条件の変化には対応できず、また立ち上がり時間の精度もあまり良くないという問題があった。更に、特定の定電圧回路の立ち上がり時間だけ早くする、又は遅くする等といった特別の条件が課せられた場合は、ほとんど対応することができなかった。また、立ち下がり時間については、定電圧回路をオフすると同時又は直後にシンクトランジスタＭｂをオンさせて、バイパスコンデンサＣａの電荷を急速に放電させるだけであるため、定電圧回路ごとに接続されているバイパスコンデンサの容量の違いや、各定電圧回路に設けられているシンクトランジスタの電流駆動能力の違いによって、必ずしも各定電圧回路の電圧がそろって低下させることができる保証はなかった。
本発明は、上記のような問題を解決するためになされたものであり、出力電圧の立ち上がり時間及び／又は立ち下がり時間を変えることかできる定電圧回路、並びに複数の該定電圧回路を有し、各定電圧回路の出力電圧の立ち上がり時間及び／又は立ち下がり時間を揃えることができるようにした定電圧電源回路を得ることを目的とする。
この発明に係る定電圧回路は、入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する定電圧回路において、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
該出力電流制限回路部に対して出力電流の制限電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変えるものである。
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
該出力電流制限回路部に対して出力電流の制限電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変えるものである。
また、この発明に係る定電圧回路は、入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する定電圧回路において、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
前記容量に充電された電荷を放電するためのシンク電流を生成するシンク電流生成回路部と、
前記出力電流制限回路部に対して出力電流の制限電流値を設定すると共に、該シンク電流生成回路部に対してシンク電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変え、前記シンク電流生成回路部は、設定されたシンク電流値に応じて前記容量の電荷を放電することにより、前記出力端子からの電圧出力を停止する時に、前記出力端子の電圧が所定の電圧に低下するまでの立ち下がり時間を変えるものである。
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
前記容量に充電された電荷を放電するためのシンク電流を生成するシンク電流生成回路部と、
前記出力電流制限回路部に対して出力電流の制限電流値を設定すると共に、該シンク電流生成回路部に対してシンク電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変え、前記シンク電流生成回路部は、設定されたシンク電流値に応じて前記容量の電荷を放電することにより、前記出力端子からの電圧出力を停止する時に、前記出力端子の電圧が所定の電圧に低下するまでの立ち下がり時間を変えるものである。
具体的には、前記電流設定回路部は、
前記出力電流制限回路部に設定する制限電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記制限電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から電圧の出力を開始する起動の前に、設定電流記憶回路部に制限電流値を設定し、前記出力電流制限回路部は、該起動時に、前記設定電流記憶回路部に設定された制限電流値による出力電流の制限を行うようにした。
前記出力電流制限回路部に設定する制限電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記制限電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から電圧の出力を開始する起動の前に、設定電流記憶回路部に制限電流値を設定し、前記出力電流制限回路部は、該起動時に、前記設定電流記憶回路部に設定された制限電流値による出力電流の制限を行うようにした。
また、前記電流設定回路部は、
前記シンク電流生成回路部に設定するシンク電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記シンク電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子からの電圧出力を停止する前に、設定電流記憶回路部にシンク電流値を設定し、前記シンク電流生成回路部は、該停止時に、前記設定電流記憶回路部に設定されたシンク電流値で前記容量の電荷を放電するようにした。
前記シンク電流生成回路部に設定するシンク電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記シンク電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子からの電圧出力を停止する前に、設定電流記憶回路部にシンク電流値を設定し、前記シンク電流生成回路部は、該停止時に、前記設定電流記憶回路部に設定されたシンク電流値で前記容量の電荷を放電するようにした。
また、この発明に係る定電圧電源回路は、入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する複数の定電圧回路を備え、各定電圧回路からのそれぞれの出力電圧を電源電圧として負荷にそれぞれ供給する定電圧電源回路において、
少なくとも１つの前記定電圧回路は、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
該出力電流制限回路部に対して出力電流の制限電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変えるものである。
少なくとも１つの前記定電圧回路は、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
該出力電流制限回路部に対して出力電流の制限電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変えるものである。
また、この発明に係る定電圧電源回路は、入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する複数の定電圧回路を備え、各定電圧回路からのそれぞれの出力電圧を電源電圧として負荷にそれぞれ供給する定電圧電源回路において、
少なくとも１つの前記定電圧回路は、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
前記容量に充電された電荷を放電するためのシンク電流を生成するシンク電流生成回路部と、
前記出力電流制限回路部に対して出力電流の制限電流値を設定すると共に、該シンク電流生成回路部に対してシンク電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変え、前記シンク電流生成回路部は、設定されたシンク電流値に応じて前記容量の電荷を放電することにより、前記出力端子からの電圧出力を停止する時に、前記出力端子の電圧が所定の電圧に低下するまでの立ち下がり時間を変えるものである。
少なくとも１つの前記定電圧回路は、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
前記容量に充電された電荷を放電するためのシンク電流を生成するシンク電流生成回路部と、
前記出力電流制限回路部に対して出力電流の制限電流値を設定すると共に、該シンク電流生成回路部に対してシンク電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変え、前記シンク電流生成回路部は、設定されたシンク電流値に応じて前記容量の電荷を放電することにより、前記出力端子からの電圧出力を停止する時に、前記出力端子の電圧が所定の電圧に低下するまでの立ち下がり時間を変えるものである。
具体的には、前記電流設定回路部は、
前記出力電流制限回路部に設定する制限電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記制限電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から電圧の出力を開始する起動の前に、設定電流記憶回路部に制限電流値を設定し、前記出力電流制限回路部は、該起動時に、前記設定電流記憶回路部に設定された制限電流値による出力電流の制限を行うようにした。
前記出力電流制限回路部に設定する制限電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記制限電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から電圧の出力を開始する起動の前に、設定電流記憶回路部に制限電流値を設定し、前記出力電流制限回路部は、該起動時に、前記設定電流記憶回路部に設定された制限電流値による出力電流の制限を行うようにした。
また、前記電流設定回路部は、
前記シンク電流生成回路部に設定するシンク電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記シンク電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子からの電圧出力を停止する前に、設定電流記憶回路部にシンク電流値を設定し、前記シンク電流生成回路部は、該停止時に、前記設定電流記憶回路部に設定されたシンク電流値で前記容量の電荷を放電するようにした。
前記シンク電流生成回路部に設定するシンク電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記シンク電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子からの電圧出力を停止する前に、設定電流記憶回路部にシンク電流値を設定し、前記シンク電流生成回路部は、該停止時に、前記設定電流記憶回路部に設定されたシンク電流値で前記容量の電荷を放電するようにした。
本発明の定電圧回路及び定電圧電源回路によれば、出力電圧の立ち上がり時間及び／又は立ち下がり時間を任意に設定することができるようにしたことから、多くの定電圧回路を同時に作動させる場合や、同時に停止させる場合に、すべての定電圧回路における出力電圧の立ち上がり時間及び／又は立ち下がり時間を同じ時間に揃えたり、あるいは特定の電圧のみを先に立ち上げ又は立ち下げたりすることもできるようになり、複数の定電圧回路を使用する定電圧電源回路に接続された負荷に応じて、該負荷に供給する定電圧の立ち上がり及び／又は立ち下がり特性を任意に設定することができる。この結果、１つの負荷に多くの定電圧回路から電源を供給する場合において、各定電圧回路の立ち上がり時間及び／又は立ち下がり時間のバラツキにより、負荷の回路に大きな無効電流が発生したり、ラッチアップを引き起こしたりすることを防止できる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の構成例を示した図である。
図１において、定電圧回路１は、入力端子ＩＮに入力された入力電圧Ｖｂから所定の定電圧Ｖ１を生成し出力電圧Ｖｏとして出力端子ＯＵＴから出力する。出力端子ＯＵＴと接地電圧との間にはバイパスコンデンサＣ１及び負荷ＲＬが並列に接続されている。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の構成例を示した図である。
図１において、定電圧回路１は、入力端子ＩＮに入力された入力電圧Ｖｂから所定の定電圧Ｖ１を生成し出力電圧Ｖｏとして出力端子ＯＵＴから出力する。出力端子ＯＵＴと接地電圧との間にはバイパスコンデンサＣ１及び負荷ＲＬが並列に接続されている。
定電圧回路１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、誤差増幅回路ＡＭＰと、出力電圧制御トランジスタＭ１と、出力電圧Ｖｏに比例した電圧Ｖｄを生成して出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。更に、定電圧回路１は、出力端子ＯＵＴから出力される電流が、設定された制限電流値以下になるように出力電圧制御トランジスタＭ１のゲート電圧を制御する出力電流制限回路３と、出力端子ＯＵＴからのシンク電流を生成するシンク電流生成回路４と、出力電流制限回路３及びシンク電流生成回路４に対して制限電流値及びシンク電流値の設定を行う電流設定回路５とを備えている。電流設定回路５は、機械式スイッチで行ってもよいし、ＣＰＵの出力ポートやロジック回路から電気信号で設定値を送って設定されるようにしてもよい。
入力端子ＩＮと出力端子ＯＵＴとの間には出力電圧制御トランジスタＭ１が接続され、出力電圧制御トランジスタＭ１のゲートには誤差増幅回路ＡＭＰの出力端が接続されている。誤差増幅回路ＡＭＰにおいて、非反転入力端には出力電圧Ｖｏを抵抗Ｒ１及びＲ２で分圧した分圧電圧Ｖｄが入力され、反転入力端には基準電圧Ｖｒｅｆが入力され、チップイネーブル端子ＣＥには誤差増幅回路ＡＭＰの作動又は停止の制御を行う制御信号Ｓｃｅが入力されている。誤差増幅回路ＡＭＰは、分圧電圧Ｖｄが基準電圧Ｖｒｅｆになるように出力電圧制御トランジスタＭ１の動作制御を行い、出力電圧制御トランジスタＭ１から出力される電流ｉｏを制御する。
出力電流制限回路３は、出力電圧制御トランジスタＭ１に流れる電流値を検出し、電流設定回路５によって設定された制限電流値に基づいて、出力電流ｉｏが該制限電流値を超えないように出力電圧制御トランジスタＭ１のゲート電圧を制限する。
シンク電流生成回路４は、定電圧回路１の出力端子ＯＵＴと接地電圧との間に接続され、電流設定回路５によって設定されたシンク電流値に基づいて、定電圧回路１が動作を停止して出力電圧制御トランジスタＭ１がオフすると同時又は直後に、シンク電流ｉｓを生成し、出力端子ＯＵＴに接続されているバイパスコンデンサＣ１等に蓄えられている電荷を放電して、出力電圧Ｖｏを所定の速度で低下させる。
シンク電流生成回路４は、定電圧回路１の出力端子ＯＵＴと接地電圧との間に接続され、電流設定回路５によって設定されたシンク電流値に基づいて、定電圧回路１が動作を停止して出力電圧制御トランジスタＭ１がオフすると同時又は直後に、シンク電流ｉｓを生成し、出力端子ＯＵＴに接続されているバイパスコンデンサＣ１等に蓄えられている電荷を放電して、出力電圧Ｖｏを所定の速度で低下させる。
図２は、出力電流制限回路３とシンク電流生成回路４が作動した場合の出力電圧Ｖｏの立ち上がり及び立ち下がり特性がどのように変化するかを示した図である。
誤差増幅回路ＡＭＰを作動させる制御信号Ｓｃｅが入力されて誤差増幅回路ＡＭＰが作動し定電圧回路１が起動すると、出力電圧Ｖｏは出力端子ＯＵＴに接続されているバイパスコンデンサＣ１を充電しながら立ち上がる。しかし、出力電流ｉｏは、出力電流制限回路３で制限されるため、設定された制限電流値ｉｏ１が大きい場合は、バイパスコンデンサＣ１を急速に充電して出力電圧Ｖｏの立ち上がり時間が短くなる。
誤差増幅回路ＡＭＰを作動させる制御信号Ｓｃｅが入力されて誤差増幅回路ＡＭＰが作動し定電圧回路１が起動すると、出力電圧Ｖｏは出力端子ＯＵＴに接続されているバイパスコンデンサＣ１を充電しながら立ち上がる。しかし、出力電流ｉｏは、出力電流制限回路３で制限されるため、設定された制限電流値ｉｏ１が大きい場合は、バイパスコンデンサＣ１を急速に充電して出力電圧Ｖｏの立ち上がり時間が短くなる。
電流設定回路５に設定された制限電流値ｉｏ１が小さい場合は、バイパスコンデンサＣ１を小さな電流値の出力電流ｉｏで充電するため、定電流充電を行う形でバイパスコンデンサＣ１を充電することになる。このことから、出力電圧Ｖｏは、誤差増幅回路ＡＭＰが作動を開始してからしばらくは直線的に立ち上がり、定格電圧Ｖ１に達するまでの時間が長くなる。すなわち、電流設定回路５に設定された制限電流値ｉｏ１によって、定電圧回路１の起動時における出力電圧Ｖｏの立ち上がり時間を制御することができるようになる。
次に、定電圧回路１がオフする時の出力電圧Ｖｏは、出力端子ＯＵＴに接続されているバイパスコンデンサＣ１に蓄積された電荷を放電することで低下する。このため、シンク電流生成回路４で生成されるシンク電流ｉｓが大きいほど、出力電圧Ｖｏの立ち下がり時間は短くなり、シンク電流ｉｓが小さいほど出力電圧Ｖｏの立ち下がり時間が長くなる。また、シンク電流生成回路４が作動していない場合は、出力電圧Ｖｏの立ち下がりに非常に長い時間を要する。すなわち、電流設定回路５に設定されたシンク電流値によって、定電圧回路１のオフ時における出力電圧Ｖｏの立ち下がり時間も制御することができるようになる。なお、図１では、出力電流制限回路３とシンク電流生成回路４の２つの回路を備えた場合を例にして説明したが、言うまでもなく、出力電流制限回路３又はシンク電流生成回路４のどちらか１つだけを備えるようにしてもよい。
図３は、図１の電流設定回路５の具体例を示した図である。
図３において、図１の電流設定回路５は、設定電流記憶回路１１と、制御回路１２とで構成されている。
設定電流記憶回路１１は、制御回路１２から送られてくる出力電流ｉｏの制限電流値やシンク電流値を記憶し、出力電流制限回路３の制限電流値やシンク電流生成回路４のシンク電流値をそれぞれ制御する。
図３において、図１の電流設定回路５は、設定電流記憶回路１１と、制御回路１２とで構成されている。
設定電流記憶回路１１は、制御回路１２から送られてくる出力電流ｉｏの制限電流値やシンク電流値を記憶し、出力電流制限回路３の制限電流値やシンク電流生成回路４のシンク電流値をそれぞれ制御する。
制御回路１２は、誤差増幅回路ＡＭＰの作動及び停止の制御をそれぞれ行うと共に、定電圧回路１を起動する時の出力電流ｉｏの制限電流値ｉｏ１や、定電圧回路１を停止する時のシンク電流ｉｓの電流値を、諸条件を考慮してそれぞれ決定し、決定した値を設定電流記憶回路１１に送る。また、出力電圧Ｖｏが立ち上がった後は、出力電流制限回路３の制限電流値ｉｏ１を、回路を保護するための保護電流値に変更することもできる。出力電圧Ｖｏの立ち上がり時間及び立ち下がり時間の各制御については、図１と同様であるのでその説明を省略する。また、図３においても、出力電流制限回路３とシンク電流生成回路４の２つの回路を備えた場合を例にして説明したが、言うまでもなく、出力電流制限回路３又はシンク電流生成回路４のどちらか１つだけを備えるようにしてもよい。
次に、図４は、図１及び図２における出力電流制限回路３とシンク電流生成回路４の回路例を示した図であり、図４では図２の場合を例にして示している。
図４において、出力電流制限回路３は、ＰＭＯＳトランジスタＭ２，Ｍ３、ＮＭＯＳトランジスタＭ４〜Ｍ７、抵抗Ｒ３及びスイッチＳＷ１〜ＳＷ３で構成されている。
ＰＭＯＳトランジスタＭ２において、ソースは入力端子ＩＮに接続され、ゲートは出力電圧制御トランジスタＭ１のゲートに接続されている。このため、ＰＭＯＳトランジスタＭ２のドレインからは、出力電圧制御トランジスタＭ１とＰＭＯＳトランジスタＭ２のトランジスタサイズ比に応じた電流が出力され、該電流は出力電圧制御トランジスタＭ１のドレイン電流である出力電流ｉｏに比例する。このため、ＰＭＯＳトランジスタＭ２のドレイン電流を調べることにより、出力電流ｉｏの電流値が分かる。
図４において、出力電流制限回路３は、ＰＭＯＳトランジスタＭ２，Ｍ３、ＮＭＯＳトランジスタＭ４〜Ｍ７、抵抗Ｒ３及びスイッチＳＷ１〜ＳＷ３で構成されている。
ＰＭＯＳトランジスタＭ２において、ソースは入力端子ＩＮに接続され、ゲートは出力電圧制御トランジスタＭ１のゲートに接続されている。このため、ＰＭＯＳトランジスタＭ２のドレインからは、出力電圧制御トランジスタＭ１とＰＭＯＳトランジスタＭ２のトランジスタサイズ比に応じた電流が出力され、該電流は出力電圧制御トランジスタＭ１のドレイン電流である出力電流ｉｏに比例する。このため、ＰＭＯＳトランジスタＭ２のドレイン電流を調べることにより、出力電流ｉｏの電流値が分かる。
ＰＭＯＳトランジスタＭ２のドレインと接地電圧との間には、ＮＭＯＳトランジスタＭ４が接続されている。ＮＭＯＳトランジスタＭ４のゲートはＮＭＯＳトランジスタＭ５〜Ｍ７の各ゲートにそれぞれ接続され、該接続部はＮＭＯＳトランジスタＭ４のドレインに接続され、ＮＭＯＳトランジスタＭ４〜Ｍ７はカレントミラー回路を形成している。ＮＭＯＳトランジスタＭ４のドレイン電流は、ＰＭＯＳトランジスタＭ２のドレイン電流と等しいため、ＮＭＯＳトランジスタＭ５〜Ｍ７の各ドレイン電流も出力電流ｉｏにそれぞれ比例する。
また、ＮＭＯＳトランジスタＭ５〜Ｍ７の各ソースはそれぞれ接地電圧に接続され、ＮＭＯＳトランジスタＭ５〜Ｍ７の各ドレインには、対応するスイッチＳＷ１〜ＳＷ３の一端がそれぞれ接続されている。また、スイッチＳＷ１〜ＳＷ３の各他端は接続され、該接続部はＰＭＯＳトランジスタＭ３のゲートに接続されている。ＰＭＯＳトランジスタＭ３は、入力端子ＩＮと出力電圧制御トランジスタＭ１のゲートとの間に接続され、入力端子ＩＮとＰＭＯＳトランジスタＭ３のゲートとの間には抵抗Ｒ３が接続されている。このため、ＮＭＯＳトランジスタＭ５〜Ｍ７の各ドレイン電流の和が増えて、抵抗Ｒ３の電圧降下が大きくなるとＰＭＯＳトランジスタＭ３がオンし、出力電圧制御トランジスタＭ１のゲート電圧を引き上げて出力電流ｉｏを制限する。
ここで、ＮＭＯＳトランジスタＭ４のトランジスタサイズと、ＮＭＯＳトランジスタＭ５のトランジスタサイズを等しくし、ＮＭＯＳトランジスタＭ６のトランジスタサイズをその２倍に、ＮＭＯＳトランジスタＭ７のトランジスタサイズを４倍にそれぞれする。このようにすると、ＮＭＯＳトランジスタＭ４のドレイン電流に対し、ＮＭＯＳトランジスタＭ５には１倍のドレイン電流が、ＮＭＯＳトランジスタＭ６には２倍のドレイン電流が、ＮＭＯＳトランジスタＭ７には４倍のドレイン電流がそれぞれ流れる。
スイッチＳＷ１〜ＳＷ３の各制御端子には、設定電流記憶回路１１の出力信号Ａ１〜Ａ３が対応して入力されている。スイッチＳＷ１〜ＳＷ３は、設定電流記憶回路１１からの出力信号Ａ１〜Ａ３によってオン／オフ制御され、ＮＭＯＳトランジスタＭ５〜Ｍ７の各ドレイン電流の和は、スイッチＳＷ１〜ＳＷ３のスイッチング状態によって、８通りの組み合わせが可能になる。すなわち、設定電流記憶回路１１の出力信号Ａ１〜Ａ３によって、制限電流値を８通りに設定することができる。もちろん、ＮＭＯＳトランジスタＭ４とカレントミラー回路を形成するＮＭＯＳトランジスタの数を増やせば、更に多くの値に設定電流値を設定することもできる。
次に、シンク電流生成回路４は、ＮＭＯＳトランジスタＭ２１〜Ｍ２４と抵抗Ｒ２１〜Ｒ２３とで構成されている。抵抗Ｒ２１の抵抗値を「１」とすると、抵抗Ｒ２２の抵抗値はその２倍、抵抗Ｒ２３の抵抗値は４倍と、２ｎ−１倍になるように設定し、図４の場合はｎ＝１〜３である。
出力端子ＯＵＴと接地電圧との間にはＮＭＯＳトランジスタＭ２１〜Ｍ２４が直列に接続され、ＮＭＯＳトランジスタＭ２１〜Ｍ２４の各ゲートには、設定電流記憶回路１１からの信号Ｂ１〜Ｂ４が対応して入力されている。また、ＮＭＯＳトランジスタＭ２１のソースとドレインの間には抵抗Ｒ２１が、ＮＭＯＳトランジスタＭ２２のソースとドレインの間には抵抗Ｒ２２が、ＮＭＯＳトランジスタＭ２３のソースとドレインの間には抵抗Ｒ２３がそれぞれ接続されている。
出力端子ＯＵＴと接地電圧との間にはＮＭＯＳトランジスタＭ２１〜Ｍ２４が直列に接続され、ＮＭＯＳトランジスタＭ２１〜Ｍ２４の各ゲートには、設定電流記憶回路１１からの信号Ｂ１〜Ｂ４が対応して入力されている。また、ＮＭＯＳトランジスタＭ２１のソースとドレインの間には抵抗Ｒ２１が、ＮＭＯＳトランジスタＭ２２のソースとドレインの間には抵抗Ｒ２２が、ＮＭＯＳトランジスタＭ２３のソースとドレインの間には抵抗Ｒ２３がそれぞれ接続されている。
シンク電流ｉｓを生成する場合、設定電流記憶回路１１からの信号Ｂ４によってＮＭＯＳトランジスタＭ２４がオンする。シンク電流値は、ＮＭＯＳトランジスタＭ２１〜Ｍ２３のオン／オフの組み合わせを変えて、出力端子ＯＵＴと接地電圧と間に接続される抵抗値を変えることにより設定することができる。前記のように抵抗Ｒ２１〜Ｒ２３の各抵抗値をそれぞれ２のべき乗に設定すると、０Ωを含めて８通りの抵抗値に設定することができる。言うまでもなく、ＮＭＯＳトランジスタＭ２１〜Ｍ２３と抵抗Ｒ２１〜Ｒ２３の数を増やせば、設定できる抵抗値の組み合わせを多くすることができる。
次に、図５は、出力電流制限回路３の他の回路例を示した図である。なお、図５では、図４と同じもの又は同様のものは同じ符号で示している。
図５において、出力電流制限回路３は、ＰＭＯＳトランジスタＭ２，Ｍ３，Ｍ３１〜Ｍ３３、ＮＭＯＳトランジスタＭ４，Ｍ５及び抵抗Ｒ３１〜Ｒ３３で構成されている。ＰＭＯＳトランジスタＭ２，Ｍ３及びＮＭＯＳトランジスタＭ４，Ｍ５は図４と同じであるが、ＰＭＯＳトランジスタＭ３のゲートは、ＮＭＯＳトランジスタＭ５のドレインに接続されている。また、入力端子ＩＮとＰＭＯＳトランジスタＭ３のゲートとの間には、抵抗Ｒ３１〜Ｒ３３が直列に接続され、抵抗Ｒ３１〜Ｒ３３には、ＰＭＯＳトランジスタＭ３１〜Ｍ３３が対応して並列に接続されている。また、ＰＭＯＳトランジスタＭ３１〜Ｍ３３は、設定電流記憶回路１１からの信号によってスイッチング制御される。
図５において、出力電流制限回路３は、ＰＭＯＳトランジスタＭ２，Ｍ３，Ｍ３１〜Ｍ３３、ＮＭＯＳトランジスタＭ４，Ｍ５及び抵抗Ｒ３１〜Ｒ３３で構成されている。ＰＭＯＳトランジスタＭ２，Ｍ３及びＮＭＯＳトランジスタＭ４，Ｍ５は図４と同じであるが、ＰＭＯＳトランジスタＭ３のゲートは、ＮＭＯＳトランジスタＭ５のドレインに接続されている。また、入力端子ＩＮとＰＭＯＳトランジスタＭ３のゲートとの間には、抵抗Ｒ３１〜Ｒ３３が直列に接続され、抵抗Ｒ３１〜Ｒ３３には、ＰＭＯＳトランジスタＭ３１〜Ｍ３３が対応して並列に接続されている。また、ＰＭＯＳトランジスタＭ３１〜Ｍ３３は、設定電流記憶回路１１からの信号によってスイッチング制御される。
抵抗Ｒ３１〜Ｒ３３の各抵抗値を、図４のシンク電流生成回路４の場合と同様に２のべき乗にそれぞれ設定することにより、ＰＭＯＳトランジスタＭ３１〜Ｍ３３のそれぞれのオン／オフの組み合わせで、入力端子ＩＮとＰＭＯＳトランジスタＭ３のゲートとの間の抵抗値を、０Ωを含めて８通りの抵抗値に設定することができる。ＮＭＯＳトランジスタＭ５のドレイン電流の値は、入力端子ＩＮとＮＭＯＳトランジスタＭ５のドレインと間の抵抗値、すなわちＰＭＯＳトランジスタＭ３１〜Ｍ３３のスイッチングに関係しない。このため、ＰＭＯＳトランジスタＭ３１〜Ｍ３３をスイッチングさせて、入力端子ＩＮとＰＭＯＳトランジスタＭ３のゲートとの間の抵抗値を変えることで、ＰＭＯＳトランジスタＭ３のゲート‐ソース間の電圧を変えることができる。
なお、図４のシンク電流生成回路４は、図４の出力電流制限回路３で使用したカレントミラー回路と同様の回路で実現することも可能である。
なお、図４のシンク電流生成回路４は、図４の出力電流制限回路３で使用したカレントミラー回路と同様の回路で実現することも可能である。
次に、図１〜図５で示したような定電圧回路１を複数使用した定電圧電源回路について説明する。
図６は、図１〜図５で示したような定電圧回路１を使用した定電圧電源回路の例を示した図である。
図６において、定電圧電源回路２０は、３つの定電圧回路２１〜２３と、該各定電圧回路２１〜２３の作動及び停止をそれぞれ制御する制御回路２４とで構成されている。制御回路２４から出力されたチップイネーブル信号ＣＥ１〜ＣＥ３に応じて、対応する定電圧回路２１〜２３が作動を開始する。
図６は、図１〜図５で示したような定電圧回路１を使用した定電圧電源回路の例を示した図である。
図６において、定電圧電源回路２０は、３つの定電圧回路２１〜２３と、該各定電圧回路２１〜２３の作動及び停止をそれぞれ制御する制御回路２４とで構成されている。制御回路２４から出力されたチップイネーブル信号ＣＥ１〜ＣＥ３に応じて、対応する定電圧回路２１〜２３が作動を開始する。
図６では、定電圧回路２２は、出力電圧Ｖｏ２の立ち上がり時間及び立ち下がり時間の制御を行わない従来の回路構成をなすものであり、定電圧回路２１及び２３は、図１〜図５で示したような定電圧回路１と同じ回路構成をなすものである。このため、定電圧回路２１及び２３は、それぞれの出力電圧Ｖｏ１及びＶｏ３の立ち上がり特性及び立ち下がり特性を、定電圧回路２２の出力電圧Ｖｏ２の立ち上がり特性及び立ち下がり特性にそれぞれ合わせるように設定されている。
例えば、定電圧回路２１の出力電圧Ｖｏ１の立ち上がり時間が定電圧回路２２の出力電圧Ｖｏ２の立ち上がり時間Ｔ２よりも速い場合は、出力電圧Ｖｏ１の立ち上がり時間を遅くしてＴ２になるように定電圧回路２１の制限電流値を設定する。また、定電圧回路２１の出力電圧Ｖｏ１の立ち下がり時間が定電圧回路２２の出力電圧Ｖｏ２の立ち下がり時間よりも速い場合は、出力電圧Ｖｏ１の立ち下がり時間が遅くなるように定電圧回路２１のシンク電流値を設定する。なお、出力電圧の立ち下がり時間とは、負荷の回路が作動しなくなる電圧付近まで出力電圧が低下する時間を示す。
また、定電圧回路２３の出力電圧Ｖｏ３の立ち上がり時間が定電圧回路２２の出力電圧Ｖｏ２の立ち上がり時間Ｔ２よりも遅い場合は、出力電圧Ｖｏ３の立ち上がり時間を早くしてＴ２になるように定電圧回路２３の制限電流値を設定する。また、定電圧回路２３の出力電圧Ｖｏ３の立ち下がり時間が定電圧回路２２の出力電圧Ｖｏ２の立ち下がり時間よりも遅い場合は、出力電圧Ｖｏ３の立ち下がり時間が早くなるように定電圧回路２３のシンク電流値を設定する。
このようにすることによって、図７で示すように、定電圧回路２１〜２３の各出力電圧Ｖｏ１〜Ｖｏ３の立ち上がり時間をそれぞれＴ２にすることができ、各出力電圧Ｖｏ１〜Ｖｏ３の立ち下がり時間も同じになるようにすることができ、無効電流の発生やラッチアップを防止することができる。
このようにすることによって、図７で示すように、定電圧回路２１〜２３の各出力電圧Ｖｏ１〜Ｖｏ３の立ち上がり時間をそれぞれＴ２にすることができ、各出力電圧Ｖｏ１〜Ｖｏ３の立ち下がり時間も同じになるようにすることができ、無効電流の発生やラッチアップを防止することができる。
なお、図６では、定電圧回路２２は従来のものを使用したが、言うまでもなく、すべての定電圧回路を図１〜図５で示した定電圧回路の構成にしてもよい。更に、図６では、出力電圧の立ち上がり時間と立ち下がり時間の両方を制御する場合を例にして説明したが、必要に応じて、出力電圧の立ち上がりのみを制御することができる定電圧回路や、出力電圧の立ち下がりのみを制御することができる定電圧回路や、出力電圧の立ち上がり時間と立ち下がり時間の両方を制御することができる定電圧回路を任意に組み合わせて、定電圧電源回路を形成するようにしてもよい。
また、負荷によっては、すべての定電圧回路が同時に定格電圧に達するのではなく、例えば、最も高い出力電圧Ｖｏ１が最初に立ち上がって、少し時間が経ってから、他の定電圧回路の出力電圧Ｖｏ２，Ｖｏ３が定格電圧に達した方がよい場合もある。このような場合は、定電圧回路２１の出力電圧Ｖｏ１の立ち上がり時間を他の定電圧回路の立ち上がり時間よりも早くなるようにすればよい。立ち下がり時間においても同様である。このように、図６のような定電圧電源回路２０では、含まれる定電圧回路の立ち上がり時間及び立ち下がり時間を任意に設定することができるため、各出力電圧に対して負荷がそれぞれ求める立ち上がり特性及び立ち下がり特性を実現することができる。
１，２１〜２３ 定電圧回路
２ 基準電圧発生回路
３ 出力電流制限回路
４ シンク電流生成回路
５ 電流設定回路
１１ 設定電流記憶回路
１２，２４ 制御回路
２０ 定電圧電源回路
Ｍ１ 出力電圧制御トランジスタ
ＡＭＰ 誤差増幅回路
Ｒ１，Ｒ２ 出力電圧検出用の抵抗
２ 基準電圧発生回路
３ 出力電流制限回路
４ シンク電流生成回路
５ 電流設定回路
１１ 設定電流記憶回路
１２，２４ 制御回路
２０ 定電圧電源回路
Ｍ１ 出力電圧制御トランジスタ
ＡＭＰ 誤差増幅回路
Ｒ１，Ｒ２ 出力電圧検出用の抵抗
Claims (8)
- 入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する定電圧回路において、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
該出力電流制限回路部に対して出力電流の制限電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変えることを特徴とする定電圧回路。 - 入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する定電圧回路において、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
前記容量に充電された電荷を放電するためのシンク電流を生成するシンク電流生成回路部と、
前記出力電流制限回路部に対して出力電流の制限電流値を設定すると共に、該シンク電流生成回路部に対してシンク電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変え、前記シンク電流生成回路部は、設定されたシンク電流値に応じて前記容量の電荷を放電することにより、前記出力端子からの電圧出力を停止する時に、前記出力端子の電圧が所定の電圧に低下するまでの立ち下がり時間を変えることを特徴とする定電圧回路。 - 前記電流設定回路部は、
前記出力電流制限回路部に設定する制限電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記制限電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から電圧の出力を開始する起動の前に、設定電流記憶回路部に制限電流値を設定し、前記出力電流制限回路部は、該起動時に、前記設定電流記憶回路部に設定された制限電流値による出力電流の制限を行うことを特徴とする請求項１又は２記載の定電圧回路。 - 前記電流設定回路部は、
前記シンク電流生成回路部に設定するシンク電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記シンク電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子からの電圧出力を停止する前に、設定電流記憶回路部にシンク電流値を設定し、前記シンク電流生成回路部は、該停止時に、前記設定電流記憶回路部に設定されたシンク電流値で前記容量の電荷を放電することを特徴とする請求項２記載の定電圧回路。 - 入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する複数の定電圧回路を備え、各定電圧回路からのそれぞれの出力電圧を電源電圧として負荷にそれぞれ供給する定電圧電源回路において、
少なくとも１つの前記定電圧回路は、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
該出力電流制限回路部に対して出力電流の制限電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変えることを特徴とする定電圧電源回路。 - 入力電圧が入力される入力端子から所定の出力端子へ出力される出力電流を制御して、該入力電圧を所定の定電圧に変換して該出力端子から出力する複数の定電圧回路を備え、各定電圧回路からのそれぞれの出力電圧を電源電圧として負荷にそれぞれ供給する定電圧電源回路において、
少なくとも１つの前記定電圧回路は、
前記出力端子に接続された容量と、
前記出力電流の最大値を制限する出力電流制限回路部と、
前記容量に充電された電荷を放電するためのシンク電流を生成するシンク電流生成回路部と、
前記出力電流制限回路部に対して出力電流の制限電流値を設定すると共に、該シンク電流生成回路部に対してシンク電流値を設定する電流設定回路部と、
を備え、
前記出力電流制限回路部は、設定された制限電流値に応じて前記出力電流を制限することにより、前記出力端子から電圧の出力を開始する起動時に、前記容量を充電する充電電流を変え前記出力端子から出力される電圧の立ち上がり時間を変えて、前記出力端子から出力される電圧が所定の定電圧に上昇するまでの立ち上がり時間を変え、前記シンク電流生成回路部は、設定されたシンク電流値に応じて前記容量の電荷を放電することにより、前記出力端子からの電圧出力を停止する時に、前記出力端子の電圧が所定の電圧に低下するまでの立ち下がり時間を変えることを特徴とする定電圧電源回路。 - 前記電流設定回路部は、
前記出力電流制限回路部に設定する制限電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記制限電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から電圧の出力を開始する起動の前に、設定電流記憶回路部に制限電流値を設定し、前記出力電流制限回路部は、該起動時に、前記設定電流記憶回路部に設定された制限電流値による出力電流の制限を行うことを特徴とする請求項５又は６記載の定電圧電源回路。 - 前記電流設定回路部は、
前記シンク電流生成回路部に設定するシンク電流値を記憶する設定電流記憶回路部と、
該設定電流記憶回路部に前記シンク電流値を設定する制御回路部と、
を備え、
前記制御回路部は、前記出力端子からの電圧出力を停止する前に、設定電流記憶回路部にシンク電流値を設定し、前記シンク電流生成回路部は、該停止時に、前記設定電流記憶回路部に設定されたシンク電流値で前記容量の電荷を放電することを特徴とする請求項６記載の定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004082513A JP4383936B2 (ja) | 2004-03-22 | 2004-03-22 | 定電圧回路及び複数の定電圧回路を有する定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004082513A JP4383936B2 (ja) | 2004-03-22 | 2004-03-22 | 定電圧回路及び複数の定電圧回路を有する定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005267528A JP2005267528A (ja) | 2005-09-29 |
| JP4383936B2 true JP4383936B2 (ja) | 2009-12-16 |
Family
ID=35091983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004082513A Expired - Lifetime JP4383936B2 (ja) | 2004-03-22 | 2004-03-22 | 定電圧回路及び複数の定電圧回路を有する定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4383936B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4997122B2 (ja) | 2008-01-15 | 2012-08-08 | 株式会社リコー | 電源供給回路及びその動作制御方法 |
-
2004
- 2004-03-22 JP JP2004082513A patent/JP4383936B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005267528A (ja) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7274180B2 (en) | Constant voltage outputting method and apparatus capable of changing output voltage rise time | |
| US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
| JP5287191B2 (ja) | ヒステリシススイッチングレギュレータ及びその動作制御方法 | |
| KR100961920B1 (ko) | 전압 조정기 | |
| JP3972856B2 (ja) | 電源システム | |
| US8866341B2 (en) | Voltage regulator | |
| JP4895694B2 (ja) | 電源回路 | |
| JP5467845B2 (ja) | ボルテージレギュレータ | |
| US7741818B2 (en) | Voltage regulator including an output unit for converting input voltage into a predetermined voltage and for outputting the converted voltage | |
| US20070145964A1 (en) | DC-DC converter | |
| JP2007329998A (ja) | 過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置 | |
| KR100756615B1 (ko) | 정전압 회로, 정전압 회로를 구비한 반도체 장치 및 정전압회로의 제어 방법 | |
| KR20070045143A (ko) | 스위칭 조정기 및 스위칭 조정기의 출력 전압 전환 방법 | |
| JP2009089578A (ja) | デジタルｐｗｆｍを備える変換回路、その方法、および、付随するコントローラ | |
| JP2007221936A (ja) | 充電制御用半導体集積回路及びその充電制御用半導体集積回路を使用した２次電池の充電装置 | |
| CN101896874A (zh) | 恒压电路 | |
| JP5880202B2 (ja) | Ｄｃ−ｄｃコンバータ用制御回路、ｄｃ−ｄｃコンバータ、及びｄｃ−ｄｃコンバータの制御方法 | |
| CN109412408B (zh) | 一种电荷泵电路及其负载驱动方法 | |
| JP5107790B2 (ja) | レギュレータ | |
| JP4383936B2 (ja) | 定電圧回路及び複数の定電圧回路を有する定電圧電源回路 | |
| JP5068631B2 (ja) | 定電圧回路 | |
| EP4236046A1 (en) | Reference voltage auto-switching mechanism used in regulator for saving more power in low-power mode | |
| JP2014241019A (ja) | 半導体集積回路及び情報処理装置 | |
| JP2022148990A (ja) | シャントレギュレータ | |
| JP2000184612A (ja) | Ｄｃ―ｄｃコンバ―タの制御方法、ｄｃ―ｄｃコンバ―タの制御回路、及び、ｄｃ―ｄｃコンバ―タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4383936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |