JP4369582B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4369582B2 JP4369582B2 JP2000005766A JP2000005766A JP4369582B2 JP 4369582 B2 JP4369582 B2 JP 4369582B2 JP 2000005766 A JP2000005766 A JP 2000005766A JP 2000005766 A JP2000005766 A JP 2000005766A JP 4369582 B2 JP4369582 B2 JP 4369582B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- semiconductor element
- sealing resin
- external lead
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、コンピュータ等の情報処理装置に使用される樹脂封止型の半導体装置に関するものである。
【0002】
【従来の技術】
従来、コンピュータ等の情報処理装置に使用される樹脂封止型の半導体装置は、半導体素子と、半導体素子を搭載するダイパッドと、ダイパッドの周辺から所定間隔で延出する多数の外部リード端子と、半導体素子およびダイパッドならびに外部リード端子のダイパッド近傍部を封止する封止樹脂とから構成されている。そして、この半導体装置は、ダイパッドと多数の外部リード端子とが枠状の連結帯を介して一体的に連結形成されたリードフレームを準備するとともに、このリードフレームのダイパッド上面に半導体素子を搭載固定し、次に半導体素子の各電極と外部リード端子のダイパッド近傍部とをボンディングワイヤを介して電気的に接続するとともに半導体素子およびダイパッドならびに外部リード端子のダイパッド近傍部を封止樹脂により封止することによって製作されている。
【0003】
なお、リードフレームは、銅や鉄を主成分とする金属から成り、銅や鉄を主成分とする金属の薄板に従来周知の打ち抜き加工やエッチング加工等の金属加工を施すことによって製作される。
【0004】
また、かかる従来の半導体装置は、半導体素子およびダイパッドならびに外部リード端子のダイパッド近傍部を封止樹脂で封止した後、外部リード端子を枠状の連結帯より切断分離させ、各々の外部リード端子を電気的に独立させるとともに各外部リード端子の外側端部を外部電気回路基板の配線導体に半田を介して接続させることにより内部に収容する半導体素子の各電極が外部リード端子を介して外部電気回路に接続されることとなる。
【0005】
しかしながら、近時、半導体素子は高密度化・高集積化が急激に進み、その電極数が大幅に増大してきており、これに伴って半導体素子の各電極を外部電気回路に接続する外部リード端子もその線幅が例えば0.3 mm以下と細く、かつ隣接する外部リード端子の間隔も0.3 mm以下と極めて狭いものとなってきた。そのためこの従来の半導体装置においては、例えば外部リード端子を外部電気回路に接続する際等に外部リード端子に外力が印加されるとその外力によって外部リード端子が容易に変形し、隣接する外部リード端子が接触して短絡を発生させたり、外部リード端子を所定の外部電気回路に正確かつ強固に接続することができないという問題点を有していた。また、ひとつの半導体装置内に複数個の半導体素子を収容し、それにより半導体素子の外部電気回路基板に対する実装密度を高いものとするとともに半導体素子間の信号の授受の高速化を図る要求もあった。
【0006】
そこで、上記問題点を解消するとともに上記要求を満足させるために、図9に断面図で示すように、酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面中央部に半導体素子23aが搭載される半導体素子搭載部21aを、下面中央部に半導体素子23bが収容される凹部21bを有するとともに、これらの半導体素子搭載部21a周辺および凹部21b内から上面外周部にかけて扇状に広がって導出するタングステンやモリブデン等の金属粉末メタライズから成る複数の配線導体24を有する略四角平板状の絶縁基体21と、この絶縁基体21の半導体素子搭載部21aに搭載され、その電極が配線導体24の内端部にボンディングワイヤ25aを介して電気的に接続された半導体素子23aと、凹部21b内に収容され、その電極が配線導体24にボンディングワイヤ25bを介して電気的に接続された半導体素子23bと、一端部が配線導体24の絶縁基体21の上面の外周部に導出した部位に接合されるとともに他端部が絶縁基体21の側面から外側に突出する複数個の外部リード端子22と、絶縁基体21および半導体素子23a・23bならびに外部リード端子22の一端部を封止するエポキシ樹脂等の熱硬化性樹脂から成る封止樹脂26とから成る半導体装置が提案されている。かかる半導体装置によれば、外部リード端子22が扇状に広がった配線導体24の外端部に取着されていることから、外部リード端子22の線幅および隣接間隔を広いものとして外部リード端子22の変形を有効に防止しつつ隣接する外部リード端子22間の電気的絶縁を維持することが可能となる。また、同一の半導体装置内に2個の半導体素子23a・23bが近接して収容されていることから、半導体素子23a・23bの外部電気回路基板に対する実装密度が高いものとなるとともに、半導体素子23aと23bとの間の信号の授受を短い距離で高速に行うことが可能となる。
【0007】
かかる半導体装置を製造するには、まず絶縁基体21の下面に形成された凹部21b内に半導体素子23bを収容するとともに、この半導体素子23bの各電極と配線導体24とをボンディングワイヤ25bを介して電気的に接続し、次に絶縁基体21の上面側に形成された半導体素子搭載部21aに半導体素子23aを搭載するとともに、この半導体素子23aの各電極と配線導体24とをボンディングワイヤ25aを介して電気的に接続し、しかる後、これを図10に断面図で示すように、下面側に封止樹脂26の上半分の表面形状に対応した形状のキャビティー51aを有する上金型51と、上面側に封止樹脂26の下半分の表面形状に対応した形状のキャビティー52aを有する下金型52とから成るモールド金型50内に、絶縁基体21および半導体素子23a・23bならびに外部リード端子22の一端部がモールド金型50のキャビティー51a・52a内に位置するようにして外部リード端子22を上金型51と下金型52との間に挟持させることによってセットし、次に図11に断面図で示すように、このモールド金型50のキャビティー51a・52a内に封止樹脂26を液状で注入して熱硬化させることによって、絶縁基体21および半導体素子23a・23bならびに外部リード端子22の一端部を熱硬化した封止樹脂26により封止する方法が採用されている。
【0008】
なお、モールド金型50のキャビティー51a・52a内に封止樹脂26を液状で注入するには、モールド金型50の上金型51と下金型52との間に、樹脂を注入するための樹脂注入路53および空気を排出するための空気排出路54を設けておき、この樹脂注入路53を介してモールド金型50内に液状の封止樹脂26を注入する方法が採用される。
【0009】
また、この半導体装置において、絶縁基体21の下面側に搭載された半導体素子23bが凹部21b内に収容されているのは、絶縁基体21上面の半導体素子搭載部21aに半導体素子23aを搭載する際に、半導体素子23bおよびボンディングワイヤ25bが外部の部材等に接触して損傷することを防止するためである。
【0010】
【発明が解決しようとする課題】
しかしながら、図9に示すような従来の半導体装置では、絶縁基体21の下面に形成された凹部21bの側面が凹部21bの底面に対して略垂直に切立っており、このため凹部21bの底面と側面との間の角部に応力が集中しやすい構造となっている。したがって、半導体素子23a・23bが作動時に発生する熱等が絶縁基体21および封止樹脂26に繰り返し印加されると、両者の熱膨張係数の相違に起因して発生する応力が絶縁基体21の凹部21bの側面と底面との間の角部に集中して作用し、この角部を起点にして絶縁基体21にクラックを発生させてしまい、その結果、絶縁基体21に被着させた配線導体24がクラックの進行に伴って断線して半導体素子23a・23bを正常に作動させることができなくなってしまうという問題点を有していた。
【0011】
また、この半導体装置においては、半導体装置を製造する際に、半導体素子23a・23bおよび外部リード端子22が接合された絶縁基体21をモールド金型50内にセットした後、モールド金型50内に封止樹脂26を液状で注入すると、凹部21bの側面が絶縁基体21の下面から凹部21b底面まで略垂直に切立っていることから凹部21bの側面と凹部21bの底面との間の角部に液状の封止樹脂26が良好に回り込めずに、この部位における封止樹脂26内に空気が巻き込まれて大きなボイドが形成され、このようなボイドが発生すると、半導体素子23a・23bが作動時に発生する熱等により、ボイド内に閉じ込められた空気等が熱膨張して封止樹脂26に剥離や破裂を発生させてしまい、その結果、封止樹脂26による気密封止が不完全となって凹部21b内に収容する半導体素子23bを長期間にわたり正常に作動させることができなくなってしまうという問題点を有していた。
【0012】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、絶縁基体にクラックが発生したり、あるいは封止樹脂に剥離や破裂が発生することがなく、それにより内部に封止される半導体素子を長期間にわたり、正常かつ安定に作動させることが可能な半導体装置およびその製造方法を提供することにある。
【0013】
【課題を解決するための手段】
本発明の半導体装置は、下面に半導体素子を収容するための凹部を有するとともに、凹部の内側から上面の外周部にかけて複数の配線導体が配設されて成る略四角平板状の絶縁基体と、凹部の底面に搭載された半導体素子と、一端部が配線導体の絶縁基体の上面の外周部に導出した部位に接合され、他端部が絶縁基体の外周側面から外側に突出した複数の外部リード端子と、絶縁基体および半導体素子ならびに外部リード端子の一端部を封止する封止樹脂とから成る半導体装置であって、凹部は、その凹部の側面を傾斜面または階段状面とし、絶縁基体は、その絶縁基体の外周側面と下面との間の角部に面取り部が形成されていることを特徴とするものである。
【0014】
また、本発明の半導体装置の製造方法は、下面に半導体素子を収容するための凹部を有するとともに、凹部の内側から上面の外周部にかけて複数の配線導体が配設されて成る略四角平板状の絶縁基体と、凹部の底面に搭載された半導体素子と、一端部が配線導体の絶縁基体の上面の外周部に導出した部位に接合され、他端部が絶縁基体の外周側面から外側に突出した複数の外部リード端子とを、絶縁基体の上面側および下面側にキャビティーを有するモールド金型内にセットするとともに、モールド金型内に液状樹脂を注入して硬化させることによって、絶縁基体および半導体素子ならびに外部リード端子の一端部を封止樹脂により封止する半導体装置の製造方法であって、絶縁基体の凹部の側面を傾斜面または階段状面とし、絶縁基体の外周側面と下面との間の角部に面取り部を形成しておくことを特徴とするものである。
【0015】
本発明の半導体装置によれば、凹部の側面が傾斜面または階段状面であることから、絶縁基体の凹部側面と底面との間の角部に印加される応力を凹部側面で良好に分散緩和させることができる。また、絶縁基体の外周側面と下面との間の角部に面取り部が形成されていることから、この角部に接する封止樹脂に絶縁基体と封止樹脂との熱膨張係数の相違に起因して印加される応力を良好に分散緩和することができるとともに、この角部と封止樹脂の側面との間の厚みを厚いものとして、封止樹脂にクラックが発生するのを有効に防止することができる。
【0016】
また、本発明の半導体装置の製造方法によれば、絶縁基体の凹部の側面を傾斜面または階段状面としておくことによって、この絶縁基体をモールド金型内にセットした後、モールド金型内に液状の封止樹脂を注入すると、液状の封止樹脂が凹部の側面に沿って良好に流れ、その結果、凹部内が封止樹脂により良好に充填され、封止樹脂内に大きなボイドが形成されることを有効に防止することができる。また、絶縁基体の外周側面と下面との間の角部に面取り部を形成しておくことにより、絶縁基体がセットされたモールド金型内に液状の封止樹脂を注入した際に、絶縁基体と下金型のキャビティー側面との間隔が広いものとなって絶縁基体下面と下金型との間に液状の封止樹脂を良好に注入することができる。
【0017】
【発明の実施の形態】
次に、本発明を添付の図面を基に詳細に説明する。
【0018】
図1は、本発明の半導体装置の実施形態の一例を示す断面図であり、1は絶縁基体、2は外部リード端子、3a・3bは半導体素子、6は封止樹脂である。また、図2は図1に示す半導体装置の封止樹脂6を除いた上面図である。
【0019】
絶縁基体1は、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の電気絶縁材料から成る略四角平板であり、その上面中央部に半導体素子3aが搭載される半導体素子搭載部1aを有しており、その下面中央部に半導体素子3bが収容される凹部1bを有している。そして、半導体素子搭載部1aには半導体素子3aが、凹部1bの底面には半導体素子1bが、ろう材・ガラス・樹脂等の接着剤を介してそれぞれ接着固定されている。
【0020】
また、絶縁基体1は、半導体素子搭載部1a周辺および凹部1bの内側から外周部にかけて扇状に広がる多数のタングステン・モリブデン・銅・銀等の金属粉末メタライズから成る配線導体4が被着形成されている。この配線導体4は、半導体素子3a・3bの各電極を外部リード端子2に電気的に接続するための導電路として機能し、その内端部には半導体素子3a・3bの各電極がボンディングワイヤ5a・5bを介してそれぞれ電気的に接続されており、外端部には外部リード端子2の一端部が接合されている。そして、配線導体4は、内端部から外端部にかけて扇状に広がっており、外端部における線幅および隣接間隔が広いものとなっており、これにより、外端部に接合される外部リード端子2の線幅および隣接間隔を広いものとすることができる。
【0021】
配線導体4に接合された外部リード端子2は、半導体素子3a・3bを外部電気回路に接続するための端子であり、外部リード端子2を外部電気回路基板の配線導体に接続することによって半導体素子3a・3bが配線導体4および外部リード端子2を介して外部電気回路に電気的に接続されることとなる。そして、外部リード端子2は、その線幅および隣接間隔が例えば0.3mmを超える広いものとなっており、そのため外部リード端子2に外力が印加されたとしてもこの外部リード端子2に大きな変形を発生させることはなく、隣接する外部リード端子2間の電気的絶縁を維持しつつ外部リード端子2を所定の外部電気回路に正確かつ確実に電気的に接続することができる。
【0022】
また、絶縁基体1および半導体素子3a・3bならびに外部リード端子2の配線導体4に接合された一端部は、エポキシ樹脂等の封止樹脂6により封止されており、これにより半導体素子3a・3bが気密に封止され、外部環境から保護されている。そして、この例においては、絶縁基体1の凹部1bの側面が傾斜面となっている。これにより、絶縁基体1と封止樹脂6との熱膨張係数の相違に起因して発生する熱応力が絶縁基体1の凹部1bの内面側に繰り返し印加されたとしても、その応力は傾斜面となっている凹部1bの側面で良好に分散緩和され、その結果、絶縁基体1にクラックが発生することを有効に防止することができ、配線導体4に断線を来すことなく半導体素子3a・3bを常に正常に作動させることが可能となる。
【0023】
なお、凹部1bの側面は、その傾斜角Aが10゜未満であると、凹部1bとして必要な深さを得るために絶縁基体1の大きさを極めて大きなものとする必要があり、そのため半導体装置の小型化が困難なものとなり、他方、80゜を超えると、凹部の側面と底面との間の角部に印加される応力を良好に分散緩和することが困難となってしまう。したがって、凹部1bの側面の傾斜角Aは、10〜80゜の範囲が好ましい。
【0024】
さらに、絶縁基体1の外周側面と下面との間の角部に、例えば幅が0.1mm以上で絶縁基体1の外周側面に対する角度が10〜80゜の面取り部1cを形成しておくことにより、この角部に接する封止樹脂6に絶縁基体1と封止樹脂6との熱膨張係数の相違に起因して印加される応力を良好に分散緩和することができるとともに、この角部と封止樹脂6の側面との間の厚みを厚いものとして、封止樹脂6にクラックが発生するのを有効に防止することができる。したがって、絶縁基体1の外周側面と下面との間の角部には幅が0.1mm以上で絶縁基体1の外周側面に対する角度が10〜80゜の面取り部1cを形成しておく。
【0025】
また、図3に本発明の半導体装置の実施形態の他の例を示す。図3に示す例では、上述の例と同様に、酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面中央部に半導体素子13aが搭載される半導体素子搭載部11aを、下面中央部に半導体素子13bが収容される凹部11bを有するとともに、これらの半導体素子搭載部11a周辺および凹部11bの内側から上面の外周部にかけて扇状に広がって導出するタングステンやモリブデン等の金属粉末メタライズから成る複数の配線導体14を有する略四角平板状の絶縁基体11と、この絶縁基体11の半導体素子搭載部11aに搭載され、その電極が配線導体14の内端部にボンディングワイヤ15aを介して電気的に接続された半導体素子13aと、凹部11b内に収容され、その電極が配線導体14にボンディングワイヤ15bを介して電気的に接続された半導体素子13bと、一端部が配線導体14の絶縁基体11の上面外周部に導出した部位に接合されるとともに他端部が絶縁基体11の外周側面から外側に突出する複数個の外部リード端子12と、絶縁基体11および半導体素子13a・13bならびに外部リード端子12の一端部を封止するエポキシ樹脂等の熱硬化性樹脂から成る封止樹脂16とから構成されている。そして、この例においては絶縁基体11の凹部11bの側面が階段状面となっている。この例の場合には、凹部11bの側面が階段状面となっていることにより、絶縁基体11と封止樹脂16の熱膨張係数の相違に起因して発生する熱応力が絶縁基体11の凹部11bの内面側に繰り返し印加されたとしても、その応力は階段状面となっている凹部11bの側面で良好に分散緩和され、その結果、絶縁基体11にクラックが発生することを有効に防止することができ、配線導体14に断線を来すことなく半導体素子13a・13bを常に正常に作動させることが可能となる。
【0026】
なお、凹部11bの側面は、各段の高さが0.5mmを超えると、この側面で応力を良好に分散緩和することが困難となる傾向にある。従って、凹部11bの各段の高さは、0.5mm以下であるとこが好ましい。また、凹部11bの側面は、その傾斜角Aが10゜未満であると、凹部11bとして必要な深さを得るために絶縁基体11の大きさを極めて大きなものとする必要があり、そのため半導体装置の小型化が困難なものとなり、他方、80゜を超えると、凹部の側面と底面との間の角部に印加される応力を良好に分散緩和することが困難となってしまう。したがって、凹部11bの側面の傾斜角Aは、10〜80゜の範囲が好ましい。
【0027】
さらに、絶縁基体11の外周側面と下面との間の角部に、例えば幅が0.1mm以上で絶縁基体11の外周側面に対する角度が10〜80゜の面取り部11cを形成しておくことにより、この角部に接する封止樹脂16に絶縁基体11と封止樹脂16との熱膨張係数の相違に起因して印加される応力を良好に分散緩和することができるとともに、この角部と封止樹脂16の側面との間の厚みを厚いものとして、封止樹脂16にクラックが発生するのを有効に防止することができる。したがって、絶縁基体11の外周側面と下面との間の角部には幅が0.1mm以上で絶縁基体11の外周側面に対する角度が10〜80゜の面取り部11cを形成しておく。
【0028】
次に、本発明の半導体装置の製造方法を上述の図1に示す半導体装置を製造する場合を例にとって説明する。
【0029】
先ず、図4に断面図で示すように、絶縁基体1と外部リード端子2と半導体素子3a・3bとを準備する。
【0030】
絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当なバインダ・溶剤を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法やカレンダーロール法等のシート成形技術を採用してシート状となすことによって絶縁基体1用の複数枚のセラミックグリーンシートを得、しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに、配線導体4用の金属ペーストを従来周知のスクリーン印刷法等の厚膜手法を採用して所定のパターンに印刷塗布し、次にこれらのセラミックグリーンシートを上下に積層するとともに所定の形状に切断して側面が傾斜面となった凹部を下面に有する生セラミック成形体を得、最後にこの生セラミック成形体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。なお、配線導体4用の金属ペーストは、例えば配線導体がタングステンメタライズから成る場合であれば、タングステン粉末に適当なバインダ・溶剤を添加混合してペースト状とすることによって得られる。また、通常であれば、配線導体4の露出表面には、ニッケルや金等の耐蝕性に優れ、かつワイヤーボンディング性やろう材との濡れ性に優れる金属を電解めっき法や無電解めっき法により1〜20μmの厚みに鍍着させておく。
【0031】
他方、外部リード端子2は銅を主成分とする銅系合金や鉄を主成分とする鉄系合金等の金属から成る薄板に適当な打ち抜き加工やエッチング加工を施すことによって所定の形状に製作される。なお、このような外部リード端子2は、各外部リード端子2を所定の間隔で保持するためにその外端部を各リード端子2と一体的に形成された枠状の連結帯で連結させておくことが好ましい。このような連結帯は、外部リード端子2を外部電気回路基板に接続する前に外部リード端子2から切断除去すればよい。
【0032】
また、半導体素子3a・3bは常法によって製作される。
【0033】
次に、図5に断面図で示すように、配線導体4の絶縁基体1の上面の外周部に導出した部位に外部リード端子2の一端部を銀−銅合金や金−錫合金・金−ゲルマニウム合金・銀−錫合金・鉛−錫合金・金−錫−鉛−銀合金・金−錫−鉛−パラジウム合金等のろう材を介して接合するとともに、半導体素子搭載部1aに半導体素子3aを、凹部1bの底面に半導体素子3bを、金−シリコン合金等のろう材やエポキシ樹脂等の樹脂から成る接着剤を介して接着固定し、この半導体素子3a・3bの各電極をボンディングワイヤ5a・5bを介して配線導体4に接続する。
【0034】
そして最後に、図6に断面図で示すように、半導体素子3a・3bおよび外部リード端子2が接合された絶縁基体1を、下面側に封止樹脂6の上半分の表面形状に対応した形状のキャビティー31aを有する上金型31と上面側に封止樹脂6の下半分の表面形状に対応した形状のキャビティー32aを有する下金型32とから成るモールド金型30内にセットし、図7に断面図で示すように、このモールド金型30内にエポキシ樹脂等の封止樹脂6を樹脂注入路33を介して液状で注入して熱硬化させることによって、図1に示すように、絶縁基体1および半導体素子3a・3bならびに外部リード端子2の一端部が封止樹脂6によって封止された半導体装置が完成する。そしてこのとき、この例では絶縁基体1の凹部1bの側面が例えば10゜〜80゜の傾斜面となっていることが重要である。この例においては、絶縁基体1の凹部1bの側面が例えば10〜80゜の傾斜面となっていることから、モールド金型30内に絶縁基体1をセットするとともに液状の封止樹脂6を注入すると、液状の封止樹脂6は傾斜面となった凹部1bの側面に沿って良好に流れて凹部1bの内部が封止樹脂6により隙間なく充填され、その結果、封止樹脂6の内部に大きなボイドが形成されるようなことはない。したがって、この例の製造方法によれば、ボイド内に封入された空気等が熱膨張して封止樹脂6に剥離や破裂が発生することのない気密信頼性に優れた半導体装置を提供することができる。なお、凹部1bの側面の傾斜角Aが10゜未満の場合、凹部1bとして必要な深さを得るために絶縁基体1の大きさを極めて大きなものとする必要があり、そのため半導体装置の小型化が困難なものとなり、他方、80゜を超えると、モールド金型30内に絶縁基体1をセットするとともに液状の封止樹脂6を注入した際に、液状の樹脂6が凹部1bの側面に沿って良好に流れずに凹部1bの内部を封止樹脂6で隙間なく充填することが困難となる傾向にある。したがって、凹部1bの側面の傾斜角Aは10〜80゜の範囲が好ましい。さらに、絶縁基体1の外周側面と下面との間の角部に、幅が0.1mm以下で、絶縁基体1の外周側面との角度が10〜80゜の面取り部1cを形成しておくことにより、絶縁基体1がセットされたモールド金型30内に液状の封止樹脂6を注入した際に、絶縁基体1と下金型32のキャビティー32a側面との間隔が広いものとなって絶縁基体1下面と下金型32との間に液状の封止樹脂6を良好に注入することができる。したがって、絶縁基体1の外周側面と下面との間の角部には、幅が0.1mm以下で、絶縁基体1の外周側面との角度が10〜80゜の面取り部1cを形成しておく。
【0035】
また、図3に示す実施形態例を製造する場合には、図8に断面図で示すように、半導体素子13a・13bおよび外部リード端子12が接合された絶縁基体11を、下面側に封止樹脂16の上半分の表面形状に対応した形状のキャビティー41aを有する上金型41と上面側に封止樹脂16の下半分の表面形状に対応した形状のキャビティー42aを有する下金型42とから成るモールド金型40内にセットした後、このモールド金型40内にエポキシ樹脂等の封止樹脂16を樹脂注入路43を介して液状で注入して熱硬化させることによって、図3に示すように、絶縁基体11および半導体素子13a・13bならびに外部リード端子12の一端部が封止樹脂16によって封止された半導体装置が完成する。この場合、絶縁基体11の凹部11bの側面が例えば傾斜角Aが10〜80゜の階段状面となっていることから、モールド金型40内に絶縁基体11をセットするとともに液状の封止樹脂16を注入すると、液状の封止樹脂16は階段状面となった凹部11bの側面に沿って良好に流れて凹部11b内が封止樹脂16により隙間なく充填され、その結果、封止樹脂16の内部に大きなボイドが形成されるようなことはない。なお、凹部11bの側面の傾斜角Aが10゜未満の場合、凹部11bとして必要な深さを得るために絶縁基体11の大きさを極めて大きなものとする必要があり、そのため半導体装置の小型化が困難なものとなり、他方、80゜を超えると、モールド金型40内に絶縁基体11をセットするとともに液状の封止樹脂16を注入した際に、液状の樹脂16が凹部11bの側面に沿って良好に流れずに凹部11b内を封止樹脂16で隙間なく充填することが困難となる傾向にある。したがって、凹部11bの側面の傾斜角Aは10〜80゜の範囲が好ましい。
【0036】
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態例では絶縁基体1・11は酸化アルミニウム質焼結体等のセラミックスから形成されていたが、絶縁基体1・11は、セラミックス以外の材料、例えば熱硬化性ポリイミド樹脂やBTレジン(Bismaleimide Triazine Resin)・ガラスエポキシ樹脂基板・ガラス板等から形成されていても良い。また、上述の実施形態例では、配線導体4・14はタングステンメタライズ等の金属粉末メタライズから形成されていたが、配線導体4・14は、銅やアルミニウム・金等の金属薄膜から形成されていてもよい。さらに、絶縁基体1・11の上面や内部に配線導体4・14に接続された容量素子や抵抗素子等を配設してもよい。またさらに、上述の実施形態例では半導体素子3a・3b・13a・13bは各電極がボンディングワイヤ5a・5b・15a・15bを介して配線導体4・14に接続されていたが、半導体素子3a・3b・13a・13bの各電極はフリップチップ接続により配線導体4・14に接続されていてもよい。
【0037】
【発明の効果】
本発明の半導体装置によれば、凹部の側面が傾斜面または階段状面であることから、絶縁基体の凹部の側面と底面との間の角部に印加される応力を凹部の側面で良好に分散緩和させることができ、その結果、絶縁基体にクラックが発生することがなく、配線導体に断線を来すことなく半導体素子を常に正常に作動させることが可能な半導体装置を提供することができる。また、絶縁基体の外周側面と下面との間の角部に面取り部が形成されていることから、この角部に接する封止樹脂に絶縁基体と封止樹脂との熱膨張係数の相違に起因して印加される応力を良好に分散緩和することができるとともに、この角部と封止樹脂の側面との間の厚みを厚いものとして、封止樹脂にクラックが発生するのを有効に防止することができる。
【0038】
また、本発明の半導体装置の製造方法によれば、絶縁基体の凹部の側面を傾斜面または階段状面としておくことによって、この絶縁基体をモールド金型内にセットした後、モールド金型内に液状の封止樹脂を注入すると、液状の封止樹脂が凹部の側面に沿って良好に流れ、その結果、凹部内が封止樹脂により良好に充填され、封止樹脂内に大きなボイドが形成されることを有効に防止することができ、その結果、ボイド内に封入された空気等が熱膨張して封止樹脂に剥離や破裂が発生することがなく、内部に収容する半導体素子を長期間にわたり正常かつ安定に作動させることが可能な気密信頼性に優れた半導体装置を提供することができる。また、絶縁基体の外周側面と下面との間の角部に面取り部を形成しておくことにより、絶縁基体がセットされたモールド金型内に液状の封止樹脂を注入した際に、絶縁基体と下金型のキャビティー側面との間隔が広いものとなって絶縁基体下面と下金型との間に液状の封止樹脂を良好に注入することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の実施の形態の一例を示す断面図である。
【図2】図1に示す半導体装置の封止樹脂6を除いた上面図である。
【図3】本発明の半導体装置の実施の形態の他の例を示す断面図である。
【図4】本発明の半導体装置の製造方法を説明するための断面図である。
【図5】本発明の半導体装置の製造方法を説明するための断面図である。
【図6】本発明の半導体装置の製造方法を説明するための断面図である。
【図7】本発明の半導体装置の製造方法を説明するための断面図である。
【図8】図3に示す半導体装置の製造方法を説明するための断面図である。
【図9】従来の半導体装置を示す断面図である。
【図10】図9に示す半導体装置の製造方法を説明するための断面図である。
【図11】図9に示す半導体装置の製造方法を説明するための断面図である。
【符号の説明】
1、11・・・・・・・・・・絶縁基体
1a、11a・・・・・・・・半導体素子搭載部
1b、11b・・・・・・・・凹部
2、12・・・・・・・・・・外部リード端子
3a、3b、13a、13b・・半導体素子
4、14・・・・・・・・・・配線導体
6、16・・・・・・・・・・封止樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resin-sealed semiconductor device used in an information processing apparatus such as a computer.
[0002]
[Prior art]
Conventionally, a resin-encapsulated semiconductor device used in an information processing apparatus such as a computer includes a semiconductor element, a die pad on which the semiconductor element is mounted, a large number of external lead terminals extending from the periphery of the die pad at predetermined intervals, A semiconductor element, a die pad, and a sealing resin for sealing a portion near the die pad of the external lead terminal are configured. This semiconductor device prepares a lead frame in which a die pad and a large number of external lead terminals are integrally connected via a frame-shaped connecting band, and a semiconductor element is mounted and fixed on the upper surface of the die pad of the lead frame. Next, each electrode of the semiconductor element and the vicinity of the die pad of the external lead terminal are electrically connected through a bonding wire, and the semiconductor element, the die pad and the vicinity of the die pad of the external lead terminal are sealed with a sealing resin. It is produced by.
[0003]
The lead frame is made of a metal mainly composed of copper or iron, and is manufactured by subjecting a thin metal plate mainly composed of copper or iron to metal processing such as a conventionally known punching process or etching process.
[0004]
In addition, such a conventional semiconductor device has a semiconductor element, a die pad, and a portion near the die pad of the external lead terminal sealed with a sealing resin, and then the external lead terminal is cut and separated from the frame-shaped connecting band. Are electrically independent, and the outer end of each external lead terminal is connected to the wiring conductor of the external electric circuit board via solder so that each electrode of the semiconductor element accommodated therein can be electrically connected via the external lead terminal. It will be connected to the circuit.
[0005]
However, recently, the density and integration of semiconductor devices have been rapidly increasing, and the number of electrodes has increased significantly. With this, external lead terminals that connect each electrode of the semiconductor device to an external electric circuit However, the line width has become as narrow as 0.3 mm or less, and the interval between adjacent external lead terminals has become extremely narrow as 0.3 mm or less. Therefore, in this conventional semiconductor device, when an external force is applied to the external lead terminal, for example, when the external lead terminal is connected to an external electric circuit, the external lead terminal is easily deformed by the external force, and the adjacent external lead terminal Contacted to cause a short circuit, and the external lead terminal cannot be connected to a predetermined external electric circuit accurately and firmly. There is also a demand for housing a plurality of semiconductor elements in a single semiconductor device, thereby increasing the mounting density of the semiconductor elements on an external electric circuit board and increasing the speed of signal exchange between the semiconductor elements. It was.
[0006]
Therefore, in order to solve the above problems and satisfy the above requirements, as shown in a cross-sectional view in FIG. 9, it is made of an electrically insulating material such as an aluminum oxide sintered body, and a
[0007]
In order to manufacture such a semiconductor device, first, the
[0008]
In order to inject the
[0009]
In this semiconductor device, the
[0010]
[Problems to be solved by the invention]
However, in the conventional semiconductor device as shown in FIG. 9, the side surface of the
[0011]
In this semiconductor device, when the semiconductor device is manufactured, the
[0012]
The present invention has been devised in view of such conventional problems, and the object thereof is to prevent the occurrence of cracks in the insulating substrate or the separation or rupture of the sealing resin. It is an object of the present invention to provide a semiconductor device capable of operating a semiconductor element sealed in a normal and stable manner for a long period of time and a method for manufacturing the same.
[0013]
[Means for Solving the Problems]
The semiconductor device of the present invention isunderIt has a recess to accommodate the semiconductor element on the surface, and from the inside of the recessUpA substantially rectangular flat plate-like insulating base having a plurality of wiring conductors disposed on the outer periphery of the surface, a semiconductor element mounted on the bottom surface of the recess, and one end portion of the wiring conductor.On an insulating substrateIt is joined to the part led out to the outer periphery of the surface, and the other end isPerimeterA semiconductor device comprising a plurality of external lead terminals protruding outward from a side surface, an insulating base, a semiconductor element, and a sealing resin for sealing one end of the external lead terminal,RecessedThe side is inclined or stepped, and the insulating baseOf insulating substrateA chamfered portion is formed at a corner between the outer peripheral side surface and the lower surface.
[0014]
In addition, a method for manufacturing a semiconductor device of the present invention includes:underIt has a recess to accommodate the semiconductor element on the surface, and from the inside of the recessUpA substantially rectangular flat plate-like insulating base having a plurality of wiring conductors disposed on the outer periphery of the surface, a semiconductor element mounted on the bottom surface of the recess, and one end portion of the wiring conductor.On an insulating substrateIt is joined to the part led out to the outer periphery of the surface, and the other end isPerimeterA plurality of external lead terminals protruding outward from the side surfaceTop side and bottomThe resin is set in a mold mold having a cavity on the surface side, and a liquid resin is injected into the mold mold and cured to seal one end of the insulating substrate, the semiconductor element, and the external lead terminal with a sealing resin. A method of manufacturing a semiconductor device, wherein a side surface of a concave portion of an insulating base is an inclined surface or a stepped surface, and a chamfer is formed at a corner between the outer peripheral side surface and the lower surface of the insulating base. It is what.
[0015]
According to the semiconductor device of the present invention, since the side surface of the recess is an inclined surface or a stepped surface, the stress applied to the corner between the recess side surface and the bottom surface of the insulating base is favorably distributed and relaxed on the side surface of the recess. Can be made.In addition, since the chamfered portion is formed at the corner between the outer peripheral side surface and the lower surface of the insulating base, the sealing resin in contact with the corner is caused by the difference in thermal expansion coefficient between the insulating base and the sealing resin. The applied stress can be satisfactorily dispersed and relaxed, and the thickness between the corner and the side surface of the sealing resin is increased to effectively prevent cracking in the sealing resin. be able to.
[0016]
In addition, according to the method for manufacturing a semiconductor device of the present invention, by setting the side surface of the concave portion of the insulating base as an inclined surface or a stepped surface, When the liquid sealing resin is injected, the liquid sealing resin flows well along the side surface of the recess, and as a result, the recess is well filled with the sealing resin, and a large void is formed in the sealing resin. Can be effectively prevented.Further, by forming a chamfered portion at the corner between the outer peripheral side surface and the lower surface of the insulating substrate, when the liquid sealing resin is injected into the mold mold in which the insulating substrate is set, the insulating substrate The space between the cavity and the side of the cavity of the lower mold becomes wide, and the liquid sealing resin can be injected well between the lower surface of the insulating base and the lower mold.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described in detail with reference to the accompanying drawings.
[0018]
FIG. 1 is a cross-sectional view showing an example of an embodiment of a semiconductor device of the present invention, wherein 1 is an insulating substrate, 2 is an external lead terminal, 3a and 3b are semiconductor elements, and 6 is a sealing resin. FIG. 2 is a top view of the semiconductor device shown in FIG.
[0019]
The insulating
[0020]
The insulating
[0021]
The
[0022]
Also, one end portion of the insulating
[0023]
If the inclination angle A of the side surface of the recess 1b is less than 10 °, it is necessary to make the size of the insulating
[0024]
Further, a chamfered
[0025]
FIG. 3 shows another example of the embodiment of the semiconductor device of the present invention. In the example shown in FIG. 3, similarly to the above-described example, a semiconductor
[0026]
If the height of each step exceeds 0.5 mm on the side surface of the recess 11b, it tends to be difficult to satisfactorily distribute and relax the stress on this side surface. Therefore, the height of each step of the recess 11b is preferably 0.5 mm or less. Further, if the inclination angle A of the side surface of the recess 11b is less than 10 °, it is necessary to make the size of the insulating
[0027]
Further, a chamfered portion 11c having a width of 0.1 mm or more and an angle of 10 to 80 ° with respect to the outer peripheral side surface of the insulating
[0028]
Next, a method for manufacturing the semiconductor device of the present invention will be described by taking as an example the case of manufacturing the semiconductor device shown in FIG.
[0029]
First, as shown in a sectional view in FIG. 4, an insulating
[0030]
When the insulating
[0031]
On the other hand, the
[0032]
The
[0033]
Next, as shown in the sectional view of FIG.The part led out to the outer peripheral part of the upper surface of the insulating substrate 1One end of the
[0034]
Finally, as shown in a cross-sectional view in FIG. 6, the insulating
[0035]
When the embodiment shown in FIG. 3 is manufactured, as shown in the sectional view of FIG. 8, the insulating
[0036]
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the insulating
[0037]
【The invention's effect】
According to the semiconductor device of the present invention, since the side surface of the recess is an inclined surface or a stepped surface, the stress applied to the corner between the side surface and the bottom surface of the recess of the insulating base is favorably applied to the side surface of the recess. As a result, it is possible to provide a semiconductor device in which cracks are not generated in the insulating substrate, and the semiconductor element can be normally operated normally without breaking the wiring conductor. .In addition, since the chamfered portion is formed at the corner between the outer peripheral side surface and the lower surface of the insulating base, the sealing resin in contact with the corner is caused by the difference in thermal expansion coefficient between the insulating base and the sealing resin. The applied stress can be satisfactorily dispersed and relaxed, and the thickness between the corner and the side surface of the sealing resin is increased to effectively prevent cracking in the sealing resin. be able to.
[0038]
In addition, according to the method for manufacturing a semiconductor device of the present invention, by setting the side surface of the concave portion of the insulating base as an inclined surface or a stepped surface, When the liquid sealing resin is injected, the liquid sealing resin flows well along the side surface of the recess, and as a result, the recess is well filled with the sealing resin, and a large void is formed in the sealing resin. As a result, air encapsulated in the voids does not thermally expand and the sealing resin does not peel or rupture. Thus, it is possible to provide a semiconductor device with excellent hermetic reliability that can be operated normally and stably.Further, by forming a chamfered portion at the corner between the outer peripheral side surface and the lower surface of the insulating substrate, when the liquid sealing resin is injected into the mold mold in which the insulating substrate is set, the insulating substrate The space between the cavity and the side of the cavity of the lower mold becomes wide, and the liquid sealing resin can be injected well between the lower surface of the insulating base and the lower mold.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of an embodiment of a semiconductor device of the present invention.
FIG. 2 is a top view of the semiconductor device shown in FIG. 1 with the sealing resin 6 removed.
FIG. 3 is a cross-sectional view showing another example of the embodiment of the semiconductor device of the present invention.
FIG. 4 is a cross-sectional view for explaining the method for manufacturing a semiconductor device of the present invention.
FIG. 5 is a cross-sectional view for explaining the method for manufacturing a semiconductor device of the present invention.
FIG. 6 is a cross-sectional view for explaining the method for manufacturing a semiconductor device of the present invention.
FIG. 7 is a cross-sectional view for illustrating the method for manufacturing a semiconductor device of the present invention.
8 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 3. FIG.
FIG. 9 is a cross-sectional view showing a conventional semiconductor device.
10 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 9. FIG.
11 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 9; FIG.
[Explanation of symbols]
1, 11 ... Insulating substrate
1a, 11a ... Semiconductor element mounting part
1b, 11b ......... concave
2, 12 ... External lead terminal
3a, 3b, 13a, 13b..Semiconductor element
4, 14 ... Wiring conductor
6, 16 ... Sealing resin
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000005766A JP4369582B2 (en) | 2000-01-06 | 2000-01-06 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000005766A JP4369582B2 (en) | 2000-01-06 | 2000-01-06 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001196507A JP2001196507A (en) | 2001-07-19 |
JP4369582B2 true JP4369582B2 (en) | 2009-11-25 |
Family
ID=18534389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000005766A Expired - Fee Related JP4369582B2 (en) | 2000-01-06 | 2000-01-06 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4369582B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3576146B2 (en) | 2002-04-05 | 2004-10-13 | 沖電気工業株式会社 | Semiconductor device |
JP2005019815A (en) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board and electronic apparatus |
JP2011097026A (en) * | 2009-09-30 | 2011-05-12 | Sanyo Electric Co Ltd | Element loading substrate, semiconductor module, optical module, and camera module |
CN109473414B (en) * | 2017-09-08 | 2022-11-11 | 万国半导体(开曼)股份有限公司 | Molded smart power module and method of making the same |
-
2000
- 2000-01-06 JP JP2000005766A patent/JP4369582B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001196507A (en) | 2001-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109392245B (en) | Electronic component housing package, multi-piece wiring board, electronic device, and electronic module | |
US5227583A (en) | Ceramic package and method for making same | |
CN107785327B (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP4369582B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2000040774A (en) | Semiconductor device | |
JP2000307200A (en) | Multi-section ceramic wiring board | |
JPH06132425A (en) | Semiconductor device | |
JP2004288660A (en) | Wiring board | |
JP3279849B2 (en) | Semiconductor device | |
JP3359521B2 (en) | Method for manufacturing semiconductor device | |
JP2000340715A (en) | Wiring board for mounting semiconductor element and semiconductor device using the same | |
JP2001185658A (en) | Semiconductor device and manufacturing method therefor | |
JP2002198460A (en) | Batch-process wiring substrate | |
JP2001185675A (en) | Semiconductor device | |
JP2004281470A (en) | Wiring board | |
JPH09293742A (en) | Semiconductor device and manufacture thereof | |
JP2001127245A (en) | Semiconductor device and method of manufacturing the same circuit board and electronic equipment | |
JP4206184B2 (en) | Substrate for mounting electronic parts and multi-chip array substrate | |
JP2004288661A (en) | Wiring board | |
JP2000252308A (en) | Manufacture of semiconductor device | |
JP4089958B2 (en) | Multiple wiring board | |
JP3464143B2 (en) | Electronic component storage package | |
JP2003218489A (en) | Wiring board | |
JP3911477B2 (en) | Multiple wiring board | |
JP2005012166A (en) | Ceramic wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090828 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |