JP4358905B2 - 基板ホルダー、基板ホルダーを用いた成膜方法、ハードディスクの製造方法、成膜装置、プログラム - Google Patents

基板ホルダー、基板ホルダーを用いた成膜方法、ハードディスクの製造方法、成膜装置、プログラム Download PDF

Info

Publication number
JP4358905B2
JP4358905B2 JP2009519729A JP2009519729A JP4358905B2 JP 4358905 B2 JP4358905 B2 JP 4358905B2 JP 2009519729 A JP2009519729 A JP 2009519729A JP 2009519729 A JP2009519729 A JP 2009519729A JP 4358905 B2 JP4358905 B2 JP 4358905B2
Authority
JP
Japan
Prior art keywords
substrate
bias voltage
insulating substrate
support member
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009519729A
Other languages
English (en)
Other versions
JPWO2009081952A1 (ja
Inventor
信也 宝満
宏 鳥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Application granted granted Critical
Publication of JP4358905B2 publication Critical patent/JP4358905B2/ja
Publication of JPWO2009081952A1 publication Critical patent/JPWO2009081952A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/851—Coating a support with a magnetic layer by sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B23/00—Record carriers not specific to the method of recording or reproducing; Accessories, e.g. containers, specially adapted for co-operation with the recording or reproducing apparatus ; Intermediate mediums; Apparatus or processes specially adapted for their manufacture
    • G11B23/02—Containers; Storing means both adapted to cooperate with the recording or reproducing means
    • G11B23/04—Magazines; Cassettes for webs or filaments
    • G11B23/041—Details
    • G11B23/042—Auxiliary features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Magnetic Record Carriers (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明はハードディスクの製造工程等において絶縁性基板の両主面に連続して複数層の薄膜を成膜する際に用いられる基板ホルダーと、該基板ホルダーを用いた成膜方法、ハードディスクの製造方法、成膜装置等に関する。
ハードディスクの製造工程においては、絶縁性基板の両面に同時に、複数層の薄膜を連続して成膜している。より具体的には、金属膜からなる下地層を成膜した後、該下地層にバイアス電圧を印加しながら磁性層を成膜する。このような複数層の薄膜を連続して成膜する工程がバイアス電圧印加成膜工程を含む場合に用いられる成膜装置としては、特許文献１に基板持ち替えチャンバー及び基板持ち替え機構を備えた装置が開示されている。図５に係る装置の主要部分の模式図を示す。
係る装置においては、基板ホルダーは本体２１と複数の基板支持爪２３ａ，２３ｂとを備えており、絶縁性基板２２を両主面が垂直方向に平行になるように保持している。係る基板２２に金属膜からなる下地層を成膜した後、基板ホルダーに保持された基板２２を基板持ち替え機構３１によって保持し、基板支持爪２３ｂを不図示のリリース機構により押し下げることにより、該基板２２を基板支持爪２３ａ，２３ｂから開放する。その後、該基板支持爪２３ａ，２３ｂの位置が下地層付着面になるように基板２２を回転させて再度基板２２を支持することにより、基板２２上の下地層と基板ホルダーの本体２１とが電気導通状態となる。この基板ホルダーをバイアス電圧印加工程を行う成膜チャンバーに移動させ、バイアス電圧供給電極の電極可動部（不図示）を基板ホルダーの本体２１に接触させ、本体２１と基板支持爪２３ａ，２３ｂを介して下地層にバイアス電圧を印加しながら次の成膜を行う。
しかしながら、特許文献１に記載された装置では、下地層成膜後に一旦基板２２を基板ホルダーから基板持ち替え機構３１に受け渡し、基板２２を回転させた後に再度基板ホルダーに再支持させるため、上記受け渡しや再支持の際に基板が落下する恐れがあった。また、基板持ち替え機構３１は複雑な構造であり、該機構を備えた専用真空チャンバーが必要となり、装置全体が大型化するという問題があった。
このような問題を解決した装置として、特許文献２乃至４に、基板ホルダーに本来備えられた基板支持爪とは別にバイアス電圧印加用の爪を用意し、バイアス電圧印加成膜工程でのみ該バイアス電圧印加用の爪を基板に接触させて成膜を行う装置が開示されている。係る装置の基板ホルダーの模式図を図６Ａ、Ｂ，図７Ａ、Ｂにそれぞれ示す。
図６Ａ、Ｂの基板ホルダーは本体４１と複数の基板支持爪４３とを備え、さらに、バイアス電圧印加専用爪４４を備えている。係る装置においては、基板支持爪４３が全て基板４２に接触する構造で、下地層成膜時に不図示の機構によりバイアス電圧印加専用爪４４を押し下げる（図６Ａ）。その後、バイアス電圧印加専用爪４４を押し下げていた機構をリリースしてバイアス電圧印加専用爪４４を下地層に接触させ、バイアス電圧電源４５よりバイアス電圧印加専用爪４４を介して下地層にバイアス電圧を印加しながら成膜を行う（図６Ｂ）。
また、図７Ａ、Ｂの基板ホルダーは本体５１と複数の基板支持爪５３とを備え、さらに、バイアス電圧印加専用爪５４を備えている。係る装置においては、通常、基板支持爪５３のみで基板５２が支持されており、バイアス電圧印加専用爪５４は基板から離脱している（図７Ａ）。この状態で下地層成膜を行い、その後、バイアス電圧印加成膜工程ではバイアス電圧供給バー５６によってバイアス電圧印加専用爪５４を押し上げて下地層に接触させる（図７Ｂ）。この状態で、バイアス電圧電源５５よりバイアス電圧供給バー５６、バイアス電圧印加専用爪５４を介してバイアス電圧を下地層に印加しながら成膜を行う。
特開平７−２４３０３７号公報 特表２００３−５２１７９２号公報 特許第３００２６３２号公報 特許第２９２６７４０号公報
特許文献２乃至４に開示された装置ではバイアス電圧を印加する工程でのみバイアス電圧印加専用爪を基板に接触させるだけであるため、構造が簡易である。
しかしながら、バイアス電圧印加成膜工程では、本来基板を支持している基板支持爪にバイアス電圧印加専用爪が加わるため、爪が基板を覆うことにより成膜されない領域（シャドウエリア）が多いという問題がある。
本発明は、バイアス電圧印加成膜工程とバイアス電圧非印加成膜工程とを含む、複数層の薄膜の連続成膜工程において用いられ、構造が簡易で成膜装置の大型化といった問題を生じず、成膜時シャドウエリアの少ない基板ホルダーを提供することを目的とする。また、本発明は、係る基板ホルダーを用いた成膜装置と成膜方法を提供することを目的とする。
上記の目的を達成する本発明にかかる基板ホルダーは、絶縁性基板を支持するための基板ホルダーであって、
開口部を有する導電性の基板ホルダー本体と、
前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備える第１の支持部材と、
前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有し、
前記第１の支持部材のうち少なくとも１つは前記絶縁性基板にバイアス電圧を印加することが可能なバイアス電圧印加支持部材であり、
前記第２の支持部材の狭持部材により前記絶縁性基板を支持する時には、前記第２の支持部材は、前記バイアス電圧印加支持部材の狭持部材が前記絶縁性基板から離れるように、前記開口部内に向けて突出移動し、
前記バイアス電圧印加支持部材の狭持部材により前記絶縁性基板を支持する時には、前記第２の支持部材は、前記絶縁性基板の前記他の端部が前記第２の支持部材の狭持部材により支持されている位置から前記バイアス電圧印加支持部材の挟持部材により前記絶縁性基板が支持される位置まで退避移動することを特徴とする。
あるいは、上記の目的を達成する本発明にかかる成膜装置は、絶縁性基板の両面に同時に、複数層の薄膜を連続的に成膜する成膜装置であって、
前記絶縁性基板に電圧を印加しないで前記絶縁性基板に導電性膜を成膜する第１の成膜チャンバーと、
前記絶縁性基板に電圧を印加しながら前記絶縁性基板に薄膜を成膜する第２の成膜チャンバーと、
開口部を有する導電性の基板ホルダー本体と、前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備え且つ前記絶縁性基板にバイアス電圧を印加可能なバイアス電圧印可支持部材を含む第１の支持部材と、前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有する基板ホルダーと、
前記第１の成膜チャンバーに設けられ、前記第１の支持部材の前記狭持部材が前記基板から離れるように、前記第２の支持部材の狭持部材により前記基板を支持しながら前記第２の支持部材を移動させ、または、前記絶縁性基板の前記他の端部が前記第２の支持部材の狭持部材により支持されている位置から前記第１の支持部材の挟持部材により前記絶縁性基板が支持される位置まで前記第２の支持部材を移動させるための駆動手段と、
前記第２の成膜チャンバーに設けられ、前記第１の支持部材へ電圧を印加する電圧印加手段と、
前記駆動手段による移動と、前記電圧印加手段による前記電圧の印加と、前記第１の成膜チャンバーの動作と、前記第２の成膜チャンバーの動作と、を制御する制御手段と、を備え、
前記第１の支持部材の前記挟持部材が前記基板から離れた位置で、前記制御手段により制御された前記第１の成膜チャンバーは前記基板の上に導電性膜を成膜し、
前記制御手段は、前記駆動手段を制御して、前記導電性膜が成膜された前記基板を前記第１の支持部材の前記挟持部材により支持される位置まで前記第２の支持部材を下降させ、
前記制御手段は、前記第１の支持部材に前記電圧が印加される様に前記電圧印加手段を制御し、前記電圧を印加しながら前記第２の成膜チャンバーの動作を制御して前記導電性膜が成膜された絶縁性基板に薄膜を成膜することを特徴とする。
あるいは、上記の目的を達成する本発明にかかる成膜方法は、真空処理室内で、基板支持部材により絶縁性基板を支持し、該絶縁性基板の表面に複数層の薄膜を順次成膜する方法のうち、前記複数層の薄膜中、少なくとも一層がバイアススパッタリング法で成膜される成膜方法であって、
開口部を有する導電性の基板ホルダー本体と、前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備え且つ前記絶縁性基板にバイアス電圧を印加可能なバイアス電圧印可支持部材を含む第１の支持部材と、前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有する基板ホルダーに前記絶縁性基板を載置する工程と、
前記基板ホルダーを第１の成膜チャンバー内に搬送する工程と、
前記絶縁性基板を前記第２の支持部材と前記バイアス電圧印可支持部材以外の第１の支持部材とで支持しながら、前記絶縁性基板上に導電性膜である下地層を成膜する工程と、
前記基板ホルダーを第２の成膜チャンバーに搬送する工程と、
前記絶縁性基板を第１の支持部材で支持し、前記バイアス電圧印可支持部材から前記絶縁性基板にバイアス電圧を印可しながら前記絶縁性基板上に薄膜を形成する工程と、
を有することを特徴とする。
あるいは、上記の目的を達成する本発明にかかるプログラムは、真空処理室内で、基板支持部材により絶縁性基板を支持し、該絶縁性基板の表面に複数層の薄膜を順次成膜する方法のうち、前記複数層の薄膜中、少なくとも一層がバイアススパッタリング法で成膜される成膜方法をコンピュータに実行させるプログラムであって、当該成膜方法が、
開口部を有する導電性の基板ホルダー本体と、前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備え且つ前記絶縁性基板にバイアス電圧を印加可能なバイアス電圧印可支持部材を含む第１の支持部材と、前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有する基板ホルダーに前記絶縁性基板を載置する工程と、
前記基板ホルダーを第１の成膜チャンバー内に搬送する工程と、
前記絶縁性基板を前記第２の支持部材と前記バイアス電圧印可支持部材以外の第１の支持部材とで支持しながら、前記絶縁性基板上に導電性膜である下地層を成膜する工程と、
前記基板ホルダーを第２の成膜チャンバーに搬送する工程と、
前記絶縁性基板を第１の支持部材で支持し、前記バイアス電圧印可支持部材から前記絶縁性基板にバイアス電圧を印可しながら前記絶縁性基板上に薄膜を形成する工程と、
を有することを特徴とする。
本発明に拠れば、バイアス電圧印加成膜工程とバイアス電圧非印加成膜工程とを含む、複数層の薄膜の連続成膜工程において用いられ、構造が簡易で成膜装置の大型化といった問題を生じず、成膜時シャドウエリアの少ない基板ホルダー、係る基板ホルダーを用いた成膜装置、及び成膜方法を提供することが可能になる。
本発明においては、構造が簡易で装置の大型化を招く恐れがなく、全体として爪の基板からの離脱着回数が少なく、パーティクルの発生が抑えられ、また、シャドウエリアも従来より低減される。
さらに、常時基板を支持する基板支持爪を本体とは電気的に絶縁することで、バイアス電圧印加成膜時に基板支持部での異常放電発生を低減することができる。
よって、本発明によれば、従来よりもシャドウエリアが低減された成膜を効率良く、且つ歩留まり良く行うことができ、ハードディスク等、複数の薄層を連続成膜してなる部材をより高品質で且つ安価に提供することができる。
添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述を共に本発明の原理を説明するために用いられる。
本発明の第１の基板ホルダーの一実施形態に基板を保持し、バイアス電圧印加成膜に用いる状態を示す図である。 本発明の第１の基板ホルダーの一実施形態に基板を保持し、バイアス電圧非印加成膜に用いる状態を示す図である。 本発明の成膜装置の一実施形態の一部を模式的に示す図である。 本発明の第２の基板ホルダーの一実施形態に基板を保持し、バイアス電圧印加成膜に用いる状態を示す図である。 従来の成膜装置の基板ホルダーと基板持ち替え機構の構成を模式的に示す斜視図である。 従来の成膜装置の基板ホルダーの模式図である。 従来の成膜装置の基板ホルダーの模式図である。 従来の成膜装置の基板ホルダーの模式図である。 従来の成膜装置の基板ホルダーの模式図である。 制御手段１００の機能構成を示すブロック図である。 図３の変形例を示す斜視図である。 上下方向に電極が移動可能な状態で配置されたバイアス電圧印加手段１６と、水平方向に電極が移動可能な状態で配置されたバイアス電圧印加手段１６と、の構成例を示す図である（非接触状態）。 上下方向に電極が移動可能な状態で配置されたバイアス電圧印加手段１６と、水平方向に電極が移動可能な状態で配置されたバイアス電圧印加手段１６と、の構成例を示す図である（接触状態）。 制御手段１００により駆動手段１４が下降し、補助基板支持爪６と基板２とが非接触となり、基板支持爪５と基板支持爪３とで基板２を支持した状態を示す図である。 制御手段１００により駆動手段１４が上昇し、補助基板支持爪６と基板２とが接触し、基板支持爪５が基板と非接触となり、補助基板支持爪６と基板支持爪３とで基板２を支持した状態を示す図である。 図１１Ｂにおいて、駆動手段１４が上昇して、補助基板支持爪６と接触し、これに伴い補助基板支持爪６が上昇し、基板２と接触した状態を示す図である。 補助基板支持爪６が基板と接触し、基板支持爪５が基板２と非接触となった状態を拡大して示した図である。 図１１Ａにおいて、駆動手段１４が下降し、補助基板支持爪６が基板２と非接触となり、基板支持爪５が基板２と接触し、基板支持爪３と基板支持爪５とで基板２を支持した状態を示す図である。 図１３Ａにおける基板支持爪３、基板支持爪５の状態を拡大して示す図である。 バイアス電圧印加手段１６の電極が下降し、本体１と非接触となり、基板２にバイアス電圧が印加されていない状態を示す図である。 制御手段１００により制御されたバイアス電圧印加手段１６の電極が上昇し、本体１と接触し、基板２にバイアスが印加されている状態を示す図である。 バイアス電圧印加手段１６が基板ホルダーの本体１に対して水平方向に配置された場合の斜視図である。 バイアス電圧印加手段１６が基板ホルダーの本体１に対して水平方向に配置された場合の斜視図である。 モータ駆動機構を用いた駆動手段１４と、バイアス電圧印加手段１６が基板ホルダーの本体１に対して水平方向に配置された構成例を示す図である。 駆動手段１４と、バイアス電圧印加手段１６が基板ホルダーの本体１に対して垂直方向に配置された、図３の構成例の斜視図である。
以下、本発明の実施形態について詳細に説明する。ただし、この実施形態に記載されている構成要素はあくまで例示であり、本発明の技術的範囲は、請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
図１，図２は本発明の第１の基板ホルダーの好ましい実施形態に基板を保持した状態を示す図であり、図１はバイアス電圧印加成膜時、図２はバイアス電圧非印加成膜時の状態を示す。図中、１は基板ホルダーの本体、２は絶縁性基板、３，５は基板支持爪、６は補助基板支持爪、７は、例えば、板バネ等により構成される弾性部材である。
本発明の基板ホルダーは、絶縁性基板２を支持する複数の基板支持爪３，３，５，５と導電性の基板ホルダー本体（以下、「本体１」という）とを有しており、さらに、補助基板支持爪６を備えている。本体１は、平板状であり、中央部に絶縁性基板２の外形よりも大きい開口部を備え、基板支持爪３，３，５，５は該開口部において本体１から開口部の内周から開口部内に向けて突出している。本体１は、後述するように外部に設けたバイアス電圧印加手段が接触・非接触可能で、外部よりバイアス電圧印加可能に構成されている。基板支持爪３，３，５，５は、基板ホルダーの本体１に形成された開口部の内周から開口部内に向けて突出して形成されており、絶縁性基板周辺の一端部（基板の外周部）を支持する挟持部材を備えた第１の支持部材として機能する。ここで、第１の支持部材の少なくとも１つは基板にバイアス電圧を印加するためのバイアス電圧印加支持部材として機能する。
複数の基板支持爪３，３，５，５は全て導電性の素材で構成され、本体１に電気的に接続されている。
本発明においては、垂直に立てて配置した本体１の開口部内において、基板支持爪により、基板２が本体１より所定の距離を置いて保持される。即ち、基板支持爪３，３，５，５が基板２の外形端面に接触して、該基板２を本体１の開口部内において垂直に保持する。尚、補助基板支持爪６は、先端を基板２の下方に位置して上下移動可能に配置されている。補助基板支持爪６の下端は、駆動手段１４に接続されており、駆動手段１４の動作により、補助基板支持爪６は上昇（開口部内に向けて突出）、または降下（開口部内から退避）が可能である。制御手段１００は、駆動手段１４と接続しており、バイアス電圧印加成膜プロセス、またはバイアス電圧非印加成膜プロセスに応じて、駆動手段１４を上昇（突出移動）させ、あるいは降下（退避移動）させる上下動動作を制御することが可能である。
本例においては、基板２の上半分の２箇所と、下半分の２箇所にそれぞれ基板支持爪３，３及び５，５を配置している。補助基板支持爪６を基板２に接触させない状態（図１）においては、基板支持爪３，３，５，５の全てによって基板２は支持されている。ここで、駆動手段１４の上昇動作に従い、補助基板支持爪６を上方に突き上げて、補助基板支持爪６を基板２に接触させる。駆動手段１４が、補助基板支持爪６をそのまま押し上げると、図２に示すように基板２が本体１との間隙分だけ上方に押し上げられ、基板２を基板２の下方から支持していた基板支持爪５，５が基板２から離脱して基板２に非接触となる。尚、この時、基板支持爪３，３も基板２によって上方に押し上げられるため、基板支持爪３，３はこれに耐えうる程度の可撓性を有する素材で構成しておくことが好ましい。ここで、補助基板支持爪６は、絶縁性基板の他の端部を支持するための狭持部材を備え、基板ホルダーの本体１に形成された開口部内に向けて突出し、または開口部内から退避するように移動可能な第２の支持部材として機能する。補助基板支持爪６（第２の支持部材）の狭持部材により基板２を支持する時には、バイアス電圧印加支持部材（例えば、基板支持爪５,５）の狭持部材が基板から離れる。バイアス電圧印加支持部材（例えば、基板支持爪５,５）の狭持部材により基板を支持する時には、補助基板支持爪６（第２の支持部材）の狭持部材は基板から離れ、補助基板支持爪６（第２の支持部材）の狭持部材により支持された位置からバイアス電圧印加支持部材（基板支持爪５,５）の挟持部材により支持される位置まで基板は移動する。
基板支持爪３，３，５，５及び補助基板支持爪６の挟持部材は、基板２を良好に保持しうるように、基板２の主面の法線方向断面においてＶ字型やＵ字型などの凹部を有し、該凹部内に基板２の端面を挟み込む形態が好ましい。
本例においては、補助基板支持爪６の下方には、例えば、板バネ等で構成される弾性部材７が取り付けられており、駆動手段１４の上昇動作に従い、補助基板支持爪６を上方に突き上げる際には、弾性部材７が押圧される。よって、駆動手段１４の降下動作によって、補助基板支持爪６を上方に突き上げている力を解除すれば、弾性部材７の復元力によって補助基板支持爪６は自動的に下方に移動して基板２から離脱し、基板２が下方に戻ると同時に基板２に再び基板支持爪５，５が接触し、基板支持爪５，５は、下方に戻った基板２を支持する。
本発明においては、図１，図２に示したように、補助基板支持爪６を上下に移動させて基板２に接触・非接触させることにより、基板支持爪５，５を基板２に非接触・接触させることができる。よって、基板２は、基板支持爪３，３と補助基板支持爪６とに支持された状態と、基板支持爪３，３，５，５に支持された状態の２つの状態をとる。
尚、本発明において基板支持爪の本数は、基板２を安定して保持できれば少ない方が爪によるシャドウエリアが少なくなるため好ましい。図１，図２においては、上方と下方にそれぞれ２本ずつとしたが、基板支持爪３，３については、基板２の鉛直上方に１本としてもかまわない。また、基板支持爪５，５については、どちらか一方のみとしてもかまわない。
次に、図１，図２に例示した基板ホルダーを用いた、本発明の成膜装置の一実施形態を図３に模式的に示す。
本発明の成膜装置は複数の成膜チャンバーと、基板ホルダーに絶縁性基板２を垂直保持して上記複数の成膜チャンバー間を搬送するための搬送手段とを備えている。図３は成膜装置の一部を例示する図である。図中、１１ａ，１１ｂは成膜チャンバーであり、成膜チャンバー１１ａはバイアス電圧非印加成膜に用いられ、成膜チャンバー１１ｂはバイアス電圧印加成膜に用いられる。１３ａ乃至１３ｃはゲートバルブである。
本装置の成膜チャンバー１１ａ，１１ｂはいずれも基板２の両主面に対してスパッタカソードを備えており、基板２の両面から同時成膜することができる。また、基板ホルダーの搬送手段（不図示）は、紙面左右方向に基板ホルダーを搬送可能である。尚、本例においては、成膜チャンバー１１ａと１１ｂとが水平方向にライン状に並んだ状態を示したが、本発明の成膜装置はライン状の成膜装置に限定されるものではない。例えば中央に位置するチャンバーの周囲を複数の成膜チャンバーが取り囲んだ形態であっても良い。
本装置において、バイアス電圧印加成膜を行う成膜チャンバー１１ｂの前段に位置するバイアス電圧非印加成膜を行う成膜チャンバー１１ａは、下方から補助基板支持爪６を突き上げて上昇させ、あるいは補助基板支持爪６を降下させるための駆動手段１４を備えている。駆動手段１４の動作は制御手段１００によって制御される。制御手段１００の制御の下に、駆動手段１４は補助基板支持爪６を突き上げ、基板２に接触させて基板２を補助基板支持爪６に支持させると同時に、基板２から基板支持爪５，５を離脱させることができる。図３の成膜チャンバー１１ａにおいては、駆動手段１４が補助基板支持爪６を突き上げた状態を示しており、制御手段１００の制御の下に駆動手段１４が上昇した状態を解除する（矢印の方向に降下する）ことによって、補助基板支持爪６も下方に移動して基板２から補助基板支持爪６は離脱する。尚、図３においては、バイアス電圧印加成膜を行うチャンバー１１ｂの前段に位置し、駆動手段１４を備えたバイアス電圧非印加成膜を行う成膜チャンバーが一つだけ示されているが、本発明はこれに限定されない。バイアス電圧印加成膜を行う前に複数回のバイアス電圧非印加成膜を行う場合には、バイアス電圧印加成膜を行うチャンバー１１ｂの前段に、駆動手段１４を備えたバイアス電圧非印加成膜を行う成膜チャンバーが複数配置される。
図１１Ａ、Ｂ乃至図１３Ａ、Ｂは、基板ホルダーの本体１の斜視図である。図１１Ａでは、制御手段１００により駆動手段１４が下降し、補助基板支持爪６と基板２とが非接触となり、基板支持爪５と基板支持爪３とで基板２を支持した状態になる。図１１Ｂでは、制御手段１００により駆動手段１４が上昇し、補助基板支持爪６と基板２とが接触し、基板支持爪５が基板と非接触となり、補助基板支持爪６と基板支持爪３とで基板２を支持した状態になる。図１２Ａは、図１１Ｂにおいて、駆動手段１４が上昇して、補助基板支持爪６と接触し、これに伴い補助基板支持爪６が上昇し、基板２と接触した状態を示す図であり、図１２Ｂは、補助基板支持爪６が基板と接触し、基板支持爪５が基板２と非接触となった状態を拡大して示した図である。図１３Ａは、図１１Ａにおいて、駆動手段１４が下降し、補助基板支持爪６が基板２と非接触となり、基板支持爪５が基板２と接触し、基板支持爪３と基板支持爪５とで基板２を支持した状態を示す図であり、図１３Ｂは、図１３Ａにおける基板支持爪３、基板支持爪５の状態を拡大して示す図である。
また、バイアス電圧印加成膜を行う成膜チャンバー１１ｂは、例えば、下方から本体１にバイアス電圧を印加するためのバイアス電圧印加手段１６とバイアス電圧印加手段１６に電圧を供給する電源１５を備えている。バイアス電圧印加手段１６は上昇または降下が可能な電極を有する（以下、「バイアス電圧印加手段１６の電極」を単に「バイアス電圧印加手段１６」ともいう）。バイアス電圧印加手段１６の電極が上昇して本体１に接触すると、基板ホルダーの本体１を介して基板支持爪３，３，５，５の少なくとも１つにバイアス電圧印加手段１６からバイアス電圧が印加される。制御手段１００は、電源１５及びバイアス電圧印加手段１６と接続し、電源１５のＯＮ/ＯＦＦ制御や、バイアス電圧印加手段１６が有する電極の上昇または降下を制御することが可能である。
図３の成膜チャンバー１１ｂにおいては、バイアス電圧印加手段１６の電極を上昇させて本体１に接触させた状態を示している。この状態から、制御手段１００の制御の下にバイアス電圧印加手段１６の電極を矢印の方向に降下させることによって、バイアス電圧印加手段１６の電極は本体１に非接触となり、本体１にバイアス電圧が印加できなくなる。
図１４Ａ、Ｂは、バイアス電圧印加手段１６が基板ホルダーの本体１に対して垂直方向に配置された場合の斜視図である。図１４Ａでは、バイアス電圧印加手段１６の電極が下降し、本体１と非接触となり、基板２にバイアス電圧が印加されていない状態を示す。図１４Ｂでは、制御手段１００により制御されたバイアス電圧印加手段１６の電極が上昇し、本体１と接触し、基板２にバイアスが印加されている状態を示す。
図１７は、駆動手段１４と、バイアス電圧印加手段１６が基板ホルダーの本体１に対して垂直方向に配置された、図３の構成例の斜視図である。成膜チャンバー１１ａにおいて、制御手段１００により駆動手段１４が上昇し、補助基板支持爪６が基板２と接触して、基板２を上昇させると基板支持爪５は基板２と非接触となる。この場合、基板支持爪３と補助基板支持爪６とで基板２が支持される。成膜チャンバー１１ｂにおいて、制御手段１００によりバイアス電圧供給手段１６が上昇し、基板ホルダーの本体１と接触すると、基板２にバイアスが印加される。尚、図１７Ｂでは、駆動手段１４が無いため、補助基板支持爪６は降下して基板２から離れ、補助基板支持爪６は基板２と非接触となり、基板支持爪３と基板支持爪５とで基板２が支持される。
図８は、制御手段１００の機能構成を示すブロック図である。図８において、成膜装置８００（第１の成膜チャンバー１１ａ、第２の成膜チャンバー１１ｂを含む）は、制御手段１００に接続されている。制御手段１００は、第１の成膜チャンバ１１ａ、第２の成膜チャンバー１１ｂからの入力信号を受け取る。制御手段１００は、駆動手段１４、電源１５、バイアス電圧印加手段１６、及び成膜装置８００を構成するチャンバー内で実行されるプロセスを制御するようにプログラムされた制御プログラムを動かし、動作指示を成膜装置８００に出力する。制御手段１００は、図８に示すコンピュータ（情報処理装置）の構成を有する。制御手段１００は、成膜装置８００から入力信号の入力を受け付ける入力部８０２、プログラム及びデータを有するコンピュータ可読の記憶媒体８０３、プロセッサ８０４及び制御信号を含む動作指示を成膜装置８００に出力する出力部８０５を有する。入力部８０２は、成膜装置８００からのデータ入力機能の他に、例えば、ネットワークを介して接続している他の外部装置からの命令の入力を受け付けることが可能である。
即ち、制御手段１００は、基板ホルダーが第１の成膜チャンバー（図３の１１ａ）内にある時には、補助基板支持爪６（第２の支持部材）と絶縁性の基板２とが接触状態となるように駆動手段１４を移動させ、制御手段１００は、バイアス電圧印加支持部材（基板支持爪５）を、絶縁性の基板２と非接触な状態にする。制御手段１００は、バイアス電圧印加支持部材（基板支持爪５）以外の基板支持爪３（第１の支持部材）と補助基板支持爪６（第２の支持部材）とで基板２を支持しながら基板上に導電性膜である下地層のスパッタ成膜を行うように制御する。
また、基板ホルダーが第２の成膜チャンバー（図３の１１ｂ）内にある時には、第２の成膜チャンバー（図３の１１ｂ）内には、補助基板支持爪６（第２の支持部材）を上下動させる駆動手段１４はないため、補助基板支持爪６（第２の支持部材）は基板２と非接触状態となるよう移動し、基板２と非接触状態になる。
制御手段１００は、バイアス印加手段１６の電極を基板ホルダーの本体１と接触状態となるように移動させ、基板支持爪３（第１の支持部材）で導電性の膜がついた絶縁性基板を保持し、バイアス電圧印加支持部材（基板支持爪５）から導電性の膜がついた絶縁性基板にバイアスを印加しながら、基板に薄膜を成膜するように制御する。
図９は、図３の変形例を示す斜視図である。なお、図３では、バイアス電圧印加手段１６は本体１の下方に設けられており、バイアス電圧印加手段１６の接点が上下動する構成となっている。本発明の趣旨は、図３の構成に限定されるものではなく、例えば、図９に示すように、バイアス電圧印加手段１６を本体１と平行に配置し、水平方法に電極を移動させて、本体１にバイアス電圧を印加する構成とすることも可能である。
図１０Ａは上下方向に電極が移動可能な状態で配置されたバイアス電圧印加手段１６と、水平方向に電極が移動可能な状態で配置されたバイアス電圧印加手段１６と、の構成例を示す図である。図１０Ａは、各バイアス電圧印加手段１６の電極は基板ホルダーの本体１に対して非接触な状態を示す。制御手段１００は、各バイアス電圧印加手段１６の電極を基板ホルダーの本体１に対して接触するように制御すると、図１０Ｂに示すようになる。
図１５Ａ、Ｂは、バイアス電圧印加手段１６が基板ホルダーの本体１に対して水平方向に配置された場合の斜視図である。水平方向に設けられたバイアス電圧印加手段１６が、制御手段１００により制御されて、図中の水平方向右側（矢印１５０１の方向）に電極が移動すると、バイアス電圧印加手段１６の電極は基板ホルダーの本体１と非接触となり、基板２にバイアス電圧が印加されていない状態になる（図１５Ａ）。また、水平方向に設けられたバイアス電圧印加手段１６が、制御手段１００により制御されて、図面中水平方向左側（矢印１５０２の方向）に電極が移動すると、バイアス電圧印加手段１６の電極が基板ホルダーの本体１と接触し、基板２にバイアス電圧が印加されている状態になる（図１５Ｂ）。
図１６は、モータ駆動機構を用いた駆動手段１４と、バイアス電圧印加手段１６が基板ホルダーの本体１に対して水平方向に配置された構成例を示す図である。制御手段１００によりモータの駆動量が制御されると駆動手段１４が上昇して補助基板支持爪６と接触し、駆動手段１４の上昇に従って補助基板支持爪６が上昇して基板２と接触する。成膜チャンバー１１ａにおいて、基板支持爪３と補助基板支持爪６とで基板２が支持された状態になる。この状態では、基板支持爪５は、基板２に非接触な状態になる。制御手段１００によりバイアス電圧印加手段１６の電極が水平方向に移動すると、基板ホルダーの本体１と接触し、基板２にバイアス電圧が印加される。成膜チャンバー１１ｂにおいて、補助基板支持爪６は、基板２と非接触であり、基板支持爪３と基板支持爪５とで基板２が支持される。
本発明の成膜方法について、図３の装置を用いた場合を例に挙げて説明する。
本発明の成膜方法は、絶縁性基板の両主面に複数層の薄層を連続的に成膜する方法である。本発明においては、先ず、成膜チャンバー１１ａにおいて絶縁性の基板２にバイアス電圧非印加成膜により金属等からなる導電性の第１層を成膜する（第１の成膜工程）。第１の成膜工程では、駆動手段１４によって補助基板支持爪６を突き上げて基板２に接触させると同時に基板支持爪５，５を基板２から離脱させ、補助基板支持爪６と基板支持爪３，３とで基板２を支持する。この時、バイアス電圧印加支持部材として機能する基板支持爪５は、絶縁性基板と非接触な状態になる。従って、基板支持爪５，５が非接触な状態に保持される前に、基板２に接触していた位置にも、金属等からなる導電性の第１層が成膜される。
第１層の成膜が終了したら、補助基板支持爪６の駆動手段１４を解除して、板バネ７の復元力により補助基板支持爪６を下方に移動させる。これにより、基板２から補助基板支持爪６が離脱し、代わって基板支持爪５，５が下方に降りてきた基板２を支持する。この時、基板支持爪５，５が基板２に接触する位置には第１層が成膜されているため、基板支持爪５，５は第１層に接触する。
第１層の成膜が終了した基板２を基板ホルダーごと成膜チャンバー１１ｂに搬送し、基板ホルダーの本体１にバイアス電圧印加手段１６の電極を接触させて、本体１にバイアス電圧を印加する。基板２は基板支持爪３，３，５，５によって支持されているため、本体１と基板支持爪３，３，５，５のうちの少なくとも１つを介して第１層にバイアス電圧が印加される。この状態で成膜を行うことにより、第１層の上にバイアス電圧印加成膜によって新たな薄層（第２層）が成膜される（第２の成膜工程）。
この時、基板支持爪３，３，５，５はいずれにもバイアス電圧が印加されるが、基板支持爪３，３は第１層の成膜時に基板２を支持していたため、第１層との接触領域が非常に小さく、電圧印加効率が悪い。これに対して、基板支持爪５，５は第１層の成膜時に基板２から離脱していたため、基板支持爪５，５が基板２に接触する領域にも第１層が成膜されており、基板支持爪５，５と第１層との接触領域が広く、効率の良い電圧印加を行うことができる。
本発明によれば、バイアス電圧印加成膜工程を複数回繰り返す場合であっても、工程毎に基板支持爪５，５を基板２から離脱させる必要がなく、基板支持爪５，５の基板２からの離脱によるパーティクルの発生が最小限に抑えられる。
次に、本発明の第２の基板ホルダーについて図４を用いて説明する。図４において、４は絶縁性部材である。第２の基板ホルダーは、基板支持爪５，５をバイアス電圧印加用基板支持爪（バイアス電圧印加支持部材）とし、該バイアス電圧印加用基板支持爪以外の基板支持爪３，３をバイアス電圧が印加されないバイアス電圧非印加用基板支持爪（バイアス電圧非印加支持部材）とする。即ち、基板支持爪５，５は導電性の素材で構成して本体１に電気的に接続し、常時基板２に接触して支持している基板支持爪３，３を絶縁性或いは本体１とは電気的に絶縁した構成とする。尚、図４においては、導電性の基板支持爪３，３を絶縁性部材４を介して本体１に取り付けているが、基板支持爪３，３を絶縁性の素材で構成することにより、本体１に直接取り付けてもかまわない。
第２の基板ホルダーでは、本体１に外部のバイアス電圧印加手段からバイアス電圧が印加された場合でも、該基板支持爪３，３にはバイアス電圧が印加されないため、バイアス電圧印加成膜時に基板支持部での異常放電発生を低減することができる。
本例においても、制御手段１００の制御の下に駆動手段１４を上下に移動させて、補助基板支持爪６を基板２に接触・非接触させることにより、基板支持爪５，５を基板２に非接触・接触させることができる。よって、基板２は、基板支持爪３，３と補助基板支持爪６とに支持された状態（第１の状態）と、基板支持爪３，３，５，５に支持された状態（図４に示す第２の状態）と、の２つの状態をとる。換言すれば、バイアス電圧非印加用の基板支持爪３，３は常に基板２に接触して基板２を支持しており、バイアス電圧印加・非印加に応じて、バイアス電圧印加用の基板支持爪５，５または補助基板支持爪６のいずれかが基板２の支持に加わることになる。第１の状態または第２の状態の切替えは、制御手段１００の制御の下に実行される。
尚、本例において基板支持爪の本数は、例えば、先に図１、図２を参照して説明した第１の基板ホルダーと同様である。即ち、バイアス電圧印加用、バイアス電圧非印加用のそれぞれが少なくとも１本必要であるが、合計数は、基板２を安定して保持できれば少ない方が爪によるシャドウエリアが少なくなるため好ましい。図４においてはそれぞれ２本ずつとしたが、基板支持爪３，３については、基板２の鉛直上方に１本としてもかまわない。また、基板支持爪５，５については、どちらか一方のみをバイアス電圧印加用として、他方を基板支持爪３，３と同様の構成にしてバイアス電圧非印加用としてもかまわない。
図４に示す第２の基板ホルダーを用いた成膜装置は、基本的に第１の基板ホルダーを用いた成膜装置と同様であり、図３に例示した装置が好ましく用いられる。
即ち、図３の成膜チャンバー１１ａに設けた駆動手段１４によって、第２の基板ホルダーの補助基板支持爪６を突き上げ、補助基板支持爪６に基板２を支持させると同時に、基板２から基板支持爪５，５を離脱させる。また、成膜チャンバー１１ｂにおいては、バイアス電圧印加手段１６の電極を本体１に接触させることで、本体１を介して基板支持爪５，５にバイアス電圧印加手段１６のバイアス電圧が印加される。
また、第２の基板ホルダーを用いた成膜方法は、バイアス電圧印加成膜時に、本体１とは電気的に絶縁された基板支持爪３，３からはバイアス電圧が印加されない点でのみ、第１の基板ホルダーを用いた成膜方法とは異なる。
尚、本例においては、補助基板支持爪６を絶縁性の素材で構成するか、或いは本体１と電気的に絶縁した構成とすることにより、バイアス電圧非印加成膜時に、基板２を支持する基板支持爪３，３，６を全て本体１とは電気的に絶縁された状態とすることができる。よって、本体１にバイアス電圧が印加される状態であっても、基板２にはバイアス電圧を印加せずに成膜することができ、常時本体１にバイアス電圧が印加される装置、或いは成膜チャンバーであっても、バイアス電圧非印加成膜を行うことができる。
本発明は、特にハードディスク製造に好ましく用いられる。ハードディスクの製造においては、絶縁性基板の両主面に、少なくとも下地層、磁性層、保護層が成膜されるが、本発明においては、先ず下地層を前記したバイアス電圧非印加成膜によって成膜し、次いで磁性層、保護層をバイアス電圧印加成膜によって成膜すれば良い。
本発明においては、スパッタによる成膜の事例を取り上げたが、ＣＶＤやエッチングなどのバイアス印加工程にも適用できる。また、本発明によるホルダーによって、導電性基板を処理する事は可能である。
尚、本発明の基板ホルダー及びこれを用いた成膜方法、成膜装置はハードディスクの製造以外にも好ましく用いられるものである。
以上、本発明の好ましい実施形態を添付図面の参照により説明したが、本発明はかかる実施形態に限定されるものではなく、請求の範囲の記載から把握される技術的範囲において種々な形態に変更可能である。
本願は、２００７年１２月２６日提出の日本国特許出願特願２００７−３３３８３６を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。

Claims (13)

  1. 絶縁性基板を支持するための基板ホルダーであって、
    開口部を有する導電性の基板ホルダー本体と、
    前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備える第１の支持部材と、
    前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有し、
    前記第１の支持部材のうち少なくとも１つは前記絶縁性基板にバイアス電圧を印加することが可能なバイアス電圧印加支持部材であり、
    前記第２の支持部材の狭持部材により前記絶縁性基板を支持する時には、前記第２の支持部材は、前記バイアス電圧印加支持部材の狭持部材が前記絶縁性基板から離れるように、前記開口部内に向けて突出移動し、
    前記バイアス電圧印加支持部材の狭持部材により前記絶縁性基板を支持する時には、前記第２の支持部材は、前記絶縁性基板の前記他の端部が前記第２の支持部材の狭持部材により支持されている位置から前記バイアス電圧印加支持部材の挟持部材により前記絶縁性基板が支持される位置まで退避移動することを特徴とする基板ホルダー。
  2. 前記第２の支持部材は、絶縁性の素材で構成されるか、或いは前記基板ホルダー本体とは電気的に絶縁されていることを特徴とする請求項１に記載の基板ホルダー。
  3. 前記基板ホルダー本体の前記開口部内において、前記絶縁性基板は、前記第１の支持部材、または前記第１の支持部材と前記第２の支持部材とにより、絶縁性基板面の法線方向に対して垂直な方向に支持されることを特徴とする請求項１に記載の基板ホルダー。
  4. 前記第２の支持部材は、当該第２の支持部材の突出移動に応じて押圧され、当該第２の支持部材の退避移動に応じて復元する弾性部材を有することを特徴とする請求項１に記載の基板ホルダー。
  5. 絶縁性基板を支持する複数の挟持部材を備える第１の支持部材と導電性の本体とを有し、該本体が外部のバイアス電圧印加手段よりバイアス電圧印加可能な基板ホルダーであって、
    前記複数の挟持部材を備える前記第１の支持部材以外に、前記絶縁性基板に対して接触する状態または非接触の状態に移動可能な第２の支持部材を有し、
    前記第１の支持部材の前記複数の挟持部材の少なくとも１つが前記本体に電気的に接続された導電性のバイアス電圧印加用基板支持部材であり、該バイアス電圧印加用基板支持部材以外の前記第１の支持部材の挟持部材は絶縁性の素材で構成されるか、或いは本体とは電気的に絶縁されたバイアス電圧非印加用基板支持部材であり、
    前記第２の支持部材が前記絶縁性基板に接触した際には、前記バイアス電圧印加用基板支持部材と前記絶縁性基板とは非接触となり、前記バイアス電圧非印加用基板支持部材と前記第２の支持部材とで前記絶縁性基板が保持され、
    前記第２の支持部材が前記絶縁性基板に非接触の際には、前記第１の支持部材の前記複数の挟持部材が全て前記絶縁性基板と接触して当該絶縁性基板を保持し、前記外部のバイアス電圧印加手段より前記本体を介して前記バイアス電圧印加用基板支持部材にバイアス電圧が印加されることを特徴とする基板ホルダー。
  6. 少なくとも１工程のバイアス電圧印加成膜工程と、少なくとも１工程のバイアス電圧非印加成膜工程とを有する成膜方法であって、
    開口部を有する導電性の基板ホルダー本体と、前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備える第１の支持部材と、前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を備える基板ホルダーに絶縁性基板を保持する保持工程と、
    バイアス電圧を印加しないで成膜を行うバイアス電圧非印加成膜工程においては、前記第２の支持部材の狭持部材により前記絶縁性基板を支持するために、前記第１の支持部材を構成し前記絶縁性基板にバイアス電圧を印加することが可能な少なくとも１つのバイアス電圧印加支持部材の狭持部材が前記絶縁性基板から離れるように、前記第２の支持部材を前記開口部内に向けて突出移動させて、前記絶縁性基板に成膜を行う第１の成膜工程と、
    バイアス電圧を印加して成膜を行うバイアス電圧印加成膜工程においては、前記バイアス電圧印加支持部材の狭持部材により前記絶縁性基板を支持するために、前記絶縁性基板が前記第２の支持部材の狭持部材により支持されている位置から前記バイアス電圧印加支持部材の挟持部材により前記絶縁性基板が支持される位置まで前記第２の支持部材を退避移動させて、前記絶縁性基板に成膜を行う第２の成膜工程と、
    を有することを特徴とする成膜方法。
  7. 少なくとも１工程のバイアス電圧印加成膜工程と、少なくとも１工程のバイアス電圧非印加成膜工程とを有する成膜方法であって、
    請求項５に記載の基板ホルダーに絶縁性基板を保持する保持工程と、
    バイアス電圧を印加しないで成膜を行うバイアス電圧非印加成膜工程においては、基板ホルダーの前記第２の支持部材を前記絶縁性基板に接触させ、前記バイアス電圧印加用基板支持部材を基板に非接触とし、バイアス電圧非印加用基板支持部材と前記第２の支持部材とで基板を支持しながら前記絶縁性基板に成膜を行う第１の成膜工程と、
    バイアス電圧を印加して成膜を行うバイアス電圧印加成膜工程においては、基板ホルダーの前記第２の支持部材を基板に非接触とし、前記第１の支持部材の前記複数の挟持部材の全てを前記絶縁性基板に接触させて該絶縁性基板を保持しながら、外部のバイアス電圧印加手段より本体を介してバイアス電圧印加用基板支持部材にバイアス電圧を印加しながら前記絶縁性基板に成膜を行う第２の成膜工程と、
    を有することを特徴とする成膜方法。
  8. 絶縁性基板の両主面に同時に、少なくとも下地層、磁性層、保護層を連続的に成膜するハードディスクの製造方法であって、
    請求項６または７に記載の成膜方法における前記第１の成膜工程により、前記下地層をバイアス電圧を印加しないで成膜する工程と、
    請求項６または７に記載の成膜方法における前記第２の成膜工程により、前記磁性層をバイアス電圧を印加して成膜する工程と、を有することを特徴とするハードディスクの製造方法。
  9. 絶縁性基板の両主面に同時に、複数層の薄膜を連続的に成膜する成膜装置であって、
    複数の成膜チャンバーと、
    請求項５に記載の基板ホルダーに絶縁性基板を保持して前記複数の成膜チャンバー間を搬送する搬送手段と、を備え、
    前記複数の成膜チャンバーのうち、バイアス電圧を印加しないで成膜を行う成膜チャンバーは、前記基板ホルダーの第２の支持部材を前記絶縁性基板に接触させるために、前記第２の支持部材を移動させる駆動手段を備え、
    前記複数の成膜チャンバーのうち、前記バイアス電圧を印加して成膜を行うチャンバーは、前記基板ホルダーの本体に接触してバイアス電圧を印加するバイアス電圧印加手段を備えることを特徴とする成膜装置。
  10. 絶縁性基板の両主面に同時に、少なくとも下地層、磁性層、保護層を連続的に成膜するハードディスクの製造装置において、
    バイアス電圧を印加しないで成膜を行う成膜チャンバーで前記下地層を成膜し、
    バイアス電圧を印加して成膜を行うチャンバーで前記磁性層を成膜することを特徴とする請求項９に記載の成膜装置。
  11. 絶縁性基板の両面に同時に、複数層の薄膜を連続的に成膜する成膜装置であって、
    前記絶縁性基板に電圧を印加しないで前記絶縁性基板に導電性膜を成膜する第１の成膜チャンバーと、
    前記絶縁性基板に電圧を印加しながら前記絶縁性基板に薄膜を成膜する第２の成膜チャンバーと、
    開口部を有する導電性の基板ホルダー本体と、前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための複数の挟持部材を備え、当該複数の挟持部材のうち少なくとも一つが前記絶縁性基板にバイアス電圧を印加可能なバイアス電圧印可支持部材として機能する第１の支持部材と、前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有する基板ホルダーと、
    前記第１の成膜チャンバーに設けられ、前記第１の支持部材における前記バイアス電圧印可支持部材として機能する前記狭持部材が前記基板から離れるように、前記第２の支持部材の狭持部材により前記基板を支持しながら前記第２の支持部材を移動させ、または、前記絶縁性基板の前記他の端部が前記第２の支持部材の狭持部材により支持されている位置から前記第１の支持部材の挟持部材により前記絶縁性基板が支持される位置まで前記第２の支持部材を移動させるための駆動手段と、
    前記第２の成膜チャンバーに設けられ、前記第１の支持部材へ電圧を印加する電圧印加手段と、
    前記駆動手段による移動と、前記電圧印加手段による前記電圧の印加と、前記第１の成膜チャンバーの動作と、前記第２の成膜チャンバーの動作と、を制御する制御手段と、を備え、
    前記第１の支持部材の前記挟持部材が前記基板から離れた位置で、前記制御手段により制御された前記第１の成膜チャンバーは前記基板の上に導電性膜を成膜し、
    前記制御手段は、前記駆動手段を制御して、前記導電性膜が成膜された前記基板を前記第１の支持部材の前記挟持部材により支持される位置まで前記第２の支持部材を下降させ、
    前記制御手段は、前記第１の支持部材に前記電圧が印加される様に前記電圧印加手段を制御し、前記電圧を印加しながら前記第２の成膜チャンバーの動作を制御して前記導電性膜が成膜された絶縁性基板に薄膜を成膜することを特徴とする成膜装置。
  12. 真空処理室内で、基板支持部材により絶縁性基板を支持し、該絶縁性基板の表面に複数層の薄膜を順次成膜する方法のうち、前記複数層の薄膜中、少なくとも一層がバイアススパッタリング法で成膜される成膜方法であって、
    開口部を有する導電性の基板ホルダー本体と、前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備え且つ前記絶縁性基板にバイアス電圧を印加可能なバイアス電圧印可支持部材を含む第１の支持部材と、前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有する基板ホルダーに前記絶縁性基板を載置する工程と、
    前記基板ホルダーを第１の成膜チャンバー内に搬送する工程と、
    前記絶縁性基板を前記第２の支持部材と前記バイアス電圧印可支持部材以外の第１の支持部材とで支持しながら、前記絶縁性基板上に導電性膜である下地層を成膜する工程と、
    前記基板ホルダーを第２の成膜チャンバーに搬送する工程と、
    前記絶縁性基板を第１の支持部材で支持し、前記バイアス電圧印可支持部材から前記絶縁性基板にバイアス電圧を印可しながら前記絶縁性基板上に薄膜を形成する工程と、
    を有することを特徴とする成膜方法。
  13. 真空処理室内で、基板支持部材により絶縁性基板を支持し、該絶縁性基板の表面に複数層の薄膜を順次成膜する方法のうち、前記複数層の薄膜中、少なくとも一層がバイアススパッタリング法で成膜される成膜方法をコンピュータに実行させるプログラムであって、当該成膜方法が、
    開口部を有する導電性の基板ホルダー本体と、前記開口部の内周から当該開口部内に向けて突出して形成されており、前記絶縁性基板の一端部を支持するための挟持部材を備え且つ前記絶縁性基板にバイアス電圧を印加可能なバイアス電圧印可支持部材を含む第１の支持部材と、前記絶縁性基板の他の端部を支持するための狭持部材を備え、前記開口部内に向けて突出し、または当該開口部内から退避するように移動可能な第２の支持部材と、を有する基板ホルダーに前記絶縁性基板を載置する工程と、
    前記基板ホルダーを第１の成膜チャンバー内に搬送する工程と、
    前記絶縁性基板を前記第２の支持部材と前記バイアス電圧印可支持部材以外の第１の支持部材とで支持しながら、前記絶縁性基板上に導電性膜である下地層を成膜する工程と、
    前記基板ホルダーを第２の成膜チャンバーに搬送する工程と、
    前記絶縁性基板を第１の支持部材で支持し、前記バイアス電圧印可支持部材から前記絶縁性基板にバイアス電圧を印可しながら前記絶縁性基板上に薄膜を形成する工程と、
    を有することを特徴とするプログラム。
JP2009519729A 2007-12-26 2008-12-24 基板ホルダー、基板ホルダーを用いた成膜方法、ハードディスクの製造方法、成膜装置、プログラム Expired - Fee Related JP4358905B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007333836 2007-12-26
JP2007333836 2007-12-26
PCT/JP2008/073477 WO2009081952A1 (ja) 2007-12-26 2008-12-24 基板ホルダー、基板ホルダーを用いた成膜方法、ハードディスクの製造方法、成膜装置、プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009141591A Division JP2009277343A (ja) 2007-12-26 2009-06-12 成膜装置

Publications (2)

Publication Number Publication Date
JP4358905B2 true JP4358905B2 (ja) 2009-11-04
JPWO2009081952A1 JPWO2009081952A1 (ja) 2011-05-06

Family

ID=40801252

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009519729A Expired - Fee Related JP4358905B2 (ja) 2007-12-26 2008-12-24 基板ホルダー、基板ホルダーを用いた成膜方法、ハードディスクの製造方法、成膜装置、プログラム
JP2009141591A Withdrawn JP2009277343A (ja) 2007-12-26 2009-06-12 成膜装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009141591A Withdrawn JP2009277343A (ja) 2007-12-26 2009-06-12 成膜装置

Country Status (4)

Country Link
US (1) US7927473B2 (ja)
JP (2) JP4358905B2 (ja)
CN (1) CN101842513B (ja)
WO (1) WO2009081952A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5371731B2 (ja) * 2009-12-24 2013-12-18 キヤノンアネルバ株式会社 成膜方法及び基板回転装置並びに真空処理装置
JP5570296B2 (ja) * 2010-05-19 2014-08-13 キヤノンアネルバ株式会社 基板回転装置及び真空処理装置並びに成膜方法
US8517364B1 (en) * 2010-10-07 2013-08-27 WD Media, LLC Disk holder with replaceable inserts to retain springs
US20120308346A1 (en) * 2011-06-03 2012-12-06 Arthur Keigler Parallel single substrate processing system loader
TWI470110B (zh) 2012-09-07 2015-01-21 Manz Taiwan Ltd 用於化學沉積設備的夾固裝置
JP6276816B2 (ja) * 2015-10-01 2018-02-07 キヤノントッキ株式会社 基板引張装置、成膜装置、膜の製造方法及び有機電子デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926740B2 (ja) 1989-03-24 1999-07-28 ソニー株式会社 薄膜形成装置
JP3783106B2 (ja) 1994-03-07 2006-06-07 キヤノンアネルバ株式会社 薄膜形成方法および装置
JP3002632B2 (ja) 1995-06-22 2000-01-24 ホーヤ株式会社 磁気記録媒体の製造方法及び基板ホルダ
JP2000222717A (ja) * 1999-02-02 2000-08-11 Mitsubishi Chemicals Corp 磁気記録媒体、その製造方法、製造装置及び磁気記録装置
US6228429B1 (en) 2000-02-01 2001-05-08 Intevac, Inc. Methods and apparatus for processing insulating substrates
JP2002319125A (ja) * 2001-04-20 2002-10-31 Hitachi Ltd 磁気ディスクの製造装置およびそれを用いた磁気ディスクの製造方法
TW200532043A (en) * 2004-02-10 2005-10-01 Ulvac Inc Thin film forming apparatus
KR100927561B1 (ko) * 2004-08-30 2009-11-23 가부시키가이샤 알박 성막 장치
JP2006216216A (ja) 2005-01-07 2006-08-17 Fujitsu Ltd 磁気ディスク、その製造方法および磁気記憶装置

Also Published As

Publication number Publication date
CN101842513B (zh) 2012-05-23
JPWO2009081952A1 (ja) 2011-05-06
US7927473B2 (en) 2011-04-19
JP2009277343A (ja) 2009-11-26
CN101842513A (zh) 2010-09-22
US20100189912A1 (en) 2010-07-29
WO2009081952A1 (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
JP4358905B2 (ja) 基板ホルダー、基板ホルダーを用いた成膜方法、ハードディスクの製造方法、成膜装置、プログラム
TW466543B (en) Perimeter wafer lifting
JP4703050B2 (ja) 基板のデチャック方法及び装置
JP4418032B2 (ja) 静電チャック
JP5323317B2 (ja) 静電チャック方法
JP3005461B2 (ja) 静電チャック
JP6047439B2 (ja) 剥離装置および剥離方法
KR101666121B1 (ko) 기판 유지 장치
US10804127B2 (en) Electrostatic cleaning device
TW200929433A (en) Method and system for performing electrostatic chuck clamping in track lithography tools
JP2010531063A (ja) ウェーハのデチャック中にウェーハ上の微粒子の量を低減するための方法及び装置
JP2009117441A (ja) ワーク保持装置
CN103026479A (zh) 基板运送方法和基板运送系统
JP4771421B2 (ja) 保持装置及び基板受け渡し方法
KR20210119296A (ko) 에지 링, 기판 지지대, 플라즈마 처리 시스템 및 에지 링의 교환 방법
JP2004022888A (ja) 静電吸着装置
JP5129626B2 (ja) 電子ビーム描画装置および電子ビーム描画方法
US20170200815A1 (en) Casimir-effect device
CN111417742A (zh) 处理装置
KR101795912B1 (ko) 하나의 진공 증착 챔버에서 두 장의 기판에 순차 증착하는 시스템
TW465011B (en) Transfer device for subjects to be processed and semiconductor manufacturing apparatus with the device
KR20180133335A (ko) 웨이퍼 파지기 조립체, 시스템, 및 그 사용
JP6153334B2 (ja) 剥離装置および剥離方法
US20200161163A1 (en) Transfer device
JP2000100920A (ja) ウエハ把持装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4358905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees