JP4350732B2 - 基板上に炭素ナノチューブを形成させる方法、これを利用した導線形成方法及びこれを利用したインダクター素子製造方法 - Google Patents

基板上に炭素ナノチューブを形成させる方法、これを利用した導線形成方法及びこれを利用したインダクター素子製造方法 Download PDF

Info

Publication number
JP4350732B2
JP4350732B2 JP2006192551A JP2006192551A JP4350732B2 JP 4350732 B2 JP4350732 B2 JP 4350732B2 JP 2006192551 A JP2006192551 A JP 2006192551A JP 2006192551 A JP2006192551 A JP 2006192551A JP 4350732 B2 JP4350732 B2 JP 4350732B2
Authority
JP
Japan
Prior art keywords
mold
carbon nanotubes
metal
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006192551A
Other languages
English (en)
Other versions
JP2007063116A (ja
Inventor
ビョンチョル リ
ジョンオン リ
ヤンキュ チェ
ジュンボ ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of JP2007063116A publication Critical patent/JP2007063116A/ja
Application granted granted Critical
Publication of JP4350732B2 publication Critical patent/JP4350732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/03—Processes for manufacturing substrate-free structures
    • B81C2201/034—Moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、素子製造方法に関し、より詳くは、炭素ナノチューブを溝に満たして素子を製造する方法に関する。
本発明が属する技術分野で使う炭素ナノチューブ（Ｃａｒｂｏｎ Ｎａｎｏｔｕｂｅ；ＣＮＴ）は炭素の同素体（ａｌｌｏｔｒｏｐｅ）のひとつのＦｕｌｌｅｒｅｎｅ（Ｃ６０）を合成する過程で偶然に発見された。炭素ナノチューブでは、炭素原子一つは周りの他の炭素原子３個と混成軌道（ｈｙｂｒｉｄ ｏｒｂｉｔａｌ）ｓｐ２結合をして、六角形蜂の巣柄を形成する黒鉛面（ｇｒａｐｈｅｎｅ）構造が一つの円筒状で巻かれた形態を持つ。
炭素ナノチューブは合成条件によって単一壁ナノチューブ（Ｓｉｎｇｌｅ ｗａｌｌｅｄ Ｎａｎｏｔｕｂｅ；ＳＷＮＴ）と多重壁ナノチューブ（Ｍｕｌｔｉ ｗａｌｌｅｄ Ｎａｎｏｔｕｂｅ；ＭＷＮＴ）に製造されて、合成方法によって多様な形態で成長する。このような炭素ナノチューブの合成方法には多様な方法が知られている。アーク放電法、レーザ アブレーション（ｌａｓｅｒ ａｂｌａｔｉｏｎ）の方法は、実験室水準で合成する時比較的高純度で合成が可能で、ディスプレイ及びナノ素子などに応用するためには、大量に合成することができる化学気象蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）が主に使われる。
前述の従来の技術に対するそれぞれの方法を説明すると次のようである。
レーザ アブレーション（Ｌａｓｅｒ ａｂｌａｔｉｏｎ）法は、ＳＷＮＴのみを合成することができるし、他の方法と比較してかなり高い純度を得ることができる。この方法は、１、２００℃に加熱された溶炉石英管内側に転移金属と黒鉛パウダーを一定比率で混合して作った試験片を外部でレーザを利用して気化させた後、バッファー気体であるアルゴンを通じて冷却器に移動された後、収集される。
アーク放電法は、一番先に出た合成方法で、炭素ナノチューブが初めて発見された時の装置を変形させた製造方法である。これは、二つの炭素棒の間にアークを放電させて炭素ナノチューブを形成する方法である。ここで、ヘリウムガスで４００〜７００ｔｏｒｒの一定圧力と一定な冷却速度を持つ環境内で一番多い炭素ナノチューブが合成される。
化学気象蒸着法は、所望の物質を含んでいる気体状態の原料ガスが反応器の内で注入されれば、熱やプラズマなどからエネルギーを受けて分解される原理を利用することで、この過程で所望の物質が基板の上に到逹して膜が形成される方法である。
しかし、従来の合成方法は、炭素ナノチューブを利用した応用をするのに次のようナノ問題点を含んでいる。
レーザ アブレーションの方法は、ＳＷＮＴのみを提供することができるが、半導体的な性質を持つＳＷＮＴと導体的な性質を持つＳＷＮＴを調節することができない。また大量 合成が困難であるため、炭素ナノチューブを応用する製品を常用化しにくい。
アーク放電法の場合、二つの炭素棒の間でアーク放電を通じて炭素ナノチューブが形成されるので高い純度を持つことができず、さまざまな不純物を含むようになる。またレーザ アブレーションと同じくこの方法も、構造的に大量合成するのに多くの難しさがある。
化学気象蒸着法は、大量に合成が可能で、比較的高い純度の炭素ナノチューブを得ることができるし、図１に示すように金属触媒である転移金属をパターニングして所望の場所に炭素ナノチューブを形成させることができる。しかし、このような方法は金属触媒に垂直方向のみに炭素ナノチューブが形成される問題点があり、金属触媒が必須という点で応用分野に限界がある。
また、大部分の合成方法は、高温工程(約 ５００〜４０００℃)を必要するので選択的に炭素ナノチューブを得るためには、既存の半導体工程で使う方法を非常に限定させる問題点がある。他の問題点では、炭素ナノチューブを多層で形成させることができなくて平面構造を持つ制限的な構造体でばかり応用ができるというのである。
また、上のような方法に直接パターニングされた形に合成された炭素ナノチューブは、非晶質炭素及び金属触媒のようなさまざまな不純物が混合している問題点があって必ず精製工程が必要になる。
図１は、従来の化学気象蒸着法を順に示す工程の断面図である。
図１に示すように、従来の化学気象蒸着法を利用した工程の構造は、基板１、金属触媒２、モールド３及び炭素ナノチューブ５からなる。
上述した構造によって、従来の化学気象蒸着法を利用した炭素ナノチューブを基板上に形成させる過程を説明する。
段階１００Ａは、化学気象蒸着法（ＣＶＤ法）でモールド３を形成する段階である。この段階では、基板１上面に金属触媒２を形成し、金属触媒２上面にパターニングされた３を形成する。モールド３はフォトレジストのような感光体の一種類である。
段階１００Ｂは、モールド３を形成した後に、 金属触媒２をパターニングするための段階として、形成されたモールド３上面側を赤外線に一定時間晒して、モールド３が配置された部分を除いた赤外線を受けた金属触媒２部分を写真、蝕刻過程を経って金属触媒２をパターニングする。
段階１００Ｃは、炭素ナノチューブ５を形成する段階で、高温工程(約 ５００〜４０００℃)合成方法を通じてパターニングされた金属触媒２上面に炭素ナノチューブ５を形成したのである。
前述のように、従来の化学気象蒸着法を利用した工程は、金属触媒２上面に垂直方向のみに炭素ナノチューブが形成される問題点があり、金属触媒２が必須である点で応用分野に限界がある。
上述した問題点を解決するための本発明の目的は、所望の部位に選択的に炭素ナノチューブを形成する方法を提供することにある。
本発明の他の目的は、従来技術の問題点である金属触媒を使用せずに、炭素ナノチューブを形成することができる方法を提供することにある。
本発明のまた他の目的は、パターニングされたモールドの溝に炭素ナノチューブを満たして入れて電極で使うための電解メッキをする方法を提供することにある。
本発明のまた他の目的は、炭素ナノチューブで半導体金属配線、インダクター、キャパシター、共振器、ナノメートル（ｎｍ）大きさの構造体、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）構造体などを製作して既存の金属を利用した方法より優秀な性能の構造体を提供することにある。
本発明のまた他の目的は、電解メッキされた炭素ナノチューブを利用して半導体金属配線、インダクター、キャパシター、共振器（ｒｅｓｏｎａｔｏｒ）、ナノメートル大きさの構造体、ＭＥＭＳ構造体などを製作して、既存の金属のみを利用した方法より優秀な性能の構造体を提供することにある。
上述した課題を解決するための本発明による基板上に炭素ナノチューブを形成させる方法は、（ａ）基板上面にモールドをパターニングして溝を形成する段階と、（ｂ）パターニングされた前記溝及び 前記モールド上面に炭素ナノチューブを塗布する段階と、（ｃ）前記モールド上面に塗布された炭素ナノチューブを平坦な道具を利用して前記溝に満たして入れる段階と、（ｄ）前記モールドを取り除く段階と、を含む。
ここで、前記炭素ナノチューブは所定の溶剤に分散している状態であることが可能である。
ここで、 前記炭素ナノチューブは単一壁ナノチューブまたは多重壁ナノチューブ内の何れかの一つ、または、単一壁ナノチューブ及び多重壁ナノチューブの混合物であることが望ましい。
ここで、前記モールドはフォトレジスト、ポリマー、金属、Ｓｉ、ＳｉＯ２、ＩＩＩ−ＩＶ化合物半導体または石英（ｑｕａｒｔｚ）内の何れかの一つのであることが望ましい。
ここで、前記（ｂ）段階で成長された炭素ナノチューブを塗布する方法は、前記溶剤に分散した前記炭素ナノチューブをドロッパを利用して塗布することが望ましい。
ここで、溶剤は水、アセトン、エタノール（ｅｔｈａｎｏｌ）、メタノール、イソプロフィルアルコールまたはブチルセロソルブアセテート内の何れかの一つであることが望ましい。
ここで、（ｃ）段階以後に、前記塗布された炭素ナノチューブと前記溶剤を真空状態で乾燥して溶剤を蒸発させる段階をさらに含むのが望ましい。
ここで、前記道具はドクターブレード、刃、スクィーザ、ローラーまたはウェハー切り目で作った平たい刃内の何れかの一つであるのが望ましい。
ここで、前記（ｃ）段階以後に、前記ナノチューブが満たされた前記溝に液体を入れ込む段階と、前記液体を蒸発させる段階をさらに含むのが望ましい。
ここで、 前記液体は水、アセトン、エタノール、メタノール、イソプロフィルアルコールまたはブチルセロソルブアセテート内の何れかの一つであることが望ましい。
また、本発明による炭素ナノチューブを利用した導線形成方法は（ａ）基板上面に第１モールドをパターニングして前記第１モールドがパターニングされた基板の上に第１金属を形成する段階と、（ｂ）前記第１金属上面に炭素ナノチューブをドロッパを利用して塗布する段階と、（ｃ）前記第１金属上面に塗布された炭素ナノチューブを平坦な道具を利用して前記溝に満たして入れて前記第１金属上面に第２モールドを形成する段階と、（ｄ）前記溝に満たされた炭素ナノチューブ構造体上面に第２金属をメッキする段階と、（ｅ）前記第1 モールド、前記第２モールド並びに、前記第１及び第２モールドで挟まれた部分の前記第１金属を取り除く段階と、を含む。
前記炭素ナノチューブは所定の溶剤に分散している状態であるものを含むことが可能である。
ここで、前記第１金属及び第２金属は、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｃｏ、Ｎｉ、ＰｔまたはＺｎ内の何れかの一つであることが望ましい。
ここで、前記道具はドクターブレード、刃、スクィーザ、ローラーまたはウェハー切り目で作った平たい刃内の何れかの一つであることが望ましい。
ここで、（ｄ）段階は前記第１金属に電極を連結して炭素ナノチューブ構造体上面に第２金属をメッキすることが望ましい。
ここで、前記メッキする方法は、前記炭素ナノチューブ構造体の間を金属で満たして入れるか、または、前記炭素ナノチューブ構造体の間にはメッキしないで、金属薄膜で前記炭素ナノチューブ構造体を取り囲む方法を使うのが望ましい。
ここで、前記第１モールドと第２モールドは等しい形状であるのが望ましい。
また、本発明による炭素ナノチューブを利用したインダクター素子製造方法は（ａ）基板上面に第１金属を形成した後、前記第１金属上面に３次元形象の第１モールドをパターニングして溝及びヴィア（ｖｉａ）フォールを形成する段階と、（ｂ）前記ヴィアホール内部に第２金属をメッキする段階と、（ｃ）前記（ｂ） 段階による基板の上に第３金属を形成する段階と、（ｄ）前記（ｃ）段階による基板の上にドロッパを利用して炭素ナノチューブを塗布した後、平坦な道具を利用して前記 塗布された炭素ナノチューブを前記溝に満たして入れて炭素ナノチューブ構造体を形成して、前記溝に液体を入れ込んで前記炭素ナノチューブ構造体を稠密にさせる段階と、（ｅ） 前記（ｄ）段階による基板の上に第２モールドをパターニングする段階と、（ｆ） 前記炭素ナノチューブ構造体上面に第４金属をメッキする段階と、（ｇ） 前記第１モールド、前記第２モールド、前記第１モールドと基板に挟まれた前記第１金属、及び、前記第１モールドと前記第２モールドで挟まれた部分の前記第３金属を取り除く段階と、を含むが、前記炭素ナノチューブは所定の溶剤に分散している状態である、
ここで、前記第１モールドと第２モールドは等しい形状であるのが望ましい。
また、本発明による炭素ナノチューブを利用したスパイラルインダクター素子製造方法は（ａ）基板上面に３次元形象の第１モールドをパターニングして溝及びヴィアホールを形成する段階と、（ｂ）前記（ａ）段階による基板の上に第１金属を形成する段階と、（ｃ）前記（ｂ）段階による基板の上に炭素ナノチューブをドロッパを利用して塗布した後、平坦な道具を利用して前記溝に満たして入れて炭素ナノチューブ構造体を形成して、前記溝に液体を入れ込んで前記炭素ナノチューブ構造体を稠密にさせる段階と、（ｄ）前記第１金属上面に第２モールドを形成する段階と、（ｅ）前記炭素ナノチューブ構造体上面に第２金属をメッキする段階と、（ｆ） 前記第1モールド、前記第２モールド、及び、前記第１モールドと第２モールドで挟まれた部分の前記第１金属を取り除く段階と、を含む、
ここで、前記第１モールドと第２モールドは等しい形状であるのが望ましい。
上述した本発明の構成によれば、大量合成及び成長された炭素ナノチューブを所望の部位に炭素ナノチューブを形成する方法を提供する。
これによって、金属触媒を使用せずに炭素ナノチューブを形成することができる方法と多層工程ができるようにする方法を提供して、炭素ナノチューブの応用分野を広げることができる。
また、本発明は低い温度での工程が可能になって、一番手広く使われるフォトレジストのようなポリマーでから比較的融点が低い金属モールドまで非常に多様なモールドを使うことができる方法を提供して多様に応用することができる。
また、本発明は所望の形の炭素ナノチューブを形成した後、炭素ナノチューブを電解メッキした多層構造物を形成することができる。これによって、2次元平面の構造物と３次元の構造物を形成することができる方法を提供して多様に応用することができる。
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
以下、添付された図２ないし図７を参照して本発明の望ましい実施形態を詳しく説明する。
<半導体基板上に炭素ナノチューブを形成させる方法>
図２は、本発明による半導体基板上に炭素ナノチューブを形成させる方法を順に示すのである。
段階２００Ａは、基板１０上に炭素ナノチューブ３０を形成しようとする部位をモールド２０にパターニングする段階である。モールド２０の種類としては、フォトレジスト、ポリマー、金属、Ｓｉ、ＳｉＯ２、ＩＩＩ−ＩＶ化合物半導体または石英内のうち何れかの一つで形成される。モールド２０のパターニングは、従来の方法である写真、蝕刻工程を通じて行われる。パターニングされたモールド２０には、炭素ナノチューブ３０が満たされる溝が形成される。
段階２００Ｂは、モールド２０をパターニングした後で、パターニングによって形成された溝及びモールド２０上面に炭素ナノチューブ３０を塗布する段階である。炭素ナノチューブ３０は、単一壁ナノチューブまたは多重壁ナノチューブ内の何れかの一つ、又は、単一壁ナノチューブ及び多重壁ナノチューブの混合物であることである。炭素ナノチューブ３０を溶剤に超音波分散器を通じて分散(約６時間の間)をさせた後、ドロッパ４０を利用して溝及びモールド２０に分散させる。塗布された炭素ナノチューブ３０と溶剤が載せられた基板１０を真空状態で乾燥して溶剤を蒸発させる過程を繰り返す。他の方法では分散した溶剤をスピニングを通じて均一に分布させる方法と熱を加えて溶剤を蒸発させる方法を使うこともできる。溶剤は、水、アセトン、エタノール、メタノール、イソプロフィルアルコール（ＩＰＡ）またはブチルセロソルブアセテート（ＢＣＡ）内の何れかの一つを使っても関係ない。また、酸を除いた実験室で使用可能な揮発性有機溶剤を使うことができる。
段階２００Ｃは、炭素ナノチューブ３０を塗布した後で、モールド２０全面に塗布された炭素ナノチューブ３０を溝に満たす段階である。乾燥した炭素ナノチューブ３０を平坦な道具５０で溝に満たして入れる。道具５０は、ドクターブレード、刃、スクィーザ、ローラー及びウェハー切断部で作った平たい刃内の何れの一つであり、均一に平たい刃を使うのである。
段階２００Ｄは、炭素ナノチューブ３０を溝に満たした次に、炭素ナノチューブ３０が満たされた溝に液体６０を入れ込む段階である。液体６０の蒸発力を利用して炭素ナノチューブ３０を稠密にさせる。液体６０は、パターニングされたモールド２０と基板１０の間の表面張力差によって蒸発される時、溝を中心に蒸発するようになる。液体６０は表面張力の差が大きい物質であればあるほど、さらに大きい力を形成させることができる。液体６０は、水、アセトン、エタノール、メタノール、イソプロフィルアルコールまたはブチルセロソルブアセテートの内の一つである。
段階２００Ｅは、液体６０を入れ込んだ後で、液体６０の蒸発力を利用して炭素ナノチューブ３０を稠密に形成した段階である。
段階２００Ｆは、炭素ナノチューブ３０を稠密に形成した後で、モールド２０をとり除いてから炭素ナノチューブ３０が形成された段階である。モールド２０の除去は従来の方法である写真、蝕刻工程を通じて行う。
図３は、本発明による半導体製造方法を通じて得られたモールド溝に形成された炭素ナノチューブの電子顕微鏡写真である。
<半導体基板上に炭素ナノチューブを形成させる方法を利用した半導体導線形成方法>

図４は、本発明による炭素ナノチューブを備えた電極を用いた半導体素子を製造する方法を順に示す工程図である。
段階４００Ａは、基板１０上面の第１モールド２０ａにおいて、炭素ナノチューブ３０を形成しようとする部位をパターニングした後、第１金属電極層６０ａをメッキして形成した段階である。
モールド２０ａの種類としは、フォトレジスト、ポリマー、金属、Ｓｉ、ＳｉＯ２、ＩＩＩ−ＩＶ化合物半導体または石英の内のいずれかの一つで形成される。この過程でメッキされた第１金属電極層６０ａは、電解メッキ過程でシード（ｓｅｅｄ）電極として使われる。第１モールド２０ａのパターニングは、従来の方法である写真、蝕刻工程を通じて行われる。パターニングされた第１モールド２０ａには、炭素ナノチューブ３０が満たされる溝が形成される。以後、第１金属電極層６０ａを形成する。第１金属電極層６０ａは、スパッタリング法（ｓｐｕｔｔｅｒｉｎｇ）または蒸着法（ｅｖａｐｏｒａｔｉｏｎ）を利用して形成する。第１金属電極層６０ａは Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｃｏ、Ｎｉ、ＰｔまたはＺｎの内の何れの一つのである。
段階４００Ｂは、第１金属電極層６０ａをメッキした後で、第１モールド２０ａのパターニングによって形成された溝及び第１金属電極層６０ａ全面に炭素ナノチューブ３０を塗布する段階である。炭素ナノチューブ３０は、単一壁ナノチューブまたは多重壁ナノチューブ内の何れかの一つ、又は、単一壁ナノチューブ及び多重壁ナノチューブの混合物である。炭素ナノチューブ３０を溶剤に超音波分散器を通じて分散(約６時間の間)をさせた後、ドロッパ(図示しない)を利用して溝及び第１金属電極層６０ａに分散させる。
分散した炭素ナノチューブを平坦な道具を利用して溝に満たして入れる。この時、道具は、ドクターブレード、刃、スクィーザ、ローラーまたはウェハー切断部で作った平坦な刃の内の何れかの一つを利用する。
塗布された炭素ナノチューブ３０と溶剤が載せられた基板１０を真空状態で乾燥して溶剤を蒸発させる過程を繰り返す。他の方法では、分散した溶剤をスピニングを通じて均一に分布させる方法と熱を加えて溶剤を蒸発させる方法を使うこともできる。溶剤は、水、アセトン、エタノール、メタノール、イソプロフィルアルコールまたはブチルセロソルブアセテートの内の何れかの一つを使っても良い。また、酸を除いた実験室で使用可能な揮発性有機溶剤を使うことができる。
段階４００Ｃは、第１金属電極層６０ａ全面に分散された炭素ナノチューブを平坦な道具を利用して溝に満たして入れた後に、炭素ナノチューブ３０上面に炭素ナノチューブ３０のみをメッキするために、第１金属電極層６０ａを選択的に阻む第２モールド２０ｂを形成する段階である。選択的に第１金属電極層６０ａにメッキを防止するモールドを形成する方法は従来の方法である写真、蝕刻工程を通じて行う。
段階４００Ｄは、第２モールド２０ｂを形成した後に、 第１金属電極層６０ａをシード電極として電流を加え、第２金属電極層６０ｂを炭素ナノチューブ３０上面に電解メッキする段階である。これにより、炭素ナノチューブ３０の接着力を増加させ、第２金属電極層６０ｂで取り囲むことができる。また、印加される電流密度とメッキ液の浸透を調節して、炭素ナノチューブ３０の間を金属で満たすことができる。このようにメッキされた炭素ナノチューブ３０は、電気的、電磁気的、機械的な特性を向上させる為に使用されることが可能である。
段階４００Ｅは、第２金属電極層６０ｂを形成した後で、電解メッキを選択的に防止する第２モールド２０ｂをとり除いた後、第１モールド２０ａと第２モールド２０ｂの間にメッキされた第１金属電極層６０ａの不要な部分（第１モールド２０ａ、第２モールド２０ｂで挟まれた部分）を取り除く。最後に電解メッキされた炭素ナノチューブ３０を形成させるための第１モールド２０ａを取り除く段階である。第１モールド２０ａ、第２モールド２０ｂ及び第１金属電極層６０ａの周りを取り除く方法は従来の写真、蝕刻工程を通じてからなる。
図５は、本発明である図４による半導体製造方法を通じて得られた炭素ナノチューブの電解メッキをした素子の電子顕微鏡写真である。
<ナノチューブを形成させる方法を利用したインダクター素子製造方法>

図６は、本発明を利用したインダクター素子製造方法を順に示す断面図である。
段階６００Ａは、基板１０上に電解メッキをするための第１金属電極層６０ａを形成する段階である。第１金属電極層６０ａはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法または蒸着法（ｅｖａｐｏｒａｔｉｏｎ）で形成させた後、第１金属電極層６０ａ上面に第１モールド２０ａを、従来の写真、蝕刻工程で３次元形状の第１モールド２０ａにパターニングする。第１モールド２０ａには、インダクターを支持するためのヴィアホール(via hole)及び炭素ナノチューブ３０が満たされる溝が形成される。
段階６００Ｂは、第１金属電極層６０ａを形成した後に、第１モールド２０ａを利用してインダクターを支持するためのヴィアホール部分に電解メッキをして第２金属電極層６０ｂを形成する段階である。
段階６００Ｃは、第２金属電極層６０ａを形成した後に、第１モールド２０ａ及びヴィアホール上面に均一な金属厚さを形成するために第３金属電極層６０ｃを形成する段階である。第３金属電極層６０ｃは、スパッタリング法（ｓｐｕｔｔｅｒｉｎｇ）または蒸着法（ｅｖａｐｏｒａｔｉｏｎ）で形成させる。
段階６００Ｄは、第３金属電極層６０ｃを形成した後に、炭素ナノチューブ３０を第３金属電極層６０ｃ上面に塗布してパターニングされた三次元形状の第１モールド２０ａにより形成された溝に、炭素ナノチューブ３０を満たして入れる段階である。 溝に炭素ナノチューブを満たして入れる過程は前述した為、ここでは略する。
段階６００Ｅは、炭素ナノチューブ３０を塗布した後で、溝に満たされた炭素ナノチューブ３０を液体の蒸発力を利用して稠密にさせた後、第３金属電極層６０ｃ上面において炭素ナノチューブ３０が満たされた溝を除いた部分に、第２モールド２０ｂを形成する段階である。
段階６００Ｆは、第２モールド２０ｂを形成した後に、第２モールド２０ｂ中に満たされた炭素ナノチューブ３０上面に第４金属電極層６０ｄを形成する段階である。
段階６００Ｇは、第４金属電極層６０ｄを形成した後に、第１モールド２０ａ、第２モールド２０ｂ、並びに、第１金属電極層６０ａ及び第３金属電極層６０ｃの不要な部分（基板１０と第１モールド２０ａで挟まれた部分の第１金属電極層６０ａ、及び第１モールド２０ａと第２モールド２０ｂで挟まれた第３金属電極層６０ｃ）を従来の方法である写真、蝕刻工程を通じて選択的に取り除く段階である。このような工程を経ってインダクターが最終的に形成される。なお、段階６００Ｇの断面図では、金属電極層６０ａ〜６０ｄからなる金属電極層が複数の部分に分離して図示されているが、これらの複数の部分は他の断面で連結されている。平面視では、これらは例えば螺旋状に繋がってインダクタを形成している。
<炭素ナノチューブを形成させる方法を利用したインダクター素子製造方法の他の実施形態>

図７は、本発明によるインダクター素子製造方法の他の実施形態を順に示す断面である。
段階７００Ａは、基板１０上に炭素ナノチューブ３０を形成するために第１モールド２０ａを３次元形状にパターニングする段階である。この時、第１モールド２０ａの間にインダクターを支持するためのヴィアホール及び炭素ナノチューブ３０が満たされる溝が形成される。
段階７００Ｂは、第１モールド２０ａをパターニングした後に、第１モールド２０ａ及び溝上面に第１金属電極層６０ａを形成する段階である。第１金属電極層６０ａはスパッタリング法（ｓｐｕｔｔｅｒｉｎｇ）または蒸着法（ｅｖａｐｏｒａｔｉｏｎ）で形成させる。
段階７００Ｃは、第１金属電極層６０ａを形成した後に、第１モールド２０ａによって形成された溝及びヴィアホール上面に炭素ナノチューブ３０を塗布して形成する段階である。パターニングされた３次元形状の第１モールド２０ａにより形成された溝に、炭素ナノチューブ３０を満たして入れる過程は前述した為、ここでは略する。
段階７００Ｄは、炭素ナノチューブ３０を塗布した後に、塗布された炭素ナノチューブ３０を液体の蒸発力を利用して稠密にさせた後、炭素ナノチューブ３０が満たされた溝を除いた第１モールド２０ａ部分に第２モールド２０ｂを形成する段階である。
段階７００Ｅは、第２モールド２０ｂを形成した後に、第２モールド２０ｂ内に満たされた炭素ナノチューブ３０上面に第２金属電極層６０ｂを形成する段階である。
段階７００Ｆは、第２金属電極層６０ｂを形成した後に、第１モールド２０ａ、第２モールド２０ｂ、並びに、第１金属電極層６０ａの不要な部分（第１モールド２０ａ、第２モールド２０ｂで挟まれた部分）を従来の方法である写真、蝕刻工程を通じて選択的に取り除く。このような工程を経ってインダクターラインが形成される。
以上添付された図面を参照して本発明の実施形態を説明したが、上述した本発明の技術的構成は本発明が属する技術分野の当業者が本発明のその技術的思想や必須的特徴を変更しなくても他の具体的な形態で実施されることができるということを理解することができるであろう。従って、以上で記述した実施形態はすべての面で例示的なことであり限定的ではないこととして理解されなければならないし、本発明の範囲は前記詳細な説明よりも特許請求範囲によって現わされて、特許請求範囲の意味及び範囲そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれることに解釈されなければならない。
従来の化学気象蒸着法を順に示す工程の断面図。 本発明による半導体基板上の所定領域に炭素ナノチューブを形成させる方法を順に示す工程の断面図。 図２によって基板上に形成された炭素ナノチューブの電子顕微鏡写真。 本発明による炭素ナノチューブを利用した半導体導線形成方法を順に示す工程図。 図４によって炭素ナノチューブを導線で形成した電子顕微鏡写真。 本発明を利用したインダクター素子製造方法を順に示す工程図。 本発明を利用したインダクター素子製造方法の他の実施形態を順に示す工程図である。
符号の説明
１０ : 基板 ２０ａ : 第1 モールド
２０ｂ : 第2 モールド ３０ : 炭素ナノチューブ
４０: ドロッパ ５０ : 道具
６０ａ : 第１金属電極層 ６０ｂ: 第２金属電極層
６０ｃ : 第３金属電極層 ６０ｄ: 第４金属電極層
６０ : 液体


Claims (15)

  1. （ａ）基板上にモールドをパターニングして溝を形成する段階と、
    （ｂ）パターニングされた前記溝及び前記モールド上に炭素ナノチューブを塗布する段階と、
    （ｃ）前記モールド上に塗布された炭素ナノチューブを前記溝に満たして入れる段階と、
    （ｄ）前記モールドを取り除く段階と、
    を含むことを特徴とする、基板上に炭素ナノチューブを形成させる方法。
  2. 前記炭素ナノチューブは溶剤に分散している状態であることを特徴とする、請求項１記載の基板上に炭素ナノチューブを形成させる方法。
  3. 前記溶剤は、水、アセトン、エタノール（ｅｔｈａｎｏｌ）、メタノール、イソプロフィルアルコールまたはブチルセロソルブアセテート（ｂｕｔｙｌ ｃｅｌｌｏｓｏｌｖｅ ａｃｅｔａｔｅ）内の何れかの一つであることを特徴とする、請求項2記載の基板上に炭素ナノチューブを形成させる方法。
  4. 前記（ｃ）段階以後に、前記溶剤を蒸発させる段階をさらに含むことを特徴とする、請求項2記載の基板上に炭素ナノチューブを形成させる方法。
  5. 前記（ｃ）段階以後に、前記炭素ナノチューブが満たされた前記溝に液体を入れ込む段階と、前記液体を蒸発させる段階と、をさらに含むことを特徴とする、請求項2記載の基板上に炭素ナノチューブを形成させる方法。
  6. 前記液体は、水、アセトン、エタノール、メタノール、イソプロフィルアルコールまたはブチルセロソルブアセテート内の何れの一つのことを特徴とする、請求項5記載の基板上に炭素ナノチューブを形成させる方法。
  7. （ａ）基板上に第1 モールドをパターニングして溝を形成して、前記第1 モールドがパターニングされた基板上に第1金属を形成する段階と、
    （ｂ）前記第1金属上に炭素ナノチューブを塗布する段階と、
    （ｃ）前記第１金属上に塗布された前記炭素ナノチューブを前記溝に満たして入れて前記第1金属上に第２モールドを形成する段階と、
    （ｄ）前記溝に満たされた炭素ナノチューブ構造体上に第２金属を形成する段階と、
    （ｅ）前記第1 モールド、前記第２モールド、並びに、前記第１及び第２モールドで挟まれた部分の前記第１金属を取り除く段階と、
    を含むことを特徴とする、炭素ナノチューブを利用した導線形成方法。
  8. 前記炭素ナノチューブは溶剤に分散している状態であることを特徴とする、請求項7記載の炭素ナノチューブを利用した導線形成方法。
  9. 前記（ｄ）段階で
    前記第１金属と前記第２金属が電気的に接続されることを特徴とする、請求項７記載の炭素ナノチューブを利用した導線形成方法。
  10. 前記（ｄ）段階で
    前記炭素ナノチューブ構造体の間に前記第２金属を満たして入れるか、または、前記炭素ナノチューブ構造体を取り囲むように前記第２金属が金属薄膜を形成することを特徴とする、請求項７記載の炭素ナノチューブを利用した導線形成方法。
  11. 前記第１モールドと前記第２モールドは同じ形状であることを特徴とする、請求項8記載の炭素ナノチューブを利用した導線形成方法。
  12. （ａ）基板上に第１金属を形成した後、前記第１金属上に第１モールドをパターニングして溝及びヴィアホールを形成する段階と、
    （ｂ）前記ヴィアホール内部に第２金属を形成する段階と、
    （ｃ）前記（ｂ）段階による基板の上に第３金属を形成する段階と、
    （ｄ）前記（ｃ）段階による基板の上に炭素ナノチューブを塗布した後、前記塗布した炭素ナノチューブを前記溝に満たして入れて炭素ナノチューブ構造体を形成して、前記溝に液体を入れる段階と、
    （ｅ）前記（ｄ）段階による基板の上に第２モールドをパターニングする段階と、
    （ｆ）前記炭素ナノチューブ構造体上に第４金属を形成する段階と、
    （ｇ）前記第１モールド、前記第２モールド、前記第１モールドと基板に挟まれた部分の前記第１金属、及び、前記第１モールドと第２モールドで挟まれた部分の前記第３金属を取り除く段階と、を含み、
    前記炭素ナノチューブは溶剤に分散している状態であることを特徴とする、炭素ナノチューブを利用したインダクター素子製造方法。
  13. 前記第１モールドと前記第２モールドは同じ形状であることを特徴とする、請求項１2記載の炭素ナノチューブを利用したインダクター素子製造方法。
  14. （ａ）基板上に第１モールドをパターニングして溝及びヴィアホールを形成する段階と、
    （ｂ）前記（ａ）段階による基板の上に第１金属を形成する段階と、
    （ｃ）前記（ｂ）段階による基板の上に炭素ナノチューブを塗布した後、前記溝に満たして入れて炭素ナノチューブ構造体を形成して、前記溝に液体を入れる段階と、
    （ｄ）前記第１金属上に第２モールドを形成する段階と、
    （ｅ）前記炭素ナノチューブ構造体上に第２金属を形成する段階と、
    （ｆ）前記第１モールド、前記第２モールド、及び、前記第１モールドと第２モールドで挟まれた部分の前記第１金属を取り除く段階と、
    を含むことを特徴とする、炭素ナノチューブを利用したインダクター素子製造方法。
  15. 前記第1 モールドと前記第２モールドは同じ形状であることを特徴とする、請求項１4記載の炭素ナノチューブを利用したインダクター素子製造方法。
JP2006192551A 2005-08-31 2006-07-13 基板上に炭素ナノチューブを形成させる方法、これを利用した導線形成方法及びこれを利用したインダクター素子製造方法 Expired - Fee Related JP4350732B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080632A KR100663076B1 (ko) 2005-08-31 2005-08-31 반도체 기판 상의 소정 영역에 탄소나노튜브를 형성시키는 방법, 이를 이용한 반도체 도선 형성방법 및 이를 이용하여 인덕터 소자 제조 방법

Publications (2)

Publication Number Publication Date
JP2007063116A JP2007063116A (ja) 2007-03-15
JP4350732B2 true JP4350732B2 (ja) 2009-10-21

Family

ID=37866500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006192551A Expired - Fee Related JP4350732B2 (ja) 2005-08-31 2006-07-13 基板上に炭素ナノチューブを形成させる方法、これを利用した導線形成方法及びこれを利用したインダクター素子製造方法

Country Status (4)

Country Link
US (1) US7744947B2 (ja)
JP (1) JP4350732B2 (ja)
KR (1) KR100663076B1 (ja)
CN (1) CN100433251C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2911720B1 (fr) * 2007-01-23 2009-03-27 Commissariat Energie Atomique Procede de depot d'une couche polymere sur une face d'un support, comportant au moins une zone en creux.
WO2008099638A1 (ja) * 2007-02-15 2008-08-21 Nec Corporation カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法
CN101376497B (zh) * 2007-08-31 2011-06-22 清华大学 碳纳米管复合材料预制件及其制备方法
TW201005813A (en) 2008-05-15 2010-02-01 Du Pont Process for forming an electroactive layer
CN101320682B (zh) * 2008-06-13 2010-06-09 华中科技大学 一种改善金属-p型半导体欧姆接触性能的方法
KR101078208B1 (ko) * 2008-12-29 2011-11-01 한국과학기술원 볼로미터용 니켈 산화막 및 그의 제조방법, 니켈 산화막을 이용한 적외선 감지소자
WO2010102272A2 (en) 2009-03-06 2010-09-10 E. I. Du Pont De Nemours And Company Process for forming an electroactive layer
WO2010104857A2 (en) 2009-03-09 2010-09-16 E. I. Du Pont De Nemours And Company Process for forming an electroactive layer
CN102349132B (zh) 2009-03-09 2014-09-17 E.I.内穆尔杜邦公司 形成电活性层的方法
US8178011B2 (en) * 2009-07-29 2012-05-15 Empire Technology Development Llc Self-assembled nano-lithographic imprint masks
US8062568B2 (en) 2009-08-27 2011-11-22 Korea University Research And Business Foundation Nano pattern writer
CN102376633A (zh) * 2010-08-26 2012-03-14 中国科学院微电子研究所 一种半导体结构及其制造方法
KR101804837B1 (ko) 2010-10-06 2017-12-06 한국전자통신연구원 비어 전극의 제조방법
US20120097521A1 (en) * 2010-10-25 2012-04-26 University Of Massachusetts Nanostructured apparatus and methods for producing carbon-containing molecules as a renewable energy resource
US9024310B2 (en) 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
CN102723407B (zh) * 2011-03-29 2015-01-21 清华大学 外延结构体的制备方法
KR101271951B1 (ko) * 2011-05-27 2013-06-07 포항공과대학교 산학협력단 탄소 박막 제조 방법
JP6387300B2 (ja) * 2011-06-20 2018-09-05 矢崎総業株式会社 炭素の凝集アセンブリおよびその用途
KR101878737B1 (ko) * 2011-08-19 2018-07-17 삼성전자주식회사 트렌치를 이용한 그래핀 전사방법 및 그래핀 전사 대상 기판
US8946094B2 (en) 2012-05-22 2015-02-03 Electronics And Telecommunications Research Institute Method of fabricating a graphene electronic device
CN103456679B (zh) * 2012-06-05 2016-02-03 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10570010B1 (en) * 2016-06-17 2020-02-25 National Technology & Engineering Solutions Of Sandia, Llc Fabrication of multilayered carbon MEMS devices
WO2018125108A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Using nanotubes as a guide for selective deposition in manufacturing integrated circuit components
CN111261587B (zh) * 2020-02-05 2021-08-13 长江存储科技有限责任公司 一种在沟槽内填充金属的方法和一种沟槽结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
US6787122B2 (en) * 2001-06-18 2004-09-07 The University Of North Carolina At Chapel Hill Method of making nanotube-based material with enhanced electron field emission properties
US6811457B2 (en) * 2002-02-09 2004-11-02 Industrial Technology Research Institute Cathode plate of a carbon nano tube field emission display and its fabrication method
CN1481932A (zh) * 2003-04-11 2004-03-17 清华大学 碳纳米管负载二氧化铈纳米颗粒及其制备方法
JP4689237B2 (ja) * 2003-11-19 2011-05-25 キヤノン株式会社 カーボンナノチューブの配向方法
KR20050049868A (ko) * 2003-11-24 2005-05-27 삼성에스디아이 주식회사 카본나노튜브 에미터 형성방법 및 이를 이용한 전계방출표시소자의 제조방법

Also Published As

Publication number Publication date
JP2007063116A (ja) 2007-03-15
KR100663076B1 (ko) 2007-01-02
US20100130005A1 (en) 2010-05-27
CN100433251C (zh) 2008-11-12
CN1937172A (zh) 2007-03-28
US7744947B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
JP4350732B2 (ja) 基板上に炭素ナノチューブを形成させる方法、これを利用した導線形成方法及びこれを利用したインダクター素子製造方法
KR101119985B1 (ko) 단층 카본 나노튜브 및 배향 단층 카본 나노튜브?벌크 구조체 및 그들의 제조방법?장치 및 용도
KR102213734B1 (ko) 그래핀-탄소 나노튜브 하이브리드 물질 및 전극으로서의 용도
Shelimov et al. Composite nanostructures based on template-grown boron nitride nanotubules
TWI296609B (en) Methods and apparatus for patterned deposition of nanostructure-containing materials by self-assembly and related articles
EP2011572B1 (en) Method for forming catalyst nanoparticles for growing elongated nanostructures
EP2586744B1 (en) Nanostructure and precursor formation on conducting substrate
JP5607693B2 (ja) 基板上にナノ粒子を位置付けるための方法
JP3995698B2 (ja) カーボンナノチューブの合成のための触媒層の形成方法及びそれを利用したカーボンナノチューブの製造方法
EP1650808A1 (en) Electronic element, integrated circuit and process for fabricating the same
JPH11194134A (ja) カーボンナノチューブデバイス、その製造方法及び電子放出素子
KR20050009987A (ko) 나노 물체 조립 방법
JP2002542136A (ja) 多層炭素ナノチューブフィルム
JP2003500325A (ja) 基体に支持され、整列したカーボンナノチューブフィルム
JPWO2012091139A1 (ja) Ｃｎｔ金属複合材及びその製造方法
JP2000203821A (ja) カ―ボンナノチュ―ブのフイルム化方法、その方法によりフィルム化されたカ―ボンナノチュ―ブ及びこれを用いた電界電子放出源
JP2009536912A (ja) 高密度であって垂直方向に整列されたカーボンナノチューブの補助付きの選択的成長
US8394664B2 (en) Electrical device fabrication from nanotube formations
JP2006120730A (ja) 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2005277096A (ja) カーボンナノチューブ含有金属膜を用いてなる半導体配線とその製造方法、およびカーボンナノチューブ含有金属膜の製造方法
JP3913583B2 (ja) カーボンナノチューブの製造方法
JP2009023881A (ja) カーボンナノチューブおよびカーボンナノチューブ構造体
Lei et al. Large-scale ordered carbon nanotube arrays initiated from highly ordered catalyst arrays on silicon substrates
KR101399347B1 (ko) 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물
JP2008091517A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees